KR20130081694A

KR20130081694A - 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법

Info

Publication number: KR20130081694A
Application number: KR1020137000024A
Authority: KR
Inventors: 라제쉬 쿠마; 몬테 피. 드리어; 미쉘 제이. 테일러
Original assignee: 디디아이 글로벌 코퍼레이션
Priority date: 2010-06-03
Filing date: 2011-06-03
Publication date: 2013-07-17
Also published as: EP2577724A1; WO2011153499A1; CN103189976B; US8567053B2; US9736948B2; CN103189976A; EP2577724A4; KR101860965B1; US20120003844A1; EP2577724B1; US20140047709A1; CN106455369A

Abstract

서부어셈블리를 결합시키기 위해 블라인드와 내부 마이크로 비아들을 사용하여 인쇄회로 기판을 제조하는 시스템 및 방법. 본 발명의 실시 예는 제 1 표면 상에 하나 이상의 동박 패드를 포함하는 제 1 서브어셈블리를 형성하기 위해 다수의 금속 층 캐리어를 부착시키고; 상기 제 1 서브어셈플리의 제 1 표면으로 캡슐화 재료를 가하며; 상기 캡슐화 재료와 상기 제1 어셈플리를 경화하고; 상기 경화된 캡슐화 재로 표면으로 라미네이션 접착제를 가하고; 상기 라미네이션 접착제와 상기 경화된 캡슐화 재료 내에 하나 이상의 비아를 형성하여 상기 하나 이상의 동박 패드를 노출시키도록 하며; 제 2 서브어셈블리를 형성하도록 다수의 금속 층 캐리어를 부착시키고; 그리고 제 1 서브어셈블리와 제 2 서브어셈블리를 부착시킴을 포함하는 인쇄회로 기판 제조 방법을 제공한다.

Description

서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법{SYSTEMS AND METHODS OF MANUFACTURING PRINTED CIRCUIT BOARDS USING BLIND AND INTERNAL MICRO VIAS TO COUPLE SUBASSEMBLIES}

본 발명은 인쇄 회로 기판 및 인홰 회로 기판 제조 방법에 대한 것이며, 특히 블라인드와 내부 마이크로 비아(들)를 가지며 라미네이션으로 만들어진 회로 층들을 갖는 인쇄 회로 기판 및 동 기판을 제조하는 방법에 대한 것이다.

대부분의 전자 시스템은 고밀도 전자소자 상호연결을 갖는 인쇄 회로 기판을 포함한다. 인쇄 회로 기판(PCB)은 하나 또는 둘 이상의 회로 코어, 기판, 또는 캐리어를 포함한다. 하나 또는 둘 이상의 회로 캐리어를 갖는 인쇄 회로 기판을 위한 한 제조 방법에서, 전자 회로(가령, 패드, 전자소자 상호연결, 기타 등)는 한 쌍의 회로 층들을 형성하기 위해 개별 회로 캐리어 반대 측면에 만들어진다. 상기 회로 기판의 이들 회로 층 쌍들은 접착제(또는 프리페그 또는 본드 플라이(bond ply))를 만들고, 회로 층 쌍들 그리고 접착제들을 압력하에서 쌓으며, 결과의 회로 기판 구조를 경화하고, 관통-구멍들을 만들며, 그런다음 상기 관통 구멍들을 구리 재료로 도금(plate)함으로써 상기 회로 층 쌍들을 상호 연결시키도록 하여, 물리적으로 그리고 전자적으로 연결되어 인쇄 회로 기판을 형성하도록 한다.

상기 경화 처리는 상기 회로 기판 구조을 영구적으로 물리적으로 접착시키기 위해 접착제를 경화하도록 사용된다. 그러나, 이 같은 접착제는 경화 처리 중에 상당히 줄어든다. 후속 처리 관통-구멍 드릴링(구멍내기) 그리고 도금 처리(plating processes)와 결합된 이 같은 줄어들기는 전체 구조에 상당한 스트레스를 발생시키며, 상기 회로 층들 사이 손상 또는 신뢰 할 수 없는 상호 연결 또는 접착을 만들게 된다. 따라서, 이 같은 줄어들기를 보상할 수 있으며, 상기 회로 층 쌍들 사이에서 스트레스가 없고 신뢰 할 수 있는 전자 상호 연결을 제공할 수 있는 재료 및 관련 처리가 필요하다.

또한 상기 관통-구멍(들) (또는 비아들)을 구리 재료로 도금(플레이트)하는 것은 빠른 순환 처리에서는 실행하기가 곤란한 추가적이고, 비싸며, 시간 소모적인 처리 과정을 필요로 한다. 도 1은 비싸고 시간 소모적인 순차적 라미네이션 및 도금 단계를 포함하는 층으로 쌓인 비아들을 갖는 인쇄 회로 기판을 제조하는 순차적 라미네이션 처리 흐름도이다. 따라서 주요 처리들의 반복을 줄여서 제조 시간과 비용을 줄임으로써 인쇄 회로 기판에서 상호 연결(또는 관통-구멍들 또는 마이크로 비아들)의 정렬을 보장하고 빠르고 손쉽게 만들어질 수 있는 인쇄 회로 기판 제조 및 동 기판 제조방법을 제공할 필요가 있다.

본 발명의 여러 실시 예들은 서브어셈블리들을 결합시키기 위해 블라인드 및 내부 마이크로 비아들을 사용하여 인쇄 회로 기판을 제조하는 시스템 및 방법에 대한 것이다. 이 같은 본 발명의 한 실시 예는 제 1 표면 상에 하나 이상의 동박 패드를 포함하는 제 1 서브어셈블리를 형성하기 위해 다수의 금속 층 캐리어를 부착시키고; 상기 제 1 서브어셈플리의 제 1 표면으로 캡슐화 재료를 가하며; 상기 캡슐화 재료와 상기 제1 어셈플리를 경화하고; 상기 경화된 캡슐화 재로 표면으로 라미네이션 접착제를 가하고; 상기 라미네이션 접착제와 상기 경화된 캡슐화 재료 내에 하나 이상의 비아를 형성하여 상기 하나 이상의 동박 패드를 노출시키도록 하며; 제 2 서브어셈블리를 형성하도록 다수의 금속 층 캐리어를 부착시키고; 그리고 제 1 서브어셈블리와 제 2 서브어셈블리를 부착시킴을 포함하는 인쇄회로 기판 제조방법을 제공한다.

본 발명의 다른 한 실시 예는 (a) 제 1 표면 상에 하나 이상의 동박 패드를 포함하는 제 1 서브어셈블리를 형성하기 위해 다수의 금속 층 캐리어를 부착시키고; (b) 상기 제 1 서브어셈플리의 제 1 표면으로 캡슐화 재료를 가하며;

(c) 상기 캡슐화 재료와 상기 제1 어셈플리를 경화하고; (d) 상기 경화된 캡슐화 재료 내에 하나 이상의 비아를 형성하여 상기 하나 이상의 동박 패드를 노출시키도록 하며; (e) 상기 경화된 캡슐화 재료 재료의 한 표면에 전도성 패턴을 형성하고, 이 같은 전도성 패턴은 하나 이상의 제 1 비아에 결합된 전도성 패드를 포함하며; (f) 상기 경화된 캡슐화 재로 표면으로 라미네이션 접착제를 가하고; (g) 상기 하나 이상의 제1 비아에 근접하여 상기 라미네이션 접착제 내에 하나 이상의 구멍을 형성하며; (h) 하나 이상의 제 1 비아를 형성하기 위해 상기 하나 이상의 구멍을 전도성 재료로 채움을 포함하며; 제 2 서브어셈블리를 형성하기 위해 (a) 내지 (e)를 반복하고; 상기 제 1 서브어셈블리의 하나 이상의 제 2 비아가 제 2 서브어셈블리의 전도성 패드와 정렬되도록 제 1 서브어셈블리와 제 2 서브어셈블리를 부착시시킴을 포함하는 다중층 인쇄회로 기판 제조방법을 제공한다.

본 발명의 다른 한 실시 예에 따라, 다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조로서, 상기 구조가: 제 1 금속 층 캐리어를 포함하는 제 1 어셈블리를 포함하고; 상기 제1 금속 층 캐리어는 상기 제1 금속 층 캐리어의 상부 표면에 위치한 제 1 챕쳐 패드를 포함하는 제 1 블라인드 비아, 상기 상부 표면과 제 1 캡쳐 패드를 따라 위치하는 제 1 라미네이션 접착제 층, 그리고 상기 제 1 라미네이션 접착제에 위치한 전도성 재료로 거의 채워진 제 1 비아를 포함하며, 상기 제 1 비아는 상기 제 1 캡쳐 패드와 접촉하여 있고; 그리고 제 2 어셈블리가 제 2 금속 층 캐리어를 포함하고, 상기 제 2 금속 층 캐리어가 상기 제 2 금속 층 캐리어 상부 표면에 위치한 제 2 캡쳐 패드를 포함하는 제 2 블라인드 비아를 포함하며, 상기 제 1 접착제 내 제 1 비아가 상기 제 2 블라인드 비아의 제 2 캡쳐 패드와 정렬되도록 제 1 라미네이션 접착제 층을 사용하여 상기 제 1 어셈블리가 제 2 어셈블리에 부착되는 다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조가 제공된다.

도 1은 순차적 라미네이션 및 도금 단계들을 포함하는 스택 비아(stacked vias)를 갖는 인쇄 회로기판을 제조하기 위한 순차적 라미네이션 처리의 흐름도.
도 2a-2f는 본 발명의 한 실시 예에 따라 인캡슐레이션 및 접착 층 내에 위치한 내부 비아를 사용하여 다중 층 인쇄 회로기판을 형성하기 위해 서브 어셈블리를 부착하기 위한 공정을 설명하는 도면.
도 2g는 본 발명의 한 실시 예에 따른 도 2a-2f의 최종 다중 층 인쇄회로 기판 단면도.
도 3은 본 발명의 한 실시 예에 따른 도 2a-2f 처리를 사용하여 부착된 3 개 서브어셈블리를 갖는 다중 층 인쇄 회로 기판의 단면도.
도 4a-4j는 본 발명에 따라 접착제 층에 위치하는 내부 마이크로 비아를 사용하여 다중 층 인쇄 회로 기판을 형성하기 위해 서브어셈블리를 부착하기 위한 선택적 공정을 설명하는 도면.
도 5는 도 4a-4j의 공정에 따라 얇은 비아를 형성하기 위해 접착 및 전도성 페이스트에 의해 결합된 두 블라인드 비아를 포함하는 서브어셈블리-서브어셈블리 부착의 단면 분해도.
도 6은 본 발명 실시 예에 따라 비아를 형성하기 위해 접착 및 전도성 페이스트에 의해 결합된 서브어셈블리 각각에 대한 스택 비아를 포함하는 또 다른 서브어셈블리-서브어셈블리 부착 단면 분해도.
도 7은 본 발명 실시 예에 따라 확대된 표면적을 갖는 기계적으로 드릴된 두 비아 사이에 위치한 전도성 페이스트 마이크로 비아를 사용하는 또 다른 서브어셈블리-서브어셈블리 부착 단면 분해도.

다음 실시 예에서, 본 발명의 예시적 실시 예가 설명의 목적으로 도시되고 설명된다. 당업자라면 알 수 있는 바와 같이, 설명된 실시 예는 본 발명의 사상을 벗어나지 않는 한도에서, 다양한 방법으로 수정될 수 있기도 하다. 따라서, 도면 및 설명은 본 발명을 제한하는 목적이 아니라 설명의 목적으로 간주된다. 도면에 도시된 부분 또는 도면에 도시되지 않은 부분이 있는 데, 명세서에서 설명되지 않고 도면에도 도시되지 않은 부분은 이들이 본 발명을 이해하는데 필요하지 않기 때문이다. 유사한 도면 부호는 유사한 부분을 지정한다.

도 1은 순차적 라미네이션 및 도금 단계들을 포함하는 스택 비아를 갖는 인쇄 회로기판을 제조하기 위한 순차적 라미네이션 처리의 흐름도이다.

도 2a-2f는 본 발명의 한 실시 예에 따라 인캡슐레이션 및 접착 층 내에 위치한 내부 마이크로 비아를 사용하여 라미네이트 서브어셈블리 부착을 포함하는 인쇄 회로기판을 제조하기위한 공정을 도시한다.

도 2a에서, 두 측면에서 네개의 층들과 구리 패드(가령, 포일)(102)를 갖는 라미네이트 서브어셈블리(100)가 제공되는 때 상기 공정이 시작된다. 상기 라미네이트 서브어셈블리(100)는 두 개의 도금되거나 채워진 관통 구멍 비아(104)를 더욱 포함한다. 상기 서브어셈블리의 층들은 금속, 세라믹, 또는 절연재(가령, FR4, LCP, 더마운트(Thermount), BT, GPY, 테프론과 같은, 열전도 탄소(stablecor), 할로겐 프리, 기타 등을 포함하며,여기서 GPY는 폴리마이드, 아지리딘(aziridine) 경화 에폭시, 비스말리마이드(bismalimide) 그리고 다른 라미네이트 전기 그레이드와 같은 FR4 카테고리에 맞지않는 라미네이트이다.)이다. 그러나, 본 발명은 이들에의해 제한되지 않는다. 다른 실시 예에서, 다른 적절한 기판 및 전도 층 재가 사용될 수 있다. 도 2a에서 도시된 실시 예에서, 상기 서브어셈블리 층들은 약 3 내지 4 밀 범위의 두께를 갖는다. 그러나, 다른 실시 예에서, 상기 서브어셈블리 층들은 다른 적절한 크기를 가질 수 있다.

여러 실시 예에서, 상기 라미네이트 서브어셈블리(100)는 도 1에서 설명된 공정을 사용하여 제조될 수 있다. 다른 실시 예에서, 상기 서브어셈블리는 다수의 싱글 금속 층 캐리어들을 갖으며 스택 마이크로 비아들을 갖는 싱글 라미네이션 서브어셈블리일 수 있다.회로 기판을 제조하기 위한 싱글 라미네이션 공정의 특징이 U.S. Pat. No. 7,523,545, U.S. Prov. Pat. Appl. No. 61/189171 , 및 U.S. Pat. Appl. No. 12/772,086에서 더욱 설명되며, 이들 각각의 전체 내용이 본 명세서에서 참고로 인용된다.

도 2a에서 설명된 실시 예에서, 상기 라미네이트 서브어셈블리(100)는 네개의 금속 층들을 포함한다. 다른 실시 예에서, 상기 라미네이트 서브어셈블리는 세개 보다 많거나 적은 금속층 캐리어를 포함할 수 있다. 도 2a에서 설명된 실시 예에서, 상기 라미네이트 서브어셈블리는 두개의 관통 구멍 비아를 포함한다. 다른 실시 예에서, 상기 라미네이트 서브어셈블리는 두개 보다 많거나 적은 비아를 가질 수 있다. 다른 실시 예에서, 상기 관통 구멍 비아는 스택(stacked) 마이크로 비아, 매장 비아(buried vias), 및/또는 블라인드 비아로 대체될 수 있다.

도 2b에서, 상기 공정은 인캡슐레이션 재료(106)를 라미네이트 서브어셈블리(100)의 상부 표면에 적용하며 이를 경화시킨다. 여러 실시 예에서, 상기 인캡슐레이션 재료는 유전체 재이다. 여러 실시 예에서, 상기 경화는 사전에 정해진 온도에서 사전에 선택된 시간동안 상기 서브어셈블리와 인캡슐레이션 재료를 가열함으로써 달성된다.

상기 인캡슐레이션 재료는 경화되지 않은 절연 재료일 수 있으며, 제한 없이 FR4, LCP, 더마운트(Thermount), BT, GPY, 테프론과 같은, 열전도 탄소(stablecor), 할로겐 프리, 기타 등을 포함하며, 여기서 GPY는 폴리마이드, 아지리딘(aziridine) 경화 에폭시, 비스말리마이드(bismalimide) 그리고 다른 라미네이트 전기 그레이드와 같은 FR4 카테고리에 맞지않는 라미네이트이다.

도 2c에서, 상기 공정은 경화된 인캡슐레이션 재료(106) 상부 표면으로 라미네이트 접착제(108)를 적용시킨다.

도 2d에서, 상기 공정은 라미네이트 접착제(108) 및 인캡슐레이션 재료(106)를 구리 패드(102)까지 드릴 구멍을 냄으로써 마이크로 비아를 위한 구멍(110)을 형성시킨다. 상기 마이크로 비아 각각은 직경이 약 4 내지 10 밀인 레이저 드릴(및/또는 기계적 드릴) 구멍에 의해 형성될 수 있다. 다른 실시 예에서, 비아 구멍을 형성하기 위한 다른 적절한 기술이 사용될 수 있다. 또한, 다른 비아 크기가 사용될 수 있다.

도 2e에서, 구멍(110)이 전도성 페이스트로 채워지며 이에의해 마이크로 비아(112)를 형성시킨다. 일정 실시 예에서, 상기 마이크로 비아들은 전도성 페이스트 대신 구리로 채워진다. 한 실시 예에서, 상기 비아 구멍이 레이저 드릴되는 때 전도성 페이스트가 사용되며 상기 구멍이 기계적으로 드릴되는 때 구리가 사용된다.

도 2f에서, 두 측면에서 구리 패드(202)를 갖는 제2 라미네이트 서브어셈블리(200)가 제공되며 제1 라미네이트 서브어셈블리(100)에 근접하여 있도록 된다.

도 2g는 본 발명의 한 실시 예에 따라 도 2a-2f의 최종 다중 층 인쇄 회로 기판 단면도이다. 도 2g에서, 제1 및 제2 서브어셈블리(100, 200)는 함께 부착된다. 일정 응용에서는, 높은 가로세로비 비아를 갖는 기판을 열결시키고 제조하는 것이 곤란할 수 있다. 상기 설명된 공정을 사용하여 라미네이트 서브어셈블리를 부착시킴에 의해, 부착 및 제조의 방법이 더욱 쉽게 될 수 있다. 도 2g에서 설명된 실시 예에서, 도 2b-2e의 공정은 제1 라미네이트 서브어셈블리(100) 상부 표면에서 수행된다. 다른 실시 예에서, 도 2b-2e의 공정은 상기 라미네이트 서브어셈블리(100) 상부 및 저부 표면 모두에서 두 개 이상의 제2 서브어셈블리(200)가 제1 서브어셈블리(100)에 부착될 수 있도록 수행된다.

도 3은 본 발명의 한 실시 예에 따라 도 2a-2f의 공정을 사용하여 부착된 세 개의 서브어셈블리를 포함하는 다중 층 인쇄 회로 기판(300) 단면도이다. 또 다른 실시 예에서, 네 개 이상의 서브어셈블리가 도 2a-2f 공정을 사용하여 부착될 수 있다. 상기 PCB(300)는 다중 구리 패드(302) 그리고 관통 구멍 비아(304)를 갖는 세 개의 서브어셈블리를 포함한다. 상기 서브어셈블리는 상기 인캡슐레이션 층(306-1, 306-2) 그리고 접착제 층(308-1, 308-2)에 삽입된 내부 마이크로 비아(312)에 의해 부착된다. 도 3에서 설명된 실시 예에서, 서브어셈블리-서브어셈블리 부착은 전도성 페이스트로 채워진 마이크로 비아를 사용하여 실시된다. 다른 실시 예에서, 상기 서브어셈블리-서브어셈블리 부착은 고체 구리 도금 마이크로 비아 또는 고체 구리 관통 구멍 비아(solid copper through hole via)를 사용하여 실시 될 수 있다.

도 4a-4j는 본 발명의 한 실시에 따라 내부 마이크로 비아를 사용하여 다중 층 인쇄 회로 기판을 형성시키기 위해 서브어셈블리를 부착시키기 위한 또 다른 선택적 공정을 도시한다.

도 4a에서, 두 측면에서 네 개의 층과 구리 패드(가령,포일)(402)를 갖는 라미네이트 서브어셈블리(400)가 제공되는 때 상기 공정이 시작된다. 상기 라미네이트 서브어셈블리(400)는 또 다른 두 개의 도금된 또는 채워진 블라인드 비아(405)에 결합된 두 개의 도금된 또는 채워진 블라인드 비아(405)를 더욱 포함한다. 상기 서브어셈블리의층들은 금속, 세라믹, 또는 절연 재료(예를들면, FR4, LCP, 더마운트(Thermount), BT, GPY, 테프론과 같은, 열전도 탄소(stablecor), 할로겐 프리, 기타 등을 포함하며, 여기서 GPY는 폴리마이드, 아지리딘(aziridine) 경화 에폭시, 비스말리마이드(bismalimide) 그리고 다른 라미네이트 전기 그레이드와 같은 FR4 카테고리에 맞지않는 라미네이트이다.)로 만들어진다. 그러나 본 발명은 이에의해 제한되지 않는다. 다른 실시 예에서, 다른 적절한 기판 그리고 전도성 층 재가 사용될 수 있다. 도 4a에서 도시된 실시 예에서, 상기 서브어셈블리 층들은 약 3-4 밀 범위의 두께를 갖는다. 그러나, 다른 실시 예에서, 상기 서브어셈블리 층들 그리고 다른 컴포넌트들은 다른 적절한 크기를 가질 수 있다.

여러 실시 예에서, 상기 라미네이트 서브어셈블리(400)는 도 1에서 설명된 공정을 사용하여 제조될 수 있다. 다른 실시 예에서, 상기 서브어셈블리는 다중 단일 금속 층 캐리어 그리고 스택 마이크로 비아를 갖는 단일 라미네이션 서브어셈블리일 수 있다. 회로 기판을 제조하기 위한 단일 라미네이션 공정의 특징이 상기 인용된 특허 및 특허 출원에서 더욱 설명된다.

도 4a에서 설명된 실시 예에서, 상기 라미네이트 서브어셈블리(400)는 네 개의 금속 층들을 포함한다. 다른 실시 예에서, 상기 라미네이트 서브어셈블리는 세 개보다 많거나 적은 금속 층 캐리어를 포함할 수 있다. 도 4a에서 도시된 실시 예에서, 상기 라미네이트 서브어셈블리는 네 개의 블라인드 비아를 포함한다. 다른 실시 예에서, 상기 라미네이트 서브어셈블리 네 개보다 많거나 적은 비아를 가질 수 있다. 또 다른 실시 예에서, 상기 블라인드 비아는 관통 구멍, 매장 비아 및/또는 스택 비아로 대체될 수 있다.

도 4b에서, 상기 공정은 인캡슐레이션 재료(406)를 상기 라미네이트 서브어셈블리(400) 상부 표면으로 적용되며 이를 경화시킨다. 여러 실시 예에서, 상기 인캡슐레이션 재료는 유전체 재료이다. 여러 실시 예에서, 상기 경화는 사전에 선택된 기간동안 사전에 선택된 온도로 상기 서브어셈블리와 인캡슐레이션 재료를 가열시킴으로써 달성된다.

도 4c에서, 상기 공정은 인캡슐레이션 재료(406)를 구리 패드(402)까지 드릴 구멍을 냄으로써 마이크로 비아(비아들)를 위한 구멍(410)을 형성시킨다. 상기 마이크로 비아 각각은 직경이 약 4 내지 10 밀인 레이저 드릴(및/또는 기계적 드릴) 구멍에 의해 형성될 수 있다. 다른 실시 예에서, 비아 구멍을 형성하기 위한 다른 적절한 기술이 사용될 수 있다. 또한, 다른 비아 크기가 사용될 수 있다.

도 4d에서, 구멍(410)이 구리로 채워지며 이에의해 구리 마이크로 비아(412)를 형성시킨다. 일정 실시 예에서, 상기 마이크로 비아들(412)은 구리 대신 전도성 페이스트로 채워진다. 한 실시 예에서, 상기 비아 구멍이 레이저 드릴되는 때 전도성 페이스트가 사용되며 상기 구멍이 기계적으로 드릴되는 때 구리가 사용된다.

도 4e에서, 상기 공정은 이미지되고,디벨로프되며, 구리 도금되고, 리지스트를 추가하며 상기 리지스트를 벗겨내어 상기 인캡슐레이션 층(406)상에 그리고 비아(412)에 전도성 패턴을 형성하도록 한다. 상기 전도성 패턴은 비아(412) 상부에 위치한 캡쳐 패드(414)를 포함한다.

도 4f에서, 상기 공정은 라미네이트 접착제(416)를 상기 경화된 인캡슐레이션 재료(406) 그리고 캡쳐 패드(414) 상부 표면에 가한다.

도 4g에서, 상기 공정은 상기 캡쳐 패드(414)의 상부 표면까지 상기 라미네이트 접착제(416)를 관통하여 드릴 구멍을 냄으로써 박판 마이크로 비아를 위한 구멍(418)을 형성시킨다.상기 박판 마이크로 비아 각각은 약 1 내지 3 밀의 직경을 갖는 레이저 드릴 (및/또는 기계적 드릴) 구멍을 냄으로써 형성될 수 있다. 다른 실시 예에서, 비아 구멍을 형성시키기 위한 다른 적절한기술이 사용될 수 있다. 또한 다른 비아 크기가 사용될 수 있다.

도 4h에서, 상기 구멍(418)은 전도성 페이스트로 채워지며 이에 의해 마이크로 비아(420)를 형성시킨다.

도 4i에서, 두 개의 블라인드 고체 구리 마이크로 비아와 그 위에 위치한 전도성 패드들을 포함하는, 도 4e의 제1 서브어셈블리(400)와 유사한 특징을 한 표면에 갖는 제2 라미네이트 서브어셈블리(400-2)가, 제1 라미네이트 어셈블리(400)의 박판 전도성 페이스트로 채워진 마이크로 비아 그리고 제2 라미네이트 어셈블리(400-2)의 상응하는 전도성 패드가 함께 부착되는 때 물리적으로 그리고 전기적으로 결합되고 그리고 라미네이트 접착제(416)에 의해 고정되도록 형성되고 정렬된다.

도 4j는 본 발명의 한 실시 예에 따라 도 4a-4i의 최종 다중 층 인쇄 회로 기판 단면도이다. 도 2j에서, 제1 및 제2 서브어셈블리(400, 400-2)는 함께 부착된다. 일정 응용에서는, 높은 가로세로비 비아를 갖는 기판을 열결시키고 제조하는 것이 곤란할 수 있다. 일정 응용에서, 복잡한 비아 구조는 종래의 제조 방법을 사용하여 제조하는 것을 더욱 어렵게 할 수 있다. 상기 설명된 공정을 사용하여 라미네이트 서브어셈블리를 부착시킴에 의해, 부착 및 제조의 방법이 더욱 쉽게 될 수 있다. 또한, 상기 라미네이트 서브어셈블리 사이 전도성 페이스트 또는 전도성 잉크 마리크로 비아는 매우 박판이다(가령, 3 내지 5 밀). 특정 이론에 구속될 필요없이, 상기 박판 마이크로 비아 또는 조인트는 양호한 고 주파수 전도도를 제공할 수 있다. 여러 실시 예에서, 조인트의 전기 전도도는 구리와 같은 높은 전도도 금속과 같이 양호하지 않다. 그러나, 상기 조인트가 박판이기 때문에, 높은 주파수 특성(가령 무선 주파수 타입 신호 등)을 갖는 신호에 대하여 양호한 전도도를 제공할 수 있다. 또한, 박판 구리 페이스트 조인트는 그와 같은 조인트를 통과하는 전류에 최소 왜곡을 제공할 수 있다.

도 4a-4j에서 설명된 실시 예에서, 상기 공정은 제1 라미네이트 서브어셈블리(400) 상부 표면에서 수행된다. 다른 실시 예에서, 도 4a-4j의 공정은 두 개 이상의 제2 서브어셈블리(400-2)를 제1 서브어셈블리(400)로 부착시키도록 상기 라미네이트 서브어셈블르(400)의 상부 및 저부 표면 모두에서 수행된다.

여러 실시 예에서, 상기 전도성 페이스트 또는 전도성 잉크는 구리 그리고 주석의 혼합물을 포함할 수 있다. 다른 실시 예에서, 다른 적절한 전도성 재료가 상기 전도성 페이스트를 위해 사용될 수 있다.

도 5는 도 4a-4j의 공정에 따라 박판 비아를 형성하도록 접착제(도시되지 않음) 그리고 전도성 페이스트(520)에 의해 결합된 두 블라인드 비아(512-1, 512-2)를 포함하는 서브어셈블리-서브어셈블리 부착(500)의 단면 분해도이다. 상기 블라인드 비아(512-1, 512-2)는 그 외측 표면에서 전도성 패드(502-1, 502-2) 그리고 그 내측 표면에서 전도성 패드(514-1, 514-2)를 포함한다. 상기 전도성 페이스트 구조(520)는 상기 설명된 바람직한 특성을 갖는 접착제(도 4j) 내의 박판 마이크로 비아를 형성시킨다.

도 6은 본 발명의 한 실시에 따라 접착제(도시되지 않음) 그리고 전도성 페이스트 비아(606)에 의해 결합된 서브어셈블리 각각에서의 스택 비아(602, 604)를 포함하는 또 다른 서브어셈블리-서브어셈블리 부착(600) 단면 분해도이다. 도 5의 서브어셈블리 부착과 비교하여, 상기 전도성 페이스트 비아(606)는 상당히 길다(예를들면, z-축 방향 길이가 길다). 이 같이 긴 형태의 전도성 페이스트 비아는 기판 층들 사이 임피던스 조정을 제공하고 제조하기가 용이할 수 있다.

도 7은 본 발명의 한 실시에 따라 확대된 표면적(708, 710)을 갖는 두 기계적으로 드릴 구멍이 만들어진 비아(704, 706) 사이에 위치한 전도성 페이스트 비아(702)를 사용하는 또 다른 서브어셈블리-서브어셈블리 부착(700)에 대한 단면 분해도이다.

상기 설명은 본 발명에 대한 특정 실시 예에 대한 것이나, 이들은 본 발명에 대한 제한이 아니라 특정 실시 예의 예이다. 따라서 본 발명의 범위는 설명된 실시 예에 의해 결정될 것이 아니라, 첨부된 청구항들과 이들의 균등물에 의해 결정될 것이다. 예를들면, 일정 컴포넌트가 구리로 형성될 것으로 설명되었으나, 다른 적절한 전도성 재료가 구리 대신 사용될 수 있다.

Claims

제 1 표면 상에 하나 이상의 동박(copper foil) 패드를 포함하는 제 1 서브어셈블리를 형성하기 위해 다수의 금속 층 캐리어를 부착시키고; 상기 제 1 서브어셈플리의 제 1 표면으로 캡슐화 재료를 가하며; 상기 캡슐화 재료와 상기 제1 어셈플리를 경화하고; 상기 경화된 캡슐화 재로 표면으로 라미네이션 접착제를 가하고; 상기 라미네이션 접착제와 상기 경화된 캡슐화 재료 내에 하나 이상의 비아를 형성하여 상기 하나 이상의 동박 패드를 노출시키도록 하며; 제 2 서브어셈블리를 형성하도록 다수의 금속 층 캐리어를 부착시키고; 그리고 제 1 서브어셈블리와 제 2 서브어셈블리를 부착시킴을 포함하는 인쇄회로 기판 제조방법.
제1 항에 있어서, 제 1 표면 상에 하나 이상의 동박 패드를 포함하는 제 3 서브어셈블리를 형성하기 위해 다수의 금속 층 캐리어를 부착시키고; 상기 제 3 서브어셈플리의 제 1 표면으로 제 2 캡슐화 재료를 가하며; 상기 제2 캡슐화 재료와 상기 제3 어셈플리를 경화하고; 상기 경화된 제2 캡슐화 재로 표면으로 제 2 라미네이션 접착제를 가하고; 상기 제 2 라미네이션 접착제와 상기 제 2 경화된 캡슐화 재료 내에 하나 이상의 비아를 형성하여 상기 제 3 서브어셈블리의 하나 이상의 동박 패드를 상기 노출시키도록 하며; 그리고 제 3 서브어셈블리와 제 1 서브어셈블리를 부착시킴을 포함하는 인쇄회로 기판 제조방법.
제1항에 있어서, 상기 라미네이션 접착제와 상기 경화된 캡슐화 재료 내에 하나 이상의 비아를 형성하여 상기 하나 이상의 동박 패드를 노출시키도록 함이: 상기 라미네이션 접착제 내와 상기 경화된 캡슐화 재료 내에 하나 이상의 구멍을 만들고; 상기 하나 이상의 구멍을 전도성 페이스트로 채움을 특징으로 하는 인쇄회로 기판 제조방법.
제1항에 있어서, 상기 전도성 페이스트가 하나 또는 둘 이상의 금속들을 포함함을 특징으로 하는 인쇄회로 기판 제조방법.
제1항에 있어서, 상기 전도성 페이스트가 전도성 잉크를 포함함을 특징으로 하는 인쇄회로 기판 제조방법.
제1항에 있어서, 제 1 서브어셈블리와 제 2 서브어셈블리를 부착시킴이: 상기 하나 이상의 비아를 제 2 어셈블리 상의 한 패드와 정렬시키고; 상기 라미네이션 접착제를 사용하여 제 1 서브에셈블리와 제 2 서브어셈블리를 부착시킴을 포함하며, 이때 상기 비아와 상기 패드가 전기적으로 연결됨을 특징으로 하는 인쇄회로 기판 제조방법.
제1항에 있어서, 상기 비아가 마이크로 비아임을 특징으로 하는 인쇄회로 기판 제조방법.
(a) 제 1 표면 상에 하나 이상의 동박 패드를 포함하는 제 1 서브어셈블리를 형성하기 위해 다수의 금속 층 캐리어를 부착시키고;
(b) 상기 제 1 서브어셈플리의 제 1 표면으로 캡슐화 재료를 가하며;
(c) 상기 캡슐화 재료와 상기 제1 어셈플리를 경화하고;
(d) 상기 경화된 캡슐화 재료 내에 하나 이상의 비아를 형성하여 상기 하나 이상의 동박 패드를 노출시키도록 하며;
(e) 상기 경화된 캡슐화 재료 재료의 한 표면에 전도성 패턴을 형성하고, 이 같은 전도성 패턴은 하나 이상의 제 1 비아에 결합된 전도성 패드를 포함하며;
(f) 상기 경화된 캡슐화 재로 표면으로 라미네이션 접착제를 가하고;
(g) 상기 하나 이상의 제1 비아에 근접하여 상기 라미네이션 접착제 내에 하나 이상의 구멍을 형성하며;
(h) 하나 이상의 제 1 비아를 형성하기 위해 상기 하나 이상의 구멍을 전도성 재료로 채움을 포함하며;
제 2 서브어셈블리를 형성하기 위해 (a) 내지 (e)를 반복하고;
상기 제 1 서브어셈블리의 하나 이상의 제 2 비아가 제 2 서브어셈블리의 전도성 패드와 정렬되도록 제 1 서브어셈블리와 제 2 서브어셈블리를 부착시시킴을 포함하는 다중층 인쇄회로 기판 제조방법.
제 8항에 있어서, 상기 제 1 서브어셈블리의 하나 이상의 제 1 비아가 블라인드 비아이고, 상기 제 2 서브어셈블리의 하나 이상의 제 2 비아가 블라인드 비아임을 특징으로 하는 다중층 인쇄회로 기판 제조방법.
제 8항에 있어서, 상기 제1 서브어셈블리의 하나 이상의 제 1 비아가 상기 제 2 서브어셈블리의 하나 이상의 제 1 비아에 전기적으로 연결됨을 특징으로 하는 다중층 인쇄회로 기판 제조방법.
제 8항에 있어서, 하나 이상의 제 1 비아가 구리로 거의 채워짐을 특징으로 하는 다중층 인쇄회로 기판 제조방법.
제 8항에 있어서, 상기 경화된 캡슐화 재료 내에 하나 이상의 비아를 형성하여 상기 하나 이상의 동박 패드를 노출시키도록 함이: 상기 경화된 캡슐화 재료 내에 하나 이상의 구멍을 만들고; 상기 하나 이상의 구멍을 구리로 채움을 특징으로 하는 다중층 인쇄회로 기판 제조방법.
제8항에 있어서, 상기 경화된 캡슐화 재료의 표면에 전도성 패턴을 형시킴이 상기 제 1 비아의 일부 이상에 전도성 패드를 형성시킴을 포함함을 특징으로 하는 다중층 인쇄회로 기판 제조방법.
제8항에 있어서, 상기 전도성 재료가 하나 또는 둘 이상의 금속을 포함함을 특징으로 하는 다중층 인쇄회로 기판 제조방법.
제 14항에 있어서, 상기 전도성 재료가 구리와 주석을 포함하는 그룹으로부터 선택된 재료를 포함함을 특징으로 하는 다중층 인쇄회로 기판 제조방법.
제 8항에 있어서, 상기 전도성 재료가 전도성 잉크를 포함함을 특징으로 하는 다중층 인쇄회로 기판 제조방법.
다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조로서, 상기 구조가:
제 1 금속 층 캐리어를 포함하는 제 1 어셈블리를 포함하고; 상기 제1 금속 층 캐리어는 상기 제1 금속 층 캐리어의 상부 표면에 위치한 제 1 챕쳐 패드를 포함하는 제 1 블라인드 비아, 상기 상부 표면과 제 1 캡쳐 패드를 따라 위치하는 제 1 라미네이션 접착제 층, 그리고
상기 제 1 라미네이션 접착제에 위치한 전도성 재료로 거의 채워진 제 1 비아를 포함하며, 상기 제 1 비아는 상기 제 1 캡쳐 패드와 접촉하여 있고; 그리고
제 2 어셈블리가 제 2 금속 층 캐리어를 포함하고, 상기 제 2 금속 층 캐리어가 상기 제 2 금속 층 캐리어 상부 표면에 위치한 제 2 캡쳐 패드를 포함하는 제 2 블라인드 비아를 포함하며,
상기 제 1 접착제 내 제 1 비아가 상기 제 2 블라인드 비아의 제 2 캡쳐 패드와 정렬되도록 제 1 라미네이션 접착제 층을 사용하여 상기 제 1 어셈블리가 제 2 어셈블리에 부착됨을 특징으로 하는 다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조.
제 17항에 있어서, 상기 제 1 블라인드 비아와 제 2 블라인드 비아가 구리를 포함함을 특징으로 하는 다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조.
제 18항에 있어서, 상기 제1 블라인드 비아와 제 2 블라인드 비아가 거의 구리로 채워짐을 특징으로 하는 다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조.
제 18항에 있어서, 상기 전도성 재료가 하나 또는 둘 이상의 금속을 포함함을 특징으로 하는 다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조.
제 20항에 있어서, 상기 전도성 재료가 구리와 주석을 포함하는 그룹으로부터 선택된 한 재료를 포함함을 특징으로 하는 다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조.
제 17항에 있어서, 상기 전도성 재료가 전도성 잉크임을 특징으로 하는 다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조.
제 17항에 있어서, 상기 제 1 접착제 내 제 1 비아의 두께가 약 3 내지 5빌임을 특징으로 하는 다중층 인쇄 회로 기판의 서브어셈블리들을 결합시키기 위한 부착 구조.