CN103189976A - 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法 - Google Patents

利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法 Download PDF

Info

Publication number
CN103189976A
CN103189976A CN2011800380679A CN201180038067A CN103189976A CN 103189976 A CN103189976 A CN 103189976A CN 2011800380679 A CN2011800380679 A CN 2011800380679A CN 201180038067 A CN201180038067 A CN 201180038067A CN 103189976 A CN103189976 A CN 103189976A
Authority
CN
China
Prior art keywords
via hole
sub
component
encapsulating material
attached
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800380679A
Other languages
English (en)
Other versions
CN103189976B (zh
Inventor
R.库马
M.P.德莱尔
M.J.泰勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Viasystems North America Operations Inc
Original Assignee
DDI Global Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DDI Global Corp filed Critical DDI Global Corp
Priority to CN201610607840.3A priority Critical patent/CN106455369A/zh
Publication of CN103189976A publication Critical patent/CN103189976A/zh
Application granted granted Critical
Publication of CN103189976B publication Critical patent/CN103189976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法。本发明的实施例提供一种制造印刷电路的方法，包括：附接多个金属层载体，以形成在第一表面上包括至少一个铜箔焊盘的第一子组件；将封装材料涂覆在第一子组件的第一表面上；使封装材料和第一子组件固化；将层叠粘合剂涂覆至固化的封装材料的表面；在层叠粘合剂和固化的封装材料中形成至少一个过孔，以使至少一个铜箔焊盘暴露；附接多个金属层载体，以形成第二子组件；以及附接第一子组件与第二子组件。

Description

利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法
技术领域
本发明大体上涉及印刷电路板和制造所述印刷电路板的方法，尤其地涉及具有通过盲过孔和内部微过孔层叠的电路层的印刷电路板和制造所述印刷电路板的方法。
背景技术
大部分的电子系统包括具有高密度的电子互连的印刷电路板。印刷电路板(PCB)可包括一个或多个电路芯、基板或载体。在用于具有一个或多个电路载体的印刷电路板的一种制造方案中，将电子线路(例如焊盘、电子互连等)制作在单独电路载体的相对面上，以形成一对电路层。电路板的这些电路层对然后可物理地并且电子地结合，以通过下列方式来形成印刷电路板：制作粘合剂(或预浸料坯或导热双面胶带)，在压床中堆叠电路层对和粘合剂，使最后所得到的电路板结构固化，钻取通孔，并且然后用铜材料电镀通孔以使电路层对互连。
固化过程用于使粘合剂固化，以便为电路板结构的永久物理结合作准备。然而，粘合剂通常在固化过程期间显著收缩。与稍后的通孔钻取和电镀过程结合的收缩能引起到整体结构中的相当大的应力，导致损坏或电路层之间的不可靠的互连或结合。因此，存在对这样的材料和相关过程的需求，其能补偿该收缩并且能为电路层对之间的更多的应力释放和更可靠的电子互连作准备。
另外，用铜材料电镀通孔(或过孔)需要附加的、昂贵并且费时的过程序列，该过程序列难以通过快速转变实现。图1是用于制造具有堆叠过孔的印刷电路板的顺序层叠过程的流程图，所述过程包括昂贵并且费时的顺序层叠和电镀步骤。因此，需要为能快速并且容易地制作和/或确保印刷电路板上的互连(或通孔或微过孔)的对准的印刷电路板和制造所述印刷电路板的方法作准备，其通过减少关键过程的重复而减少制造时间和成本。
发明内容
本发明的实施例的方面涉及并针对利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法。本发明的实施例提供一种制造印刷电路的方法，包括：附接多个金属层载体，以形成在第一表面上包括至少一个铜箔焊盘的第一子组件；将封装材料涂覆在第一子组件的第一表面上；使封装材料和第一子组件固化；将层叠粘合剂涂覆至固化的封装材料的表面；在层叠粘合剂和固化的封装材料中形成至少一个过孔，以使至少一个铜箔焊盘暴露；附接多个金属层载体以形成第二子组件；以及附接第一子组件与第二子组件。
本发明的另一实施例提供一种制造多层印刷电路板的方法，所述方法包括形成第一子组件，所述形成第一子组件包括：(a)附接至少一个金属层载体，以形成在第一表面上包括至少一个铜箔焊盘的第一子组件；(b)将封装材料涂覆在第一子组件的第一表面上；(c)使封装材料和第一子组件固化；(d)在固化的封装材料中形成至少一个第一过孔，以使至少一个铜箔焊盘暴露；(e)在固化的封装材料的表面上形成导电图案，该导电图案包括耦联至至少一个第一过孔的导电焊盘；(f)将层叠粘合剂涂覆至固化的封装材料的表面；(g)在接近至少一个第一过孔的层叠粘合剂中形成至少一个孔；(h)用导电材料填充至少一个孔，以形成至少一个第二过孔；重复(a)至(e)，以形成第二子组件；附接第一子组件与第二子组件，使得第一子组件的至少一个第二过孔差不多与第二子组件的导电焊盘对准。
本发明的又一实施例提供一种用于耦联多层印刷电路板的子组件的附接结构，该结构包括：第一组件，其包括第一金属层载体，所述第一金属层载体包括：包括位于第一金属层载体的顶面中的第一定位焊盘的第一盲过孔，沿着顶面和第一定位焊盘定位的第一层叠粘合层，以及差不多充满位于第一层叠粘合剂中的导电材料的第一过孔，第一过孔与第一定位焊盘接触；以及第二组件，其包括第二金属层载体，所述第二金属层载体包括第二盲过孔，所述第二盲过孔包括位于第二金属层载体的顶面中的第二定位焊盘，其中，利用第一层叠粘合层将第一组件附接至第二组件，使得第一粘合剂中的第一过孔差不多与第二盲过孔的第二定位焊盘对准。
附图说明
图1是用于制造具有堆叠过孔的印刷电路板的顺序层叠过程的流程图，所述过程包括顺序层叠和电镀步骤。
图2a-2f图示根据本发明一个实施例的利用位于封装和粘合层中的内部微过孔附接子组件以形成多层印刷电路板的过程。
图2g是根据本发明的一个实施例的图2a-2f的完成的多层印刷电路板的横截面视图。
图3是根据本发明的一个实施例的具有利用图2a-2f的过程附接的三个子组件的多层印刷电路板的横截面视图。
图4a-4j图示根据本发明一个实施例的利用位于粘合层中的内部微过孔附接子组件以形成多层印刷电路板的替代性过程。
图5是根据图4a-4j的过程包括由粘合剂和导电胶耦联以形成细过孔的两个盲过孔的子组件间附接的横截面放大图。
图6是根据本发明一个实施例的包括在由粘合剂和导电胶耦联以形成过孔的每个子组件上的堆叠过孔的另一子组件间附接的横截面放大图。
图7是根据本发明一个实施例的利用位于具有扩大的表面积的两个机械钻取的过孔之间的导电胶微过孔的另一子组件间附接的横截面放大图。
具体实施方式
在以下的详细说明中，作为例证示出并描述了本发明的某些示例性实施例。如本领域的技术人员应认识到的是，所描述的示例性实施例可以各种方式改变而全部都不偏离本发明的精神或范围。因此，附图和说明在本质上将被认为是说明性的，而不是限制性的。存在附图中示出了的部分或附图中没有示出的部分，所述部分由于它们对本发明的完整理解不是不可缺少的，所以在说明书中没有讨论。相同的附图标记标识相同的单元。
图1是用于制造具有堆叠过孔的印刷电路板的顺序层叠过程的流程图，所述过程包括顺序层叠和电镀步骤。
图2a-2f示出了根据本发明一个实施例的利用位于封装和粘合层中的内部微过孔制造包括附接层叠子组件的印刷电路板的过程。
在图2a中，过程开始于当提供具有四层和在两面上的铜焊盘(例如箔)102的层叠子组件100时。层叠子组件100还包括两个电镀或填充的通孔过孔104。子组件的层可由金属、陶瓷或绝缘材料(例如，诸如特氟隆、导热碳(Stablecor)、无卤素之类的FR4、LCP、测尔芒特（Thermount）、BT、GPY等，其中，GPY是不适合FR4类的叠片，诸如聚酰亚胺、氮丙啶固化环氧树脂、双马来酰亚胺及其他电气级的叠片)制成。然而，本发明不因此受限制。在其他实施例中，能使用其他合适的基板和导电层材料。在图2a所示的实施例中，子组件层具有范围在大约3至4密耳之间的厚度。然而，在其他实施例中，子组件层及其他部件能具有其他合适的尺寸。
在多个实施例中，可利用图1所描述的过程制造层叠子组件100。在其他实施例中，子组件可以是具有多个单金属层载体和堆叠微过孔的单层叠子组件。在全部内容以引用方式在此并入的美国专利No.7,523,545、美国临时专利申请No.61/189171和美国专利申请No.12/772,086中进一步描述了用于制造电路板的单层叠过程的方面。
在图2a所图示的实施例中，层叠子组件100包括四个金属层。在其他实施例中，层叠子组件可包括超过或少于三个的金属层载体。在图2a所图示的实施例中，层叠子组件包括两个通孔过孔。在其他实施例中，层叠子组件可具有超过或少于两个的过孔。在其他实施例中，通孔过孔可用堆叠微过孔、埋过孔和/或盲过孔替代。
在图2b中，过程将封装材料106涂覆至层叠子组件100的顶面，并使所述封装材料106固化。在多个实施例中，封装材料是介电材料。在多个实施例中，固化通过在预先选择的温度下加热子组件和在所述子组件上的封装材料达预先选择的持续时间来实现。
封装材料可以是任何合适的未固化的绝缘材料，包括但不限于诸如特氟隆、导热碳(Stablecor)、无卤素等之类的FR4、LCP、测尔芒特（Thermount）、BT、GPY等，其中，GPY是不适合FR4类的叠片，诸如聚酰亚胺、氮丙啶固化环氧树脂、双马来酰亚胺及其他电气级的叠片。
在图2c中，过程将层叠粘合剂108涂覆至固化的封装材料106的顶面。
在图2d中，过程通过钻通层叠粘合剂108和封装材料106直到铜焊盘102的顶面来形成用于微过孔的孔110。微过孔中的每个微过孔可通过激光钻取(和/或机械钻取)具有范围在大约4至10密耳之间的直径的孔形成。在其他实施例中，可使用用于形成通路孔的其他合适的技术。另外，可使用其他过孔尺寸。
在图2e中，孔110充满导电胶，从而形成微过孔112。在有些实施例中，微过孔充满铜代替导电胶。在一个实施例中，当激光钻取通路孔时使用导电胶，并且当机械钻取孔时使用铜。
在图2f中，提供在两面具有铜焊盘202的第二层叠子组件200，并使所述第二层叠子组件200接近第一层叠子组件100。
图2g是根据本发明一个实施例的图2a-2f的完成的多层印刷电路板的横截面视图。在图2g中，使第一与第二子组件(100、200)放在一起并附接。在有些应用中，可能难以连接和制造具有高纵横比的过孔的板。通过利用上述过程附接层叠子组件，使附接和制造的方法容易得多。在图2g所图示的实施例中，在第一层叠子组件100的顶面进行图2b-2e的过程。在其他实施例中，在层叠子组件100的顶面和底面都进行图2b-2e的过程，以允许超过一个的第二子组件200到第一子组件100的附接。
图3是根据本发明一个实施例的包括利用图2a-2f的过程附接的三个子组件的多层印刷电路板300的横截面视图。在其他实施例中，可利用图2a-2f的过程附接超过三个的子组件。PCB300包括具有多个铜焊盘302和通孔过孔304的三个子组件。子组件由嵌入封装层(306-1、306-2)和粘合层(308-1、308-2)的内部微过孔312附接。在图3所图示的实施例中，利用充满导电胶的微过孔实现子组件间附接。在其他实施例中，可利用固体镀铜微过孔或固体铜通孔过孔实现子组件间附接。
图4a-4j图示了根据本发明一个实施例利用内部微过孔附接子组件以形成多层印刷电路板的替代性过程。
在图4a中，过程开始于当提供具有四层和在两面上的铜焊盘(例如箔)402的层叠子组件400时。层叠子组件400还包括耦联至另外两个电镀或填充的盲过孔405的两个电镀或填充的盲过孔404。子组件的层可由金属、陶瓷或绝缘材料(例如，诸如特氟隆、导热碳(Stablecor)、无卤素等之类的FR4、LCP、测尔芒特（Thermount）、BT、GPY等，其中，GPY是不适合FR4类的叠片，诸如聚酰亚胺、氮丙啶固化环氧树脂、双马来酰亚胺及其他电气级的叠片)制成。然而，本发明不因此受限制。在其他实施例中，能使用其他合适的基板和导电层材料。在图4a所示的实施例中，子组件层具有范围在大约3至4密耳之间的厚度。然而，在其他实施例中，子组件层及其他部件能具有其他合适的尺寸。
在多个实施例中，可利用图1所描述的过程制造层叠子组件400。在其他实施例中，子组件可以是具有多个单金属层载体和堆叠微过孔的单层叠子组件。在以上引用的专利和专利申请中进一步描述用于制造电路板的单层叠过程的方面。
在图4a所图示的实施例中，层叠子组件400包括四个金属层。在其他实施例中，层叠子组件可包括超过或少于三个的金属层载体。在图4a所图示的实施例中，层叠子组件包括四个盲过孔。在其他实施例中，层叠子组件可具有超过或少于四个的过孔。在其他实施例中，可用通孔、埋过孔和/或堆叠过孔替换盲过孔。
在图4b中，过程将封装材料406涂覆至层叠子组件400的顶面并使所述封装材料406固化。在多个实施例中，封装材料是介电材料。在多个实施例中，固化通过在预先选择的温度下加热子组件和在所述子组件上的封装材料达预先选择的持续时间来实现。
封装材料可以是任何合适的未固化的绝缘材料，包括但不限于诸如特氟隆、导热碳(Stablecor)、无卤素等之类的FR4、LCP、测尔芒特（Thermount）、BT、GPY等，其中，GPY是不适合FR4类的叠片，诸如聚酰亚胺、氮丙啶固化环氧树脂、双马来酰亚胺及其他电气级的叠片。
在图4c中，过程通过钻通封装材料406直到铜焊盘402的顶面来形成用于微过孔(或过孔)的孔410。微过孔中的每个微过孔可通过激光钻取(和/或机械钻取)具有范围在大约4至10密耳之间的直径的孔形成。在其他实施例中，可使用用于形成通路孔的其他合适的技术。另外，可使用其他过孔尺寸。
在图4d中，孔410充满铜，从而形成固定铜微过孔412。在有些实施例中，微过孔412充满导电胶以代替铜。在一个实施例中，当激光钻取通路孔时使用导电胶，并且当机械钻取孔时使用铜。
在图4e中，过程成像、显影、电镀铜、增加抗蚀剂和剥离抗蚀剂，以在封装层406上和在过孔412上形成导电图案。导电图案包括位于过孔412顶部的定位焊盘414。
在图4f中，过程将层叠粘合剂416涂覆至固化的封装材料406和定位焊盘414的顶面。
在图4g中，过程通过钻通层叠粘合剂416直到定位焊盘414的顶面来形成用于细的微过孔的孔418。细的微过孔中的每个可通过激光钻取(和/或机械钻取)具有范围在大约1至3密耳之间的直径的孔形成。在其他实施例中，可使用用于形成通路孔的其他合适的技术。另外，可使用其他过孔尺寸。
在图4h中，孔418充满导电胶，从而形成微过孔420。
在图4i中，形成并对准在其一个表面上具有大致与图4e的第一子组件400相似的特征的第二层叠子组件400-2，其包括具有位于其上的导电焊盘的两个盲的固体铜微过孔，使得当第一层叠组件400与第二层叠组件400-2为附接而放在一起时，第一层叠组件400的细的导电胶填充微过孔与第二层叠组件400-2的对应的导电焊盘物理地并且电气地耦联，并由层叠粘合剂416固定。
图4j是根据本发明的一个实施例的图4a-4i的完成的多层印刷电路板的横截面视图。在图4j中，使第一与第二子组件(400、400-2)放在一起并附接。在有些应用中，可能难以连接和制造具有高纵横比的过孔的板。在有些应用中，复杂的过孔结构可能太难而不能利用传统的制造方法制造。通过利用上述过程附接层叠子组件，使附接和制造的方法容易得多。另外，层叠子组件之间的导电胶或导电墨水微过孔非常细(例如，3至5密耳)。尽管不受任何特定理论的限制，但细的微过孔或接头能提供良好的高频传导性。在多个实施例中，接头的导电性不如诸如铜之类的高导电金属。然而，由于接头细，所以它能为具有高频特性的信号(例如射频类型的信号等)提供良好的传导性。另外，细的铜胶接头对流过电流的破坏最小。
在图4a-4j所图示的实施例中，在第一层叠子组件400的顶面进行过程。在其他实施例中，在层叠子组件400的顶面和底面都进行图4a-4j的过程，以允许超过一个的第二子组件400-2到第一子组件400的附接。
在多个实施例中，导电胶或导电墨水可包括铜与锡的混合物。在其他实施例中，可将其他合适的导电材料用于导电胶。
图5是根据图4a-4j的过程的包括由粘合剂(未示出)和导电胶520耦联以形成细过孔的两个盲过孔(512-1、512-2)的子组件间附接500的横截面放大图。盲过孔(512-1、512-2)中的每个盲过孔包括在其外表面上的导电焊盘(502-1、502-2)和在其内表面上的导电焊盘(514-1、514-2)。导电胶结构520在粘合剂内形成细的微过孔(参见图4j)，其可具有以上讨论的合乎需要的特性。
图6是根据本发明一个实施例的包括在由粘合剂(未示出)和导电胶过孔606耦联的每个子组件上的堆叠过孔(602、604)的另一子组件间附接600的横截面放大图。同图5的子组件附接比较起来，导电胶过孔606明显较高(例如z轴长度)。导电胶过孔的这种较高的样式可较易于制造，并提供板层之间的良好的阻抗控制。
图7是根据本发明一个实施例的利用位于具有扩大的表面积(708、710)的两个机械钻取的过孔(704、706)之间的导电胶微过孔702的另一子组件间附接700的横截面放大图。
尽管以上说明包含本发明的许多特定的实施例，但这些特定实施例不应被解释为对本发明的范围的限制，而应被解释为本发明的特定实施例的示例。因此，本发明的范围不应由所图示的实施例确定，而是由所附权利要求及它们的等同确定。例如，尽管某些部件被指示为由铜形成，但可代替铜使用其他合适的导电材料。

Claims (23)

1.一种制造印刷电路板的方法，包括：
附接多个金属层载体，以形成在第一表面上包括至少一个铜箔焊盘的第一子组件；
将封装材料涂覆在所述第一子组件的所述第一表面上；
使所述封装材料和所述第一子组件固化；
将层叠粘合剂涂覆至所述固化的封装材料的表面；
在所述层叠粘合剂和所述固化的封装材料中形成至少一个过孔，以使所述至少一个铜箔焊盘暴露；
附接多个金属层载体，以形成第二子组件；以及
附接所述第一子组件与所述第二子组件。
2.根据权利要求1所述的方法，还包括：
附接多个金属层载体，以形成在第一表面上包括至少一个铜箔焊盘的第三子组件；
将第二封装材料涂覆在所述第三子组件的所述第一表面上；
使所述第二封装材料和所述第三子组件固化；
将第二层叠粘合剂涂覆至所述固化的第二封装材料的表面；
在所述第二层叠粘合剂和所述第二固化封装材料中形成至少一个过孔，以使所述第三子组件的所述至少一个铜箔焊盘暴露；以及
附接所述第三子组件与所述第一子组件。
3.  根据权利要求1所述的方法，其中，在所述层叠粘合剂和所述固化的封装材料中形成至少一个过孔以使所述至少一个铜箔焊盘暴露的步骤包括：
在所述层叠粘合剂和所述固化的封装材料中钻取至少一个孔；
用导电胶填充所述至少一个孔。
4.根据权利要求3所述的方法，其中，所述导电胶包括包含一种或多种金属的材料。
5.根据权利要求3所述的方法，其中，所述导电胶包括导电墨水。
6.根据权利要求1所述的方法，其中，附接所述第一子组件与所述第二子组件的步骤包括：
使所述至少一个过孔与所述第二组件上的焊盘对准；
利用所述层叠粘合剂附接所述第一子组件与所述第二子组件，其中，所述过孔与所述焊盘电气耦联。
7.根据权利要求1所述的方法，其中，所述过孔是微过孔。
8.一种制造多层印刷电路板的方法，包括：
形成第一子组件，包括：
(a) 附接至少一个金属层载体，以形成在第一表面上包括至少一个铜箔焊盘的第一子组件；
(b) 将封装材料涂覆在所述第一子组件的所述第一表面上；
(c) 使所述封装材料和所述第一子组件固化；
(d) 在所述固化的封装材料中形成至少一个第一过孔，以使所述至少一个铜箔焊盘暴露；
(e) 在所述固化的封装材料的表面上形成导电图案，所述导电图案包括耦联至所述至少一个第一过孔的导电焊盘；
(f) 将层叠粘合剂涂覆至所述固化的封装材料的所述表面；
(g)在接近所述至少一个第一过孔的所述层叠粘合剂中形成至少一个孔；
(h) 用导电材料填充所述至少一个孔，以形成至少一个第二过孔；
重复(a)至(e)，以形成第二子组件；
附接所述第一子组件与所述第二子组件，使得所述第一子组件的所述至少一个第二过孔差不多与所述第二子组件的所述导电焊盘对准。
9.根据权利要求8所述的方法，其中，所述第一子组件的所述至少一个第一过孔是盲过孔，并且其中，所述第二子组件的所述至少一个第一过孔是盲过孔。
10.  根据权利要求8所述的方法，其中，所述第一子组件的所述至少一个第一过孔与所述第二子组件的所述至少一个第一过孔电气耦联。
11.根据权利要求8所述的方法，其中，所述至少一个第一过孔差不多充满铜。
12.  根据权利要求8所述的方法，其中，在所述固化的封装材料中形成所述至少一个第一过孔以使所述至少一个铜箔焊盘暴露的步骤包括：
在所述固化的封装材料中钻取至少一个第一孔；以及
用铜填充所述至少一个第一孔。
13.根据权利要求8所述的方法，其中，在所述固化的封装材料的所述表面上形成所述导电图案的步骤包括在所述第一过孔的至少一部分上形成导电焊盘。
14.  根据权利要求8所述的方法，其中，所述导电材料包括一种或多种金属。
15.根据权利要求14所述的结构，其中，所述导电材料包括选自包含铜和锡的组的材料。
16.根据权利要求8所述的方法，其中，所述导电材料包括导电墨水。
17.一种用于耦联多层印刷电路板的子组件的附接结构，所述结构包括：
第一组件，其包括第一金属层载体，所述第一金属层载体包括：
       第一盲过孔，其包括位于所述第一金属层载体的顶面中的第一定位焊盘；
       第一层叠粘合层，其沿着所述顶面和所述第一定位焊盘定位；以及
       第一过孔，其差不多充满位于所述第一层叠粘合剂中的导电材料，所述第一过孔与所述第一定位焊盘接触；以及
第二组件，其包括第二金属层载体，所述第二金属层载体包括第二盲过孔，所述第二盲过孔包括位于所述第二金属层载体的顶面中的第二定位焊盘，
其中，利用所述第一层叠粘合层将所述第一组件附接至所述第二组件，使得所述第一粘合剂中的所述第一过孔差不多与所述第二盲过孔的所述第二定位焊盘对准。
18.根据权利要求17所述的结构，其中，所述第一盲过孔与所述第二盲过孔包括铜。
19.根据权利要求18所述的结构，其中，所述第一盲过孔与所述第二盲过孔差不多充满铜。
20.根据权利要求18所述的结构，其中，所述导电材料包括一种或多种金属。
21.根据权利要求20所述的结构，其中，所述导电材料包括选自包含铜和锡的组的材料。
22.根据权利要求17所述的结构，其中，所述导电材料包括导电墨水。
23.根据权利要求17所述的结构，其中，所述第一粘合剂中的所述第一过孔的厚度大约为3至5密耳。
CN201180038067.9A 2010-06-03 2011-06-03 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法 Active CN103189976B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610607840.3A CN106455369A (zh) 2010-06-03 2011-06-03 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US35125310P 2010-06-03 2010-06-03
US61/351,253 2010-06-03
US61/351253 2010-06-03
PCT/US2011/039171 WO2011153499A1 (en) 2010-06-03 2011-06-03 Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610607840.3A Division CN106455369A (zh) 2010-06-03 2011-06-03 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法

Publications (2)

Publication Number Publication Date
CN103189976A true CN103189976A (zh) 2013-07-03
CN103189976B CN103189976B (zh) 2016-08-24

Family

ID=45067100

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201180038067.9A Active CN103189976B (zh) 2010-06-03 2011-06-03 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法
CN201610607840.3A Pending CN106455369A (zh) 2010-06-03 2011-06-03 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201610607840.3A Pending CN106455369A (zh) 2010-06-03 2011-06-03 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法

Country Status (5)

Country Link
US (2) US8567053B2 (zh)
EP (1) EP2577724B1 (zh)
KR (1) KR101860965B1 (zh)
CN (2) CN103189976B (zh)
WO (1) WO2011153499A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107155266A (zh) * 2017-06-20 2017-09-12 广州兴森快捷电路科技有限公司 Z向互连线路板及其制作方法
CN113784547A (zh) * 2020-06-10 2021-12-10 深南电路股份有限公司 一种印制线路板及其压合方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9532465B2 (en) 2012-03-28 2016-12-27 Ttm Technologies, Inc. Method of fabricating a printed circuit board interconnect assembly
US10285312B2 (en) * 2013-03-15 2019-05-07 Flextronics Ap, Llc Method and apparatus for creating perfect microwave absorbing printed circuit boards
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) * 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
KR102442387B1 (ko) * 2017-10-20 2022-09-14 삼성전기주식회사 인쇄회로기판
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0624904A2 (en) * 1993-04-21 1994-11-17 Nec Corporation A multi-layer wiring board and a manufacturing method thereof
US20010029065A1 (en) * 1996-11-08 2001-10-11 Paul J. Fischer Dimensionally stable core for use in high density chip packages and a method of fabricating same
CN1829420A (zh) * 2005-03-02 2006-09-06 三星电机株式会社 其中具有嵌入式电容器的印刷电路板及其制造方法
US20070246254A1 (en) * 2006-04-19 2007-10-25 Raj Kumar Printed circuit boards with stacked micro vias
US20080079120A1 (en) * 2006-10-03 2008-04-03 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS558838B2 (zh) * 1972-12-28 1980-03-06
US5245751A (en) * 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector
WO1998056220A1 (fr) * 1997-06-06 1998-12-10 Ibiden Co., Ltd. Plaquette de circuit simple face et procede de fabrication de ladite plaquette
CN100358401C (zh) * 1997-07-08 2007-12-26 伊比登株式会社 印刷电路板及其制造方法
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
US6919258B2 (en) * 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
JP4363947B2 (ja) * 2003-10-08 2009-11-11 富士通株式会社 多層配線回路基板およびその作製方法
TWI336608B (en) * 2006-01-31 2011-01-21 Sony Corp Printed circuit board assembly and method of manufacturing the same
US20100044845A1 (en) 2006-04-27 2010-02-25 Nec Corporation Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
CN101286454B (zh) * 2007-04-10 2011-03-30 上海美维科技有限公司 印制电路板的制作方法
US20090086453A1 (en) * 2007-09-28 2009-04-02 Integrated Device Technology, Inc. Package with passive component support assembly
US8453322B2 (en) * 2008-08-14 2013-06-04 Ddi Global Corp. Manufacturing methods of multilayer printed circuit board having stacked via

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0624904A2 (en) * 1993-04-21 1994-11-17 Nec Corporation A multi-layer wiring board and a manufacturing method thereof
US20010029065A1 (en) * 1996-11-08 2001-10-11 Paul J. Fischer Dimensionally stable core for use in high density chip packages and a method of fabricating same
CN1829420A (zh) * 2005-03-02 2006-09-06 三星电机株式会社 其中具有嵌入式电容器的印刷电路板及其制造方法
US20070246254A1 (en) * 2006-04-19 2007-10-25 Raj Kumar Printed circuit boards with stacked micro vias
US20080079120A1 (en) * 2006-10-03 2008-04-03 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107155266A (zh) * 2017-06-20 2017-09-12 广州兴森快捷电路科技有限公司 Z向互连线路板及其制作方法
CN113784547A (zh) * 2020-06-10 2021-12-10 深南电路股份有限公司 一种印制线路板及其压合方法

Also Published As

Publication number Publication date
US8567053B2 (en) 2013-10-29
US20140047709A1 (en) 2014-02-20
CN106455369A (zh) 2017-02-22
US9736948B2 (en) 2017-08-15
CN103189976B (zh) 2016-08-24
US20120003844A1 (en) 2012-01-05
WO2011153499A1 (en) 2011-12-08
EP2577724A1 (en) 2013-04-10
EP2577724B1 (en) 2019-12-11
KR101860965B1 (ko) 2018-07-05
KR20130081694A (ko) 2013-07-17
EP2577724A4 (en) 2015-07-01

Similar Documents

Publication Publication Date Title
CN103189976A (zh) 利用盲过孔和内部微过孔以耦联子组件来制造印刷电路板的系统和方法
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN103747616B (zh) 元器件内置模块
JPWO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JPWO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
US9655248B2 (en) Method of manufacturing a wiring board
CN108811323B (zh) 印刷电路板及其制造方法
JP5192865B2 (ja) 部品内蔵配線基板の製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2004273575A (ja) 多層プリント配線基板及びその製造方法
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
JP2006310544A (ja) 多層配線基板及びその製造方法、多層配線基板構造体
JP2006237233A (ja) 複合配線基板構造体及びその製造方法
KR101887754B1 (ko) 리지드 플렉시블 회로기판 제조방법
JP2007335631A (ja) 積層配線板の製造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2012023100A (ja) 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法
JP2006310542A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP3730980B2 (ja) 実装回路基板の製造方法
JP5172410B2 (ja) 部品内蔵配線基板の製造方法
CN116939950A (zh) 在内部铜焊盘上设有阻焊层的电路板
TWI590732B (zh) 使用封閉及內部微穿孔耦接次總成製造印刷電路板之系統及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant