CN108811323B - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN108811323B
CN108811323B CN201810745976.XA CN201810745976A CN108811323B CN 108811323 B CN108811323 B CN 108811323B CN 201810745976 A CN201810745976 A CN 201810745976A CN 108811323 B CN108811323 B CN 108811323B
Authority
CN
China
Prior art keywords
insulating layer
circuit pattern
circuit board
printed circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810745976.XA
Other languages
English (en)
Other versions
CN108811323A (zh
Inventor
朴正铉
白龙浩
崔在薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN108811323A publication Critical patent/CN108811323A/zh
Application granted granted Critical
Publication of CN108811323B publication Critical patent/CN108811323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469Circuit made after mounting or encapsulation of the components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供了一种印刷电路板及其制造方法,所述印刷电路板包括:第一绝缘层;第一电路图案,形成在第一绝缘层的第一表面上;粘合层,设置在第一绝缘层的第二表面上;以及电子组件,设置在粘合层上,并且被第一绝缘层和形成在第一绝缘层上的第二绝缘层封住。

Description

印刷电路板及其制造方法
本申请是申请日为2015年7月21日、申请号为201510431524.0的发明专利申请“印刷电路板及其制造方法”的分案申请。
技术领域
本公开涉及一种印刷电路板及其制造方法。
背景技术
根据电子工业的发展,对电子产品的高性能、微型化和纤薄化的需求已经增加。为了应对这样的需求,已经高度地致密化电路图案并且已经越来越多地使用嵌有电子组件的印刷电路板。
[相关技术文献]
(专利文献1)第2009-081423号日本专利申请案公开
发明内容
本公开的方面可以提供一种具有能够实现精细电路和纤薄化的结构的、封住电子组件的印刷电路板,以及所述印刷电路板的制造方法。
根据本公开的方面,印刷电路板可以包括:第一绝缘层;第一电路图案,形成在第一绝缘层的第一表面上;粘合层,设置在第一绝缘层的第二表面上;以及电子组件,设置在粘合层上,并且被第一绝缘层和形成在第一绝缘层上的第二绝缘层封住。
第一电路图案可以被封在第一绝缘层中,使得第一电路图案的一个表面被暴露于第一绝缘层的第一表面。
所述印刷电路板可以具有不包括芯层的无芯结构。
附图说明
通过下面结合附图进行的详细描述,本公开的以上和其他方面、特征及其他优点将会被更清楚地理解,在附图中:
图1是示出根据本公开的示例性实施例的印刷电路板的结构的剖视图;
图2是示出根据本公开另一示例性实施例的印刷电路板的结构的剖视图;以及
图3至图17是顺序地示出根据本公开的示例性实施例的印刷电路板的制造方法的视图。
具体实施方式
现在将参照附图详细地描述本公开的示例性实施例。
然而,本公开可以以许多不同的形式来实现,并且不应该被解释为限于在此阐明的实施例。相反,这些实施例被提供为使得本公开将是彻底的和完整的,并且将本公开的范围充分地传达给本领域的技术人员。
在图中,为了清晰可见,可夸大元件的形状和尺寸,并且将会始终使用相同的附图标记来表示相同或相似的元件。
印刷电路板
图1是示出根据本公开的示例性实施例的印刷电路板的结构的剖视图。
参照图1,根据本公开的示例性实施例的印刷电路板1000可以包括:第一绝缘层110,具有彼此面对的第一表面111和第二表面112;第一电路图案210,形成在第一绝缘层110的第一表面111上;粘合层150,堆叠在第一绝缘层110的第二表面112上;以及电子组件400,设置在粘合层150上,并且被第一绝缘层110和形成在第一绝缘层110上的第二绝缘层120封住(enclose,或称作“包围”或“包封”)。
根据相关技术,在电子组件嵌入印刷电路板中的情况下,已经普遍地使用在诸如覆铜箔层压板(CCL)的芯层中形成腔体,将电子组件插入腔体中,然后在所述芯层的两个表面上堆叠绝缘层以固定插入的电子组件的方法。
然而,在使用根据相关技术的方法的情况下,由于芯层需要具有与插入的电子组件的厚度相等或者比插入的电子组件的厚度更厚的厚度并且绝缘层堆叠在芯层的两个表面上,因此在纤薄化印刷电路板方面存在限制。
因此,根据本公开的示例性实施例,通过在第一绝缘层110上形成粘合层150,将电子组件400附着并且固定到粘合层150上,然后堆叠第二绝缘层120,电子组件可以嵌入不包括芯层的无芯结构中。因此,可以实现具有更纤薄化的结构的、封有电子组件的印刷电路板。
同时,根据本公开的示例性实施例,形成在第一绝缘层110的第一表面上的第一电路图案210可以被形成为封在第一绝缘层110中,使得第一电路图案210的一个表面暴露到第一绝缘层110的第一表面111。
第一电路图案210被形成为封在第一绝缘层110中,由此,可以执行电路图案的层间高密度连接并可以实现更精细的电路。
作为第一绝缘层110和第二绝缘层120,可以使用树脂绝缘层。作为树脂绝缘层的材料,可以使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、具有浸在其中的诸如玻璃纤维或无机填料的增强材料的树脂(例如,预浸材料)。然而,树脂绝缘层的材料并不具体限制于此。
电子组件400可以附着到粘合层150并且可以被第一绝缘层110和第二绝缘层120封住。
粘合层150可以是膜型粘合层。
通过利用膜型粘合层,可以简化制造工艺,可以容易地控制粘合力,可以改善通孔加工时的激光可加工性等。
电子组件400可以被粘合层150固定并且被第一绝缘层110和第二绝缘层120封住,以嵌入不包括诸如覆铜箔层压板(CCL)等的芯层的无芯结构中。
嵌入的电子组件400可以包括外部电极410,并且第一绝缘层110或第二绝缘层120可以设置有连接到电子组件400的外部电极410的电子组件连接用通路55。
电子组件连接用通路55可被形成为穿透第一绝缘层110或第二绝缘层120,并且可以将电子组件400的外部电极410电连接到形成在印刷电路板中的电路图案。
电子组件连接用通路55中的形成在第一绝缘层110中的电子组件连接用通路可以形成为穿透粘合层150并且连接到电子组件400的外部电极410。
第二电路图案220可以形成在第一绝缘层110的第二表面112上,并且第一绝缘层110可以设置有第一通路51,第一通路51被形成为穿透第一绝缘层110并且将第一电路图案210和第二电路图案220连接。
第二绝缘层120可以具有与第一绝缘层110接触的第一表面121和与第一表面121相对的第二表面122,第三电路图案230可以形成在第二绝缘层120的第二表面122上。
第二绝缘层120可以设置有第二通路52,第二通路52被形成为穿透第二绝缘层120并且将第二电路图案220和第三电路图案230连接。
作为第一电路图案210、第二电路图案220和第三电路图案230的材料,可以不受限制地使用任何材料,只要所述材料用作用于电路图案的导电金属即可。例如,可以使用铜(Cu)。
电子组件连接用通路55、第一通路51和第二通路52可以由与电路图案相同的材料制成。例如,可以使用铜(Cu),但是本公开并不局限于此,并且可以不受限制地使用任何材料,只要所述材料用作导电金属即可。
被形成为将用于外部连接垫的电路图案暴露的阻焊剂300可设置在印刷电路板的表面上。
图2是示出根据本公开另一个示例性实施例的印刷电路板的结构的剖视图。
参照图2,在根据本公开的示例性实施例的印刷电路板中,还可以在第二绝缘层120的第二表面122上堆叠积层(build-up layer)500。
在这种情况下,尽管在图2中示出堆叠在第二绝缘层120的第二表面122上的积层500作为一个积层,但是并不限制于此。例如,可以形成两个或更多个积层,只要在本领域的技术人员可以利用的范围内形成它们即可。
印刷电路板的制造方法
图3至图17是顺序地示出根据本公开的示例性实施例的印刷电路板的制造方法的视图。
参照图3,可以准备载体基底10。
载体基底10可以包括芯部13、设置在芯部13的两个表面上的内层金属板12以及设置在内层金属板12上的外层金属板11。
内层金属板12和外层金属板11可以均为铜(Cu)箔,但是不限于此。
内层金属板12和外层金属板11的结合表面中的至少一个可以是表面处理过的,使得可以容易地分离内层金属板12和外层金属板11。
参照图4,可以在外层金属板11上形成具有用于形成第一电路图案210的开口部21的第一阻镀剂20。
作为第一阻镀剂20(是普通的光敏抗蚀剂膜),可以使用干膜抗蚀剂等,但是本公开不限制于此。
可以通过施用光敏抗蚀剂膜,形成图案化掩模,然后执行曝光和显影工艺来形成具有开口部21的第一阻镀剂20。
参照图5,可以通过用导电金属填充开口部21来形成第一电路图案210。
例如,可以通过使用诸如电镀工艺的工艺来执行所述导电金属的填充,并且可以不受限制地使用导电金属,只要它是具有优异的导电性的金属即可。例如,可以使用铜(Cu)。
参照图6,可以去除第一阻镀剂20。
参照图7,可以在其上形成有第一电路图案210的外层金属板11上形成覆盖第一电路图案210的第一绝缘层110。
可以使用树脂绝缘层作为第一绝缘层110。可以使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、具有浸在其中的诸如玻璃纤维或无机填料的增强材料的树脂(例如,预浸材料)作为树脂绝缘层的材料。然而,树脂绝缘层的材料不具体限制于此。
参照图8,可以在第一绝缘层110中形成通孔58,使得第一电路图案210的一部分被暴露。
这里,可以通过使用机械钻孔或激光钻孔来形成通孔58,但不具体限制于此。
这里,激光钻孔可以是CO2激光钻孔或YAG激光钻孔,但是不具体局限于此。
尽管给出的附图显示了通孔58具有其直径在向下的方向上减小的锥形的情形,但通孔58也可以具有在相关领域已知的所有形状,例如其直径在向下的方向上增大的锥形、圆形等。
参照图9,可以在第一绝缘层110上形成具有用于形成第二电路图案220的开口部23的第二阻镀剂22。
参照图10,可以通过填充通孔58形成第一通路51,并可以通过填充开口部23形成第二电路图案220。
可以通过执行无电镀工艺以形成种子层(未示出)并使用诸如电镀工艺等的工艺用导电金属进行填充来形成第一通路51和第二电路图案220。可以不受限制地使用导电金属,只要它是具有优异的导电性的金属即可。例如,可以使用铜(Cu)。
第一电路图案210和第二电路图案220可以通过第一通路51电连接。
参照图11,在第二电路图案220形成之后,可以去除第二阻镀剂22。
参照图12,可以在第一绝缘层110上形成粘合层150。
粘合层150可以形成在形成于第一绝缘层110上的第二电路图案220的部分上。
粘合层150可以是膜型粘合层。
通过使用堆叠膜型粘合层的方法,可以简化制造工艺,可以容易地控制粘合力,可以改善通孔加工时的激光可加工性等。
参照图13,可以将电子组件400附着到粘合层150上。
可以将电子组件400附着然后固定到粘合层150上。
参照图14,可以在第一绝缘层110上形成第二绝缘层120以覆盖电子组件400。
可以使用树脂绝缘层作为第二绝缘层120。可以使用诸如环氧树脂的热固性树脂、诸如聚酰亚胺的热塑性树脂、具有浸在其中的诸如玻璃纤维或无机填料的增强材料的树脂(例如,预浸材料)作为树脂绝缘层的材料。然而,树脂绝缘层的材料不具体限制于此。
电子组件400可以被第一绝缘层110和第二绝缘层120封住。因此,电子组件400可以被嵌入不包括诸如覆铜箔层压板(CCL)的芯层的无芯结构中。
参照图15,可以将内层金属板12和外层金属板11分层。
在这种情况下,可以通过使用刀使内层金属板12和外层金属板11分层,但是本公开不限制于此并且可以使用本领域已知的所有方法。
在分离后的印刷电路板A中,可以将第一电路图案210形成为封在第一绝缘层110中。
参照图16,可以在分离后的印刷电路板A的第一绝缘层110和第二绝缘层120中形成通孔58,以暴露电子组件400的外部电极410。
通孔58之中的形成在第一绝缘层110中的通孔可以形成为穿透粘合层150以及第一绝缘层110,由此可以暴露电子组件400的外部电极410。
另外,通孔58可以形成在第二绝缘层120上,使得第二电路图案220的一部分被暴露。
这里,可以通过使用机械钻孔或者激光钻孔形成通孔58,并且激光钻孔可以是CO2激光钻孔或YAG激光钻孔,但是不具体限制于此。
参照图17,可以通过填充通孔58来形成电子组件连接用通路55和第二通路52,并且可以在第二通路52上形成第三电路图案230。
在这种情况下,类似于形成第一通路51和第二电路图案220的工艺,可以通过在第二绝缘层120上形成被图案化成具有开口部的阻镀剂,然后通过使用诸如无电镀工艺、电镀工艺等的工艺用导电金属填充通孔58和开口部,来形成电子组件连接用通路55、第二通路52和第三电路图案230。
可以通过电子组件连接用通路55来电连接电子组件400的外部电极410和形成在印刷电路板上的电路图案。
可以通过第二通路52电连接第二电路图案220和第三电路图案230。
另外,可以通过重复形成第二通路52和第三电路图案230的工艺在第二绝缘层120上形成积层500(未示出)。在这种情况下,堆叠的积层可以形成为两层、三层、四层或在本领域技术人员可以使用的范围内。
可以在印刷电路板A的表面上形成阻焊剂300,使得用于外部连接垫的电路图案被暴露。
如上所述,根据本公开的示例性实施例,可以提供具有能够实现精细电路并且更纤薄化的结构的、封住电子组件的印刷电路板。
虽然已经在上面示出和描述了示例性实施例,但是对于本领域的技术人员将明显的是,在不脱离由权利要求限定的本发明的范围的情况下,可以做出修改和变型。

Claims (5)

1.一种印刷电路板,所述印刷电路板包括:
第一绝缘层,在第二表面上形成有第二电路图案,并且所述第二电路图案从所述第二表面突出;
粘合层,堆叠在所述第一绝缘层的所述第二表面;
电子组件,设置在所述粘合层上;以及
第二绝缘层,堆叠在所述粘合层上,并将所述电子组件封住,
其中,所述粘合层包括设置在所述第一绝缘层的所述第二表面上的部分和设置在所述第二电路图案上的部分,且沿着堆叠的方向观察时所述电子组件与所述第二电路图案彼此分开。
2.根据权利要求1所述的印刷电路板,所述印刷电路板还包括:
第三电路图案,形成在所述第二绝缘层的第二表面上;以及
第二通路,形成为穿透所述第二绝缘层并且将所述第二电路图案和第三电路图案彼此连接。
3.根据权利要求1所述的印刷电路板,所述印刷电路板还包括:
第一电路图案,形成在所述第一绝缘层的第一表面;以及
第一通路,形成为穿透所述第一绝缘层并且将所述第一电路图案和所述第二电路图案彼此连接。
4.根据权利要求1所述的印刷电路板,所述印刷电路板还包括:
电子组件连接用通路,形成在所述第二绝缘层中,并与所述电子组件的外部电极接触。
5.根据权利要求1所述的印刷电路板,所述印刷电路板还包括:
积层,堆叠在所述第二绝缘层上。
CN201810745976.XA 2014-08-11 2015-07-21 印刷电路板及其制造方法 Active CN108811323B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2014-0103893 2014-08-11
KR1020140103893A KR102268388B1 (ko) 2014-08-11 2014-08-11 인쇄회로기판 및 그 제조방법
CN201510431524.0A CN105376926B (zh) 2014-08-11 2015-07-21 印刷电路板及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510431524.0A Division CN105376926B (zh) 2014-08-11 2015-07-21 印刷电路板及其制造方法

Publications (2)

Publication Number Publication Date
CN108811323A CN108811323A (zh) 2018-11-13
CN108811323B true CN108811323B (zh) 2021-09-21

Family

ID=55268538

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510431524.0A Active CN105376926B (zh) 2014-08-11 2015-07-21 印刷电路板及其制造方法
CN201810745976.XA Active CN108811323B (zh) 2014-08-11 2015-07-21 印刷电路板及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510431524.0A Active CN105376926B (zh) 2014-08-11 2015-07-21 印刷电路板及其制造方法

Country Status (3)

Country Link
US (4) US10076038B2 (zh)
KR (1) KR102268388B1 (zh)
CN (2) CN105376926B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102425754B1 (ko) * 2017-05-24 2022-07-28 삼성전기주식회사 전자부품 내장 인쇄회로기판
CN208691627U (zh) * 2018-08-03 2019-04-02 奥特斯科技(重庆)有限公司 具有嵌入腔中的部件且前侧上具有双介电层的部件承载件
US20220304147A1 (en) * 2019-06-04 2022-09-22 Lg Innotek Co., Ltd. Printed circuit board
KR20220001634A (ko) 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897795A (zh) * 2005-07-15 2007-01-17 日月光半导体制造股份有限公司 内嵌无源组件的多层电路板的制造方法
US7230332B2 (en) * 2005-01-19 2007-06-12 Via Technologies, Inc. Chip package with embedded component
WO2014069734A1 (en) * 2012-11-02 2014-05-08 Lg Innotek Co., Ltd. Printed circuit board

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP4551468B2 (ja) 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板
DE112008003532T5 (de) * 2007-12-25 2010-11-25 Murata Mfg. Co., Ltd., Nagaokakyo-shi Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
WO2009093343A1 (ja) 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
JP4511604B2 (ja) 2008-01-30 2010-07-28 京セラ株式会社 電気素子内蔵配線基板
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
KR101013994B1 (ko) 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR20100073848A (ko) * 2008-12-23 2010-07-01 제일모직주식회사 전기전자용 접착필름 조성물 및 이를 이용한 전기전자용 접착필름
JP5310103B2 (ja) * 2009-03-03 2013-10-09 日本電気株式会社 半導体装置及びその製造方法
KR20120017245A (ko) * 2010-08-18 2012-02-28 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board
JP5440650B2 (ja) * 2012-05-07 2014-03-12 富士通株式会社 基板の製造方法
CN103906372B (zh) * 2012-12-27 2017-03-01 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
JP6262153B2 (ja) * 2013-01-18 2018-01-17 株式会社メイコー 部品内蔵基板の製造方法
JP6293436B2 (ja) * 2013-08-09 2018-03-14 新光電気工業株式会社 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230332B2 (en) * 2005-01-19 2007-06-12 Via Technologies, Inc. Chip package with embedded component
CN1897795A (zh) * 2005-07-15 2007-01-17 日月光半导体制造股份有限公司 内嵌无源组件的多层电路板的制造方法
WO2014069734A1 (en) * 2012-11-02 2014-05-08 Lg Innotek Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
US11812556B2 (en) 2023-11-07
US20180324952A1 (en) 2018-11-08
US20210345491A1 (en) 2021-11-04
US10674608B2 (en) 2020-06-02
CN108811323A (zh) 2018-11-13
CN105376926A (zh) 2016-03-02
KR20160019297A (ko) 2016-02-19
KR102268388B1 (ko) 2021-06-23
US11096286B2 (en) 2021-08-17
US10076038B2 (en) 2018-09-11
US20160044788A1 (en) 2016-02-11
CN105376926B (zh) 2018-08-07
US20200214135A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
WO2009141929A1 (ja) 配線板とその製造方法
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US11096286B2 (en) Printed circuit board and manufacturing method thereof
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
KR20170037331A (ko) 인쇄회로기판 및 그 제조방법
KR100499008B1 (ko) 비아홀이 필요없는 양면 인쇄회로기판 및 그 제조방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
US9661759B2 (en) Printed circuit board and method of manufacturing the same
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR20140098675A (ko) 배선 기판 및 그 제조 방법
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
KR101420520B1 (ko) 인쇄회로기판 및 이의 제조방법
JP2011222962A (ja) プリント基板およびその製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP2012049160A (ja) 配線基板およびその製造方法
KR20200121208A (ko) 언클래드를이용한임베디드인쇄회로기판의제조방법
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
JP5051421B2 (ja) 実装基板
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2018098289A (ja) 配線基板、配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant