KR102268388B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR102268388B1
KR102268388B1 KR1020140103893A KR20140103893A KR102268388B1 KR 102268388 B1 KR102268388 B1 KR 102268388B1 KR 1020140103893 A KR1020140103893 A KR 1020140103893A KR 20140103893 A KR20140103893 A KR 20140103893A KR 102268388 B1 KR102268388 B1 KR 102268388B1
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit pattern
electronic component
forming
adhesive layer
Prior art date
Application number
KR1020140103893A
Other languages
English (en)
Other versions
KR20160019297A (ko
Inventor
박정현
백용호
최재훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140103893A priority Critical patent/KR102268388B1/ko
Priority to US14/794,632 priority patent/US10076038B2/en
Priority to CN201810745976.XA priority patent/CN108811323B/zh
Priority to CN201510431524.0A priority patent/CN105376926B/zh
Publication of KR20160019297A publication Critical patent/KR20160019297A/ko
Priority to US16/033,427 priority patent/US10674608B2/en
Priority to US16/812,640 priority patent/US11096286B2/en
Application granted granted Critical
Publication of KR102268388B1 publication Critical patent/KR102268388B1/ko
Priority to US17/374,409 priority patent/US11812556B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 제 1 절연층; 상기 제 1 절연층의 제 1 면에 형성된 제 1 회로패턴; 상기 제 1 절연층의 제 2 면 상에 적층된 접착층; 및 상기 접착층 상에 배치되며, 상기 제 1 절연층과 상기 제 1 절연층 상에 형성된 제 2 절연층에 의해 매립된 전자부품;을 포함하는 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 산업의 발달에 따라 전자제품의 고성능화, 소형화, 박형화에 대한 요구가 증가하는 추세이다. 이러한 추세에 대응하기 위하여 회로패턴이 고밀도화되고, 내부에 전자부품을 내장한 인쇄회로기판이 사용되고 있다.
일본공개특허 제2009-081423호
본 발명은 미세회로 구현 및 박형화 구현이 가능한 구조의 전자부품 내장 인쇄회로기판 및 제조방법에 관한 것이다.
본 발명의 일 실시형태는 제 1 절연층; 상기 제 1 절연층의 제 1 면에 형성된 제 1 회로패턴; 상기 제 1 절연층의 제 2 면 상에 적층된 접착층; 및 상기 접착층 상에 배치되며, 상기 제 1 절연층과 상기 제 1 절연층 상에 형성된 제 2 절연층에 의해 매립된 전자부품;을 포함하는 인쇄회로기판을 제공한다.
상기 제 1 회로패턴은 상기 제 1 절연층의 제 1 면으로 일면이 노출되도록 상기 제 1 절연층 내에 매립된다.
상기 인쇄회로기판은 코어층을 포함하지 않는 코어리스(coreless) 구조를 나타낸다.
본 발명의 일 실시형태에 따르면, 미세회로 구현이 가능하며, 보다 박형화된 구조의 전자부품 내장 인쇄회로기판을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 2는 본 발명의 다른 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 3 내지 도 17은 본 발명의 일 실시형태에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
인쇄회로기판
도 1은 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판(1000)은 서로 마주보는 제 1 면(111) 및 제 2 면(112)을 가지는 제 1 절연층(110), 상기 제 1 절연층(110)의 제 1 면(111)에 형성된 제 1 회로패턴(210), 상기 제 1 절연층(110)의 제 2 면(112) 상에 적층된 접착층(150) 및 상기 접착층(150) 상에 배치되며, 상기 제 1 절연층(110)과 상기 제 1 절연층(110) 상에 형성된 제 2 절연층(120)에 의해 매립된 전자부품(400)을 포함한다.
종래에는 인쇄회로기판 내에 전자부품을 내장하는 경우 동박 적층판(Copper Cald Laminate, CCL) 등의 코어층에 캐비티(cavity)를 형성하고, 캐비티 내에 전자부품을 삽입한 후, 코어층의 양면에 절연층을 적층하여 삽입된 전자부품을 고정시키는 방식을 일반적으로 사용하였다.
그러나, 종래의 방식을 이용하는 경우 코어층의 두께가 삽입되는 전자부품의 두께와 같거나 두꺼워야하며, 코어층의 양면에 절연층을 적층하기 때문에 박형화에 한계가 있었다.
이에 본 발명의 일 실시형태는 제 1 절연층(110) 상에 접착층(150)을 형성하고, 접착층(150)에 전자부품(400)을 부착하여 고정한 후, 제 2 절연층(120)을 적층함으로써 코어층을 포함하지 않는 코어리스(coreless) 구조에 전자부품을 내장할 수 있다. 이에 따라, 보다 박형화된 구조의 전자부품 내장 인쇄회로기판을 구현할 수 있다.
한편, 본 발명의 일 실시형태는 상기 제 1 절연층(110)의 제 1 면(111)에 형성된 제 1 회로패턴(210)은 상기 제 1 절연층(110)의 제 1 면(111)으로 상기 제 1 회로패턴(210)의 일면이 노출되도록 상기 제 1 절연층(110) 내에 매립되어 형성된다.
상기 제 1 회로패턴(210)을 제 1 절연층(110) 내에 매립되게 형성함으로써 회로패턴의 층간의 고밀도 접속이 가능하며, 보다 미세회로 구현이 가능할 수 있다.
상기 제 1 절연층(110) 및 제 2 절연층(120)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 전자부품(400)은 상기 접착층(150)에 부착되며, 상기 제 1 절연층(110) 및 제 2 절연층(120)에 의해 매립된다.
상기 접착층(150)은 필름(film)형 접착층일 수 있다.
필름(film)형 접착층을 사용함으로써 제조공정을 간소화하고, 접착력을 용이하게 제어할 수 있으며, 비아 홀 가공 시 레이져 가공성 등을 향상시킬 수 있다.
상기 전자부품(400)은 접착층(150)에 의해 고정되고, 상기 제 1 절연층(110) 및 제 2 절연층(120)에 의해 매립됨으로써 동박 적층판(Copper Cald Laminate, CCL) 등의 코어층을 포함하지 않는 코어리스(coreless) 구조에 내장될 수 있다.
상기 내장되는 전자부품(400)은 외부전극(410)을 포함하며, 상기 제 1 절연층(110) 또는 제 2 절연층(120)에는 상기 전자부품(400)의 외부전극(410)과 접속하는 전자부품 접속용 비아(55)가 형성된다.
상기 전자부품 접속용 비아(55)는 상기 제 1 절연층(110) 또는 제 2 절연층(120)을 관통하여 형성되며, 상기 전자부품(400)의 외부전극(410)과 인쇄회로기판에 형성된 회로패턴을 전기적으로 연결시킨다.
상기 전자부품 접속용 비아(55) 중 상기 제 1 절연층(110)에 형성된 전자부품 접속용 비아(55)는 상기 접착층(150)을 관통하여 형성되어 상기 전자부품(400)의 외부전극(410)과 접속한다.
상기 제 1 절연층(110)의 제 2 면(112) 상에는 제 2 회로패턴(220)이 형성될 수 있으며, 상기 제 1 절연층(110)에는 상기 제 1 절연층(110)을 관통하도록 형성되어 상기 제 1 회로패턴(210) 및 제 2 회로패턴(220)을 연결시키는 제 1 비아(51)가 형성될 수 있다.
상기 제 2 절연층(120)은 상기 제 1 절연층(110)과 접하는 제 1 면(121) 및 상기 제 1 면(121)과 마주보는 제 2 면(122)을 가지며, 상기 제 2 절연층(120)의 제 2 면(122) 상에는 제 3 회로패턴(230)이 형성될 수 있다.
상기 제 2 절연층(120)에는 상기 제 2 절연층(120)을 관통하도록 형성되어 상기 제 2 회로패턴(220) 및 제 3 회로패턴(230)을 연결시키는 제 2 비아(52)가 형성될 수 있다.
상기 제 1 회로패턴(210), 제 2 회로패턴(220) 및 제 3 회로패턴(230)은 회로패턴용 도전성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 예를 들어, 구리(Cu)를 사용할 수 있다.
상기 전자부품 접속용 비아(55), 제 1 비아(51) 및 제 2 비아(52)는 상기 회로패턴과 동일 물질로 이루어질 수 있으며, 예를 들어, 구리(Cu)를 사용할 수 있으나, 반드시 이에 제한되는 것은 아니며, 도전성 금속으로 사용되는 것이라면 제한 없이 적용 가능하다.
상기 인쇄회로기판의 표면에는, 외부접속 패드용 회로패턴을 노출시키도록 형성된 솔더 레지스트(300)가 배치될 수 있다.
도 2는 본 발명의 다른 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판은 상기 제 2 절연층(120)의 제 2 면(122)에 빌드업 층(500)이 더 적층된다.
이때, 상기 제 2 절연층(120)의 제 2 면(122)에 적층되는 빌드업 층(500)은 본 도면에서는 하나의 빌드업 층으로 나타내었으나, 이에 제한되는 것은 아니고, 당업자가 활용할 수 있는 범위 내에서 형성되는 것이라면 둘 이상의 빌드업 층이 형성될 수 있다.
인쇄회로기판의 제조방법
도 3 내지 도 17은 본 발명의 일 실시형태에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
도 3을 참조하면, 캐리어 기판(10)을 마련한다.
상기 캐리어 기판(10)은 코어부(13), 코어부(13)의 양면에 배치된 내층 금속판(12) 및 내층 금속판(12) 상에 배치된 외층 금속판(11)을 포함한다.
상기 내층 금속판(12) 및 외층 금속판(11)은 각각 동박(Cu foil)일 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 내층 금속판(12) 및 외층 금속판(11)의 접합면 중 적어도 일면은 내층 금속판(12)과 외층 금속판(11)의 분리가 용이하도록 표면처리가 될 수 있다.
도 4를 참조하면, 상기 외층 금속판(11) 상에 제 1 회로패턴(210) 형성용 개구부(21)를 가지는 제 1 도금 레지스트(20)를 형성한다.
상기 제 1 도금 레지스트(20)는 통상의 감광성 레지스트 필름으로서, 드라이 필름 레지스트 등을 사용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
감광성 레지스트 필름을 도포하고, 패터닝 마스크를 형성한 후, 노광 및 현상 공정을 수행하여 상기 개구부(21)를 가지는 제 1 도금 레지스트(20)를 형성할 수 있다.
도 5를 참조하면, 상기 개구부(21)에 도전성 금속을 충진하여 제 1 회로패턴(210)을 형성한다.
상기 도전성 금속의 충진은, 예를 들어, 전해 도금 등의 공정을 적용하여 수행할 수 있으며, 상기 도전성 금속은 전기 전도성이 뛰어난 금속이라면 제한 없이 사용할 수 있으며, 예를 들어, 구리(Cu)를 사용할 수 있다.
도 6을 참조하면, 상기 제 1 도금 레지스트(20)를 제거한다.
도 7을 참조하면, 상기 제 1 회로패턴(210)이 형성된 외층 금속판(11) 상에 상기 제 1 회로패턴(210)을 덮는 제 1 절연층(110)을 형성한다.
상기 제 1 절연층(110)은 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 8을 참조하면, 상기 제 1 회로패턴(210) 중 일부의 제 1 회로패턴(210)이 노출되도록 상기 제 1 절연층(110)에 비아 홀(58)을 형성한다.
이때, 상기 비아홀(58)은 기계적 드릴 또는 레이져 드릴을 사용하여 형성할 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 레이져 드릴은 CO2 레이져 또는 YAG 레이져 일 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 비아홀(58)의 형상을 본 도면에서는 하면으로 갈수록 직경이 작아지는 테이퍼 형상으로 나타내었으나, 하면으로 갈수록 직경이 커지는 테이퍼 형상, 원통형상 등 당업계에 공지된 모든 형상의 비아가 형성되는 것 역시 가능하다.
도 9를 참조하면, 상기 제 1 절연층(110) 상에 제 2 회로패턴(220) 형성용 개구부(23)를 가지는 제 2 도금 레지스트(22)를 형성한다.
도 10을 참조하면, 상기 비아홀(58)을 충진하여 제 1 비아(51)를 형성하고, 상기 개구부(23)를 충진하여 제 2 회로패턴(220)을 형성한다.
상기 제 1 비아(51) 및 제 2 회로패턴(220)은 무전해 도금을 수행하여 시드층(미도시)을 형성하고, 전해 도금 등의 공정을 적용하여 도전성 금속을 충진함으로써 형성할 수 있다. 상기 도전성 금속은 전기 전도성이 뛰어난 금속이라면 제한 없이 사용할 수 있으며, 예를 들어, 구리(Cu)를 사용할 수 있다.
상기 제 1 비아(51)를 통해 제 1 회로패턴(210) 및 제 2 회로패턴(220)은 전기적으로 연결된다.
도 11을 참조하면, 상기 제 2 회로패턴(220)을 형성한 후, 상기 제 2 도금 레지스트(22)를 제거한다.
도 12를 참조하면, 상기 제 1 절연층(110) 상에 접착층(150)을 형성한다.
상기 제 1 절연층(110) 상에 형성된 제 2 회로패턴(220) 중 일부 제 2 회로패턴(220) 상에도 접착층(150)이 형성될 수 있다.
상기 접착층(150)은 필름(film)형 접착층일 수 있다.
필름(film)형 접착층을 적층하는 방법을 사용함으로써 제조공정을 간소화하고, 접착력을 용이하게 제어할 수 있으며, 비아 홀 가공 시 레이져 가공성 등을 향상시킬 수 있다.
도 13을 참조하면, 상기 접착층(150) 상에 전자부품(400)을 부착한다.
상기 전자부품(400)은 상기 접착층(150)에 부착되어 고정될 수 있다.
도 14를 참조하면, 상기 제 1 절연층(110) 상에 상기 전자부품(400)을 덮도록 제 2 절연층(120)을 형성한다.
상기 제 2 절연층(120)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 전자부품(400)은 상기 제 1 절연층(110) 및 제 2 절연층(120)에 의해 매립된다. 이에 따라, 동박 적층판(Copper Cald Laminate, CCL) 등의 코어층을 포함하지 않는 코어리스(coreless) 구조에 전자부품(400)을 내장할 수 있다.
도 15를 참조하면, 상기 내층 금속판(12)과 상기 외층 금속판(11)을 박리시킨다.
이때, 블레이드를 사용하여 박리시킬 수 있으나, 이에 한정되지 않으며, 당업계에 공지된 모든 방법이 사용될 수 있다.
박리된 인쇄회로기판(A)에는 상기 제 1 회로패턴(210)이 상기 제 1 절연층(110) 내에 매립되게 형성된다.
도 16을 참조하면, 박리된 인쇄회로기판(A)의 제 1 절연층(110) 및 제 2 절연층(120)에 상기 전자부품(400)의 외부전극(410)이 노출되도록 비아 홀(58)을 형성한다.
상기 비아 홀(58) 중 상기 제 1 절연층(110)에 형성된 비아 홀(58)은 상기 제 1 절연층(110)과 함께 접착층(150)도 관통하여 형성되어 상기 전자부품(400)의 외부전극(410)이 노출될 수 있다.
또한, 상기 제 2 회로패턴(220) 중 일부의 제 2 회로패턴(220)이 노출되도록 상기 제 2 절연층(120)에 비아 홀(58)을 형성할 수 있다.
이때, 상기 비아홀(58)은 기계적 드릴 또는 레이져 드릴을 사용하여 형성할 수 있으며, 상기 레이져 드릴은 CO2 레이져 또는 YAG 레이져 일 수 있으나, 특별히 이에 한정되는 것은 아니다.
도 17을 참조하면, 상기 비아홀(58)을 충진하여 전자부품 접속용 비아(55) 및 제 2 비아(52)를 형성하고, 상기 제 2 비아(52) 상에 제 3 회로패턴(230)을 형성한다.
이때, 상기 전자부품 접속용 비아(55), 제 2 비아(52) 및 제 3 회로패턴(230)은 상기 제 1 비아(51) 및 제 2 회로패턴(220)을 형성하는 공정과 마찬가지로, 패터닝되어 개구부를 가지는 도금 레지스트를 상기 제 2 절연층(120) 상에 형성한 후, 상기 비아 홀(58) 및 개구부를 무전해 도금 및 전해 도금 등의 공정을 적용하여 도전성 금속으로 충진함으로써 형성할 수 있다.
상기 전자부품 접속용 비아(55)를 통해 상기 전자부품(400)의 외부전극(410)과 인쇄회로기판에 형성된 회로패턴이 전기적으로 연결된다.
상기 제 2 비아(52)를 통해 상기 제 2 회로패턴(220) 및 제 3 회로패턴(230)이 전기적으로 연결된다.
또한, 상기 제 2 비아(52) 및 제 3 회로패턴(230)을 형성하는 과정을 반복하여 상기 제 2 절연층(120) 상에 빌드업 층(500)을 형성할 수 있다.(미도시) 이때, 적층 되는 빌드업 층은 2층뿐만 아니라 3층, 4층 또는 당업자가 활용할 수 있는 범위 내에서 형성되는 것이 가능하다.
상기 인쇄회로기판(A)의 표면에는, 회로패턴 중 외부접속 패드용 회로패턴이 노출되도록 솔더 레지스트(300)를 형성할 수 있다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 실시예에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석 되지 아니한다.
10 : 캐리어 기판 110 : 제 1 절연층
11 : 외층 금속판 120 : 제 2 절연층
12 : 내층 금속판 150 : 접착층
13 : 코어부 210 : 제 1 회로패턴
20 : 제 1 도금 레지스트 220 : 제 2 회로패턴
21 : 제 1 회로패턴 형성용 개구부 230 : 제 3 회로패턴
22 : 제 2 도금 레지스트 300 : 솔더 레지스트
23 : 제 2 회로패턴 형성용 개구부 400 : 전자부품
51 : 제 1 비아 500 : 빌드업 층
52 : 제 2 비아
55 : 전자부품 접속용 비아

Claims (13)

  1. 제 1 절연층;
    상기 제 1 절연층의 제 1 면에 형성된 제 1 회로패턴 및 상기 제 1 절연층의 제 2 면에 형성된 제 2 회로패턴;
    상기 제 1 절연층의 제 2 면 및 상기 제 2 회로패턴 각각의 적어도 일부 상에 배치된 접착층;
    상기 제 1 절연층 상에 형성된 제 2 절연층;
    상기 제 1 및 제 2 절연층을 각각 관통하는 제 1 및 제 2 비아; 및
    상기 접착층 상에 배치되며, 상기 제 1 및 제 2 절연층에 의해 매립된 전자부품; 을 포함하며,
    상기 제 2 비아는 상기 접착층 중 상기 제 2 회로패턴 상에 배치된 영역을 관통하며 상기 제 2 회로패턴과 접촉되는 인쇄회로기판.

  2. 제 1항에 있어서,
    상기 제 1 회로패턴은 상기 제 1 절연층의 제 1 면으로 일면이 노출되도록 상기 제 1 절연층 내에 매립된 인쇄회로기판.
  3. 제 1항에 있어서,
    상기 전자부품의 외부전극과 접속하도록 상기 제 1 절연층 또는 제 2 절연층을 관통하여 형성된 전자부품 접속용 비아;
    를 더 포함하는 인쇄회로기판.
  4. 제 3항에 있어서,
    상기 제 1 절연층에 형성된 전자부품 접속용 비아는 상기 접착층을 관통하여 상기 전자부품의 외부전극과 접속하는 인쇄회로기판.
  5. 제 1항에 있어서,
    상기 접착층은 필름(film)형 접착층인 인쇄회로기판.
  6. 제 1항에 있어서,
    상기 제 1 비아는 상기 제 1 회로패턴과 제 2 회로패턴을 연결시키는, 인쇄회로기판.

  7. 제 4항에 있어서,
    상기 제 2 절연층의 제 2 면 상에 형성된 제 3 회로패턴; 을 더 포함하며,
    상기 제 2 비아는 상기 제 2 회로패턴과 제 3 회로패턴을 연결시키는, 인쇄회로기판.
  8. 금속판의 일면에 제 1 회로패턴을 형성하는 단계;
    상기 금속판의 일면에 상기 제 1 회로패턴을 덮는 제 1 절연층을 형성하는 단계;
    상기 제 1 회로패턴이 노출되도록 상기 제 1 절연층에 제 1 비아 홀을 형성하는 단계;
    상기 제 1 절연층의 제 1 회로패턴이 배치된 면의 반대측 면에 제 2 회로패턴을 형성하는 단계;
    상기 제 1 절연층 및 제 2 회로패턴 각각의 상면의 적어도 일부에 접착층을 형성하는 단계;
    상기 접착층 상에 전자부품을 부착하는 단계;
    상기 제 1 절연층 상에 제 2 절연층을 형성하여 상기 전자부품을 매립하는 단계; 및
    상기 제 2 회로패턴이 노출되도록, 상기 제 2 회로패턴의 상면에 배치된 상기 접착층 및 상기 제 2 절연층 각각을 관통하는 제 2 비아 홀을 형성하는 단계; 를 포함하는 인쇄회로기판의 제조방법.
  9. 제 8항에 있어서,
    상기 전자부품의 외부전극이 노출되도록 상기 제 1 절연층 또는 제 2 절연층에 접속용 비아 홀을 형성하는 단계; 및
    상기 접속용 비아 홀을 도전성 물질로 충진하여 전자부품 접속용 비아를 형성하는 단계;
    를 더 포함하는 인쇄회로기판의 제조방법.
  10. 제 9항에 있어서,
    상기 제 1 절연층에 상기 접속용 비아 홀 형성 시, 상기 접속용 비아 홀은 상기 제 1 절연층 및 접착층을 함께 관통하여 형성되는 인쇄회로기판의 제조방법.
  11. 제 8항에 있어서,
    상기 접착층을 형성하는 단계는,
    상기 제 1 절연층 상에 필름(film)형 접착층을 적층하는 인쇄회로기판의 제조방법.
  12. 제 8항에 있어서,
    상기 제 2 회로패턴을 형성하는 단계 전에,
    상기 제 1 비아 홀을 도전성 물질로 충진하여 상기 제 1 회로패턴과 상기 제 2 회로패턴을 연결하는 제 1 비아를 형성하는 단계;
    를 더 포함하는 인쇄회로기판의 제조방법.

  13. 제 12항에 있어서,
    상기 제 2 비아 홀을 도전성 물질로 충진하여 제 2 비아를 형성하고, 상기 제 2 회로패턴과 상기 제 2 비아를 통해 연결되는 제 3 회로패턴을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.


KR1020140103893A 2014-08-11 2014-08-11 인쇄회로기판 및 그 제조방법 KR102268388B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020140103893A KR102268388B1 (ko) 2014-08-11 2014-08-11 인쇄회로기판 및 그 제조방법
US14/794,632 US10076038B2 (en) 2014-08-11 2015-07-08 Printed circuit board and manufacturing method thereof
CN201810745976.XA CN108811323B (zh) 2014-08-11 2015-07-21 印刷电路板及其制造方法
CN201510431524.0A CN105376926B (zh) 2014-08-11 2015-07-21 印刷电路板及其制造方法
US16/033,427 US10674608B2 (en) 2014-08-11 2018-07-12 Printed circuit board and manufacturing method thereof
US16/812,640 US11096286B2 (en) 2014-08-11 2020-03-09 Printed circuit board and manufacturing method thereof
US17/374,409 US11812556B2 (en) 2014-08-11 2021-07-13 Printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140103893A KR102268388B1 (ko) 2014-08-11 2014-08-11 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160019297A KR20160019297A (ko) 2016-02-19
KR102268388B1 true KR102268388B1 (ko) 2021-06-23

Family

ID=55268538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140103893A KR102268388B1 (ko) 2014-08-11 2014-08-11 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (4) US10076038B2 (ko)
KR (1) KR102268388B1 (ko)
CN (2) CN108811323B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102425754B1 (ko) * 2017-05-24 2022-07-28 삼성전기주식회사 전자부품 내장 인쇄회로기판
CN208691627U (zh) * 2018-08-03 2019-04-02 奥特斯科技(重庆)有限公司 具有嵌入腔中的部件且前侧上具有双介电层的部件承载件
US20220304147A1 (en) * 2019-06-04 2022-09-22 Lg Innotek Co., Ltd. Printed circuit board
KR20220001634A (ko) 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205893A (ja) * 2009-03-03 2010-09-16 Nec Corp 半導体装置及びその製造方法
JP2012147032A (ja) * 2012-05-07 2012-08-02 Fujitsu Ltd 基板の製造方法
JP2014090201A (ja) * 2008-05-30 2014-05-15 At & S Austria Technologie & Systemtechnik Aktiengesellschaft 少なくとも１つの電子構成部品をプリント回路基板に組み込むための方法、およびプリント回路基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
CN1897795A (zh) * 2005-07-15 2007-01-17 日月光半导体制造股份有限公司 内嵌无源组件的多层电路板的制造方法
US8314343B2 (en) * 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP4551468B2 (ja) 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板
WO2009081853A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 多層配線基板の製造方法
CN101653053B (zh) 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法
JP4511604B2 (ja) 2008-01-30 2010-07-28 京セラ株式会社 電気素子内蔵配線基板
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
KR101013994B1 (ko) 2008-10-15 2011-02-14 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR20100073848A (ko) * 2008-12-23 2010-07-01 제일모직주식회사 전기전자용 접착필름 조성물 및 이를 이용한 전기전자용 접착필름
KR20120017245A (ko) * 2010-08-18 2012-02-28 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board
KR101438915B1 (ko) * 2012-11-02 2014-09-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN103906372B (zh) * 2012-12-27 2017-03-01 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
CN104938040B (zh) * 2013-01-18 2017-10-24 名幸电子有限公司 内置有零件的基板及其制造方法
JP6293436B2 (ja) * 2013-08-09 2018-03-14 新光電気工業株式会社 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090201A (ja) * 2008-05-30 2014-05-15 At & S Austria Technologie & Systemtechnik Aktiengesellschaft 少なくとも１つの電子構成部品をプリント回路基板に組み込むための方法、およびプリント回路基板
JP2010205893A (ja) * 2009-03-03 2010-09-16 Nec Corp 半導体装置及びその製造方法
JP2012147032A (ja) * 2012-05-07 2012-08-02 Fujitsu Ltd 基板の製造方法

Also Published As

Publication number Publication date
US11096286B2 (en) 2021-08-17
CN105376926B (zh) 2018-08-07
US20200214135A1 (en) 2020-07-02
US20210345491A1 (en) 2021-11-04
US20160044788A1 (en) 2016-02-11
KR20160019297A (ko) 2016-02-19
US20180324952A1 (en) 2018-11-08
US11812556B2 (en) 2023-11-07
US10076038B2 (en) 2018-09-11
CN108811323B (zh) 2021-09-21
CN108811323A (zh) 2018-11-13
US10674608B2 (en) 2020-06-02
CN105376926A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
WO2009141929A1 (ja) 配線板とその製造方法
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
US11812556B2 (en) Printed circuit board and manufacturing method thereof
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
KR20170037331A (ko) 인쇄회로기판 및 그 제조방법
JP2015122545A (ja) 多層配線基板及びその製造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
KR101579019B1 (ko) 다층배선기판
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
US20160021744A1 (en) Printed circuit board and method of manufacturing the same
KR102356810B1 (ko) 전자부품내장형 인쇄회로기판 및 그 제조방법
KR20170072013A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
JP2006156669A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2019121766A (ja) プリント配線板およびその製造方法
KR101580472B1 (ko) 회로기판 제조방법
JP2011222962A (ja) プリント基板およびその製造方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP5565951B2 (ja) 配線基板およびその製造方法
JP5223893B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP5882100B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5859678B1 (ja) プリント配線基板の製造方法
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant