KR102425754B1

KR102425754B1 - 전자부품 내장 인쇄회로기판

Info

Publication number: KR102425754B1
Application number: KR1020170064290A
Authority: KR
Inventors: 오융; 김상훈; 이형기
Original assignee: 삼성전기주식회사
Priority date: 2017-05-24
Filing date: 2017-05-24
Publication date: 2022-07-28
Also published as: KR20180128766A; CN108934122A; CN108934122B; JP2018198306A; JP7334878B2

Abstract

전자부품 내장 인쇄회로기판이 개시된다. 본 발명의 일 측면에 따른 전자부품 내장 인쇄회로기판은, 제1 절연층, 제1 절연층의 일면에 형성되는 수용홈, 제1 절연층에 매립되고 일면이 제1 절연층의 일면으로 노출되는 내부도체패턴, 수용홈에 배치되는 전자부품, 전자부품과 내부도체패턴을 커버하도록 제1 절연층 상에 형성되는 제2 절연층, 제1 절연층과 제2 절연층에 각각 형성되는 외부도체패턴, 및 외부도체패턴과 내부도체패턴을 서로 연결하도록 제1 절연층 및/또는 제2 절연층에 형성되고 외부도체패턴과 연결되는 일단으로부터 내부도체패턴과 연결되는 타단으로 갈수록 직경이 감소하는 제1 비아를 포함한다.

Description

전자부품 내장 인쇄회로기판{ELECTRONIC COMPONENT EMBEDDED PRINTED CIRCUIT BOARD}

본 발명은 전자부품 내장 인쇄회로기판에 관한 것이다.

최근 반도체 패키지 기술의 발달로 인해서, 패키지용 인쇄회로기판을 고밀도화 및 소형화할 필요성이 증대되고 있다.

패키지의 박형화를 위해, 초박판형 인쇄회로기판, 수동소자를 내장한 인쇄회로기판, 코어리스 인쇄회로기판 등 다양한 형태의 기술이 제시되고 있다.

최근에는 박판형 인쇄회로기판에 수동소자 내장을 위한 캐비티를 가공하는 기술이 점차 확대되고 있다.

대한민국 공개특허공보 제10- 2011-0066044호 (2011.06.16)

본 발명의 실시예에 따르면, 전자부품을 기판에 내장하기 위한 수용홈을 보다 정밀하게 형성할 수 있다.

본 발명의 실시예에 따르면, 박형 패키지를 제조하기 위한 인쇄회로기판이 제공될 수 있다.

도 1은 본 발명의 일 실시예에 따른 전자부품 내장 인쇄회로기판을 나타내는 도면.
도 2는 본 발명의 다른 실시예에 따른 전자부품 내장 인쇄회로기판을 나타내는 도면.
도 3 내지 도 13는 본 발명의 일 실시예에 따른 전자부품 내장 인쇄회로기판의 제조공정을 순차적으로 나타내는 도면.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 그리고, 명세서 전체에서, "상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.

이하, 본 발명에 따른 전자부품 내장 인쇄회로기판의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

전자부품 내장 인쇄회로기판

(일 실시예)

도 1은 본 발명의 일 실시예에 따른 전자부품 내장 인쇄회로기판을 나타내는 도면이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 전자부품 내장 인쇄회로기판(1000)은 제1 절연층(110), 수용홈(120), 내부도체패턴(310), 전자부품(500) 및 제2 절연층(210)을 포함하고, 접착층(600), 외부도체패턴(410), 제1 비아(V1) 및 제2 비아(V2)를 더 포함할 수 있다.

제1 절연층(110)은 열가소성 절연수지, 열경화성 절연수지 및 광경화성 절연수지 중 어느 하나로 형성될 수 있다. 또는, 제1 절연층(110)은 상술한 절연수지 중 어느 하나에 유리 섬유와 같은 보강재가 함침된 것일 수 있다. 또는, 제1 절연층(110)은 상술한 절연수지 중 어느 하나에 유기필러 및/또는 무기필러가 분산된 것일 수 있다.

제1 절연층(110)은 일면 및 일면에 대향하는 타면을 포함한다. 제1 절연층(110)의 일면 및 타면은 제1 절연층(110)의 두께 방향으로 서로 대향하는 제1 절연층(110)의 상면 및 하면일 수 있다.

수용홈(120)은 제1 절연층(110)의 일면에 형성된다. 수용홈(120)은 제1 절연층(110)의 일면에 형성되어 제1 절연층(110)을 두께 방향으로 관통하지 않는 형태로 형성된다. 수용홈(120)의 저면은 제1 절연층(110)의 일면보다 제1 절연층(110)의 두께 방향 중심에 가깝게 형성된다. 수용홈(120)의 깊이는 후술할 내부도체패턴(310)의 두께 및 전자부품(500)의 두께 등을 고려하여 변경될 수 있다.

본 실시예의 수용홈(120)은 통상의 경우와 달리, 제1 절연층(110)의 일면에 매립되게 형성된 더미패턴(320)을 제거함으로써 형성된다. 절연층의 일부를 제거하여 수용홈 또는 캐비티를 형성하는 통상적인 방법의 경우 절연층을 제거하는 과정에서 발생한 잔류 수지(스미어) 및 잔류 수지를 제거하기 위한 공정(디스미어)으로 인해 수용홈 또는 캐비티의 내벽이 불균일하다. 하지만, 본 실시예에 따를 경우 수용홈(120) 형성 시 상술한 잔류 수지가 발생하지 않으므로, 수용홈(120)의 내측면은 보다 균일하게 형성될 수 있다. 따라서, 보다 정밀한 치수의 수용홈(120)을 형성할 수 있다.

내부도체패턴(310)은 제1 절연층(110)에 매립되고, 일면이 제1 절연층(110)의 일면으로 노출된다. 즉, 내부도체패턴(310)은, 두께 방향 전부가 제1 절연층(110)에 매립되고 일면이 제1 절연층(110)의 일면보다 제1 절연층(110)의 두께 방향 중심에 가깝도록 형성될 수 있다. 이 경우, 내부도체패턴(310)의 일면이 제1 절연층(110)의 일면으로 노출되도록 제1 절연층(110)에는 내부도체패턴(310)의 일면을 저면으로 하는 홈이 형성될 수 있다. 또는, 내부도체패턴(310)은, 두께 방향 전부가 제1 절연층(110)에 매립되고 일면이 제1 절연층(110)의 일면과 동일한 평면 상에 배치되도록 형성될 수 있다. 또는, 내부도체패턴(310)은, 두께 방향 일부가 제1 절연층(110)에 매립되고 두께 방향 다른 일부가 제1 절연층(110)의 일면으로부터 돌출되도록 형성될 수 있다.

내부도체패턴(310)이 제1 절연층(110)에 매립되는 것은 코어리스(coreless) 공법이라고 불리는 공법으로 내부도체패턴(310) 및 제1 절연층(110)을 형성하기 때문이다. 코어리스 공법에 의해 제조된 인쇄회로기판은 코어드(cored) 인쇄회로기판과 비교할 때 강성을 위해 빌드업 절연층보다 큰 두께로 형성되는 코어를 필요로 하지 않는다. 따라서, 본 실시예의 경우 상대적으로 박판화된 전자부품 내장 인쇄회로기판이 제공될 수 있다.

내부도체패턴(310)은 구리(Cu)를 포함하는 재질로 형성될 수 있으나, 본 실시예의 범위가 이에 제한되는 것은 아니다. 예로써, 내부도체패턴(310)은, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 및 백금(Pt) 중 적어도 하나 이상을 포함하는 재질로 형성될 수 있다.

내부도체패턴(310)은, 시그널패턴, 비아패드, 파워패턴 및 그라운드패턴 중 적어도 하나를 포함할 수 있다.

전자부품(500)은 수용홈(120)에 배치된다. 전자부품(500)의 두께는 수용홈(120)의 깊이보다 큰 값을 가질 수 있다. 따라서, 전자부품(500)은 수용홈(120)에 배치되어 두께 방향 일부가 제1 절연층(110)의 일면으로부터 돌출될 수 있다.

전자부품(500)은, 캐패시터, 인덕터 및 레지스터와 같은 수동소자일 수 있으나, 이에 제한되는 것은 아니다. 전자부품(500)이 캐패시터인 경우 전자부품(500)은 박막 캐패시터, 필름 캐패시터 및 MLCC(Multi-Layered Ceramic Capacitor) 중 어느 하나일 수 있다.

제2 절연층(210)은 전자부품(500) 및 제1 절연층(110) 상에 형성된다. 본 실시예의 경우, 제2 절연층(210)은 제1 절연층(110) 및 전자부품(500) 상에 형성되어, 제1 절연층(110)의 일면으로부터 돌출된 전자부품(500)을 커버하고 제1 절연층(110)의 일면과 접촉한다.

제2 절연층(210)은 열가소성 절연수지, 열경화성 절연수지 및 광경화성 절연수지 중 어느 하나로 형성될 수 있다. 또는, 제2 절연층(210)은 상술한 절연수지 중 어느 하나에 유리 섬유와 같은 보강재가 함침된 것일 수 있다. 또는, 제2 절연층(210)은 상술한 절연수지 중 어느 하나에 유기필러 및/또는 무기필러가 분산된 것일 수 있다.

제2 절연층(210)은 수용홈(120)의 내벽과 전자부품(500) 사이를 충전할 수 있다. 수용홈(120)의 횡단면적과 전자부품(500)의 횡단면적은 서로 일치하지 않을 수 있으므로, 수용홈(120)의 내벽과 전자부품(500)의 측면 사이에는 빈 공간이 형성될 수 있다. 제2 절연층(210)은 상술한 빈 공간을 충전함으로써, 전자부품(500)의 이동을 제한할 수 있다. 전자부품(500)은 하면이 수용홈(120)의 저면인 제1 절연층(110)과 접촉하고, 상면 및 측면이 제2 절연층(210)과 접촉한다.

내부도체패턴(310)의 일면은 제1 절연층(110)의 일면보다 하부에 배치될 수 있다. 즉, 도 1에 도시된 바와 같이, 내부도체패턴(310)은 두께 방향 전부가 제1 절연층(110)에 매립되고 일면이 제1 절연층(110)의 일면보다 제1 절연층(110)의 두께 방향 중심에 가깝도록 형성될 수 있다. 내부도체패턴(310)의 일면은 제1 절연층(110)의 일면으로 노출되므로, 제1 절연층(110)의 일면에는 내부도체패턴(310)의 일면을 저면으로 하는 홈이 형성된다. 이 경우, 제2 절연층(210)은 상술한 홈을 충전하여 내부도체패턴(310)의 일면과 접촉할 수 있다.

접착층(600)은 수용홈(120)의 저면과 전자부품(500) 사이에 개재될 수 있다. 접착층(600)은 수용홈(120)에 배치된 전자부품(500)의 이동을 제한할 수 있다. 접착층(600)은, 에폭시 수지를 포함할 수 있으나 이에 제한되는 것은 아니고, 전기절연특성 및 접착특성을 가지는 임의의 물질을 포함할 수 있다.

외부도체패턴(410)은 제1 절연층(110) 및 제2 절연층(210) 상에 각각 형성될 수 있다. 즉, 외부도체패턴(410)은 제1 절연층(110)의 타면에 형성되고, 제2 절연층(210)의 제1 절연층(110)의 일면과 접촉하는 일면에 대향하는 제2 절연층(210)의 타면에 형성될 수 있다. 도 1를 참고하면, 외부도체패턴(410)은 제1 절연층(110)의 하면 및 제2 절연층(210)의 상면에 각각 형성될 수 있다.

외부도체패턴(410)은 구리(Cu)를 포함하는 재질로 형성될 수 있으나, 본 실시예의 범위가 이에 제한되는 것은 아니다. 예로써, 외부도체패턴(410)은, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 및 백금(Pt) 중 적어도 하나 이상을 포함하는 재질로 형성될 수 있다.

외부도체패턴(410)은, 접속패드, 시그널패턴, 비아패드, 파워패턴 및 그라운드패턴 중 적어도 하나를 포함할 수 있다.

제1 비아(V1)는, 외부도체패턴(410)과 내부도체패턴(310)을 서로 연결하도록 제1 절연층(110) 및/또는 제2 절연층(210)에 형성된다. 도 1을 기준으로, 도 1의 상부에 도시된 제1 비아(V1)는 제2 절연층(210)을 관통하여 내부도체패턴(310)과 제2 절연층(210)의 상면에 형성된 외부도체패턴(410)을 전기적으로 서로 연결한다. 도 1의 하부에 도시된 제1 비아(V1)는 제1 절연층(110)을 관통하여 내부도체패턴(310)과 제1 절연층(110)의 하면에 형성된 외부도체패턴(410)을 전기적으로 서로 연결한다.

제1 비아(V1)는 외부도체패턴(410)과 연결되는 일단으로부터 내부도체패턴(310)과 연결되는 타단으로 갈수록 직경이 감소한다. 즉, 제1 비아(V1)는 내부도체패턴 측으로 갈수록 직경이 감소한다. 각 제1 비아(V1)의 직경이 최소인 부분은 내부도체패턴과 접촉되는 각 제1 비아(V1)의 타단이다.

제1 비아(V1)는, 구리(Cu)를 포함하는 재질로 형성될 수 있으나, 본 실시예의 범위가 이에 제한되는 것은 아니다. 예로써, 제1 비아(V1)는, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 및 백금(Pt) 중 적어도 하나 이상을 포함하는 재질로 형성될 수 있다.

제2 비아(V2)는 외부도체패턴(410) 및 전자부품(500)을 서로 연결하도록 제1 절연층(110) 또는 제2 절연층(210)에 형성된다. 도 1을 기준으로, 도 1의 상부에 도시된 제2 비아(V2)는 제2 절연층(210)을 관통하여 전자부품(500)의 외부전극 및 제2 절연층(210)의 상면에 형성된 외부도체패턴(410)을 전기적으로 서로 연결한다. 도 1의 하부에 도시된 제2 비아(V2)는 제1 절연층(110)을 관통하여 전자부품(500)의 외부전극 및 제1 절연층(110)의 하면에 형성된 외부도체패턴(410)을 전기적으로 서로 연결한다.

제2 비아(V2)는, 구리(Cu)를 포함하는 재질로 형성될 수 있으나, 본 실시예의 범위가 이에 제한되는 것은 아니다. 예로써, 제2 비아(V2)는, 은(Ag), 팔라듐(Pd), 알루미늄(Al), 니켈(Ni), 티타늄(Ti), 금(Au) 및 백금(Pt) 중 적어도 하나 이상을 포함하는 재질로 형성될 수 있다.

한편, 도 1에는 제2 비아(V2)의 횡단면적이 전자부품(500)에 가까울수록 작아지는 것을 도시하고 있으나, 이는 예시적인 것에 불과하다. 즉, 제2 비아(V2)는, 제2 비아(V2)를 형성하기 위한 비아홀 가공 방법에 따라 도 1과 달리 실질적으로 동일한 횡단면적의 기둥형상으로 형성될 수 있다.

그리고, 도 1에 도시된 제2 비아(V2)의 수는 예시적인 것에 불과하므로, 본 발명의 범위가 이에 제한되는 것은 아니다. 즉, 도 1과 달리 제2 비아(V2)는 전자부품(500)의 상부 또는 하부 중 어느 하나에 쌍으로 형성될 수 있다. 또는, 제2 비아(V2)는, 외부전극 중 어느 하나에 접속되는 것과 외부전극 중 다른 하나에 접속되는 것이 각각 전자부품(500)의 상부 및 하부에 형성될 수도 있다. 또는, 도 1과 달리, 반도체칩을 전자부품(500)으로 이용할 경우, 제2 비아(V2)는 반도체칩의 활성면에 접속하도록 전자부품(500)의 상부 또는 하부 중 어느 하나에 2 이상의 복수로 형성될 수도 있다.

또한, 본 실시예의 경우, 외부도체패턴(410) 중 적어도 일부를 노출하는 개구를 포함하고 외부도체패턴(410)을 커버하도록, 외부도체패턴(410), 제1 절연층(110) 및 제2 절연층(210) 상에 형성된 솔더레지스트(SR)를 더 포함할 수 있다.

(다른 실시예 )

도 2는 본 발명의 다른 실시예에 따른 전자부품 내장 인쇄회로기판을 나타내는 도면이다.

도 2를 참조하면, 본 발명의 다른 실시예에 따른 전자부품 내장 인쇄회로기판(2000)은 제1 절연층(110), 수용홈(120), 내부도체패턴(310), 전자부품(500), 중간절연층(700), 대응홈(220) 및 제2 절연층(210)을 포함한다.

본 실시예에 적용되는 제1 절연층(110), 수용홈(120), 내부도체패턴(310), 전자부품(500) 및 제2 절연층(210)은 본 발명의 일 실시예에서 상술한 바 자세한 설명은 생략하고, 일 실시예에서 설명한 것과 차이가 나는 부분만을 설명하기로 한다.

대응홈(220)은 후술할 중간절연층(700)과 접촉하는 제2 절연층(210)의 일면에 형성된다. 대응홈(220)은 상술한 수용홈(120)과 더불어 본 실시예에 따른 전자부품 내장 인쇄회로기판에 전자부품(500)을 내장하기 위한 공간을 제공한다. 상술한 바와 같이, 수용홈(120)의 깊이보다 전자부품(500)의 두께가 큰 값을 가질 수 있는데 대응홈(220)은 제1 절연층(110)의 일면으로부터 돌출된 전자부품(500)의 두께 방향 일부를 수용한다.

대응홈(220)은 상술한 수용홈(120) 제조방법과 동일한 방법으로 형성될 수 있다. 즉, 대응홈(220)은 제2 절연층(210)의 일면에 형성된 더미패턴(320)을 제거함으로써 제2 절연층(210)의 일면에 형성될 수 있다.

중간절연층(700)은 제1 절연층(110)과 제2 절연층(210) 사이에 개재된다. 상술한 본 발명의 일 실시예에서는 제1 절연층(110)과 제2 절연층(210)이 서로 접촉하였으나, 본 실시예의 경우 제1 절연층(110)과 제2 절연층(210)은 서로 접촉하지 않고 양자 사이에 중간절연층(700)이 개재된다. 즉, 중간절연층(700)의 일면은 제1 절연층(110)의 일면과 접촉하고, 중간절연층(700)의 일면에 대향되는 중간절연층(700)의 타면은 제2 절연층(210)의 일면과 접촉한다. 따라서, 제1 절연층(110) 및 제2 절연층(210)은 중간절연층(700)을 매개로 서로 결합된다.

중간절연층(700)은 열가소성 절연수지, 열경화성 절연수지 및 광경화성 절연수지 중 어느 하나로 형성될 수 있다. 또는, 중간절연층(700)은 상술한 절연수지 중 어느 하나에 유리 섬유와 같은 보강재가 함침된 것일 수 있다. 또는, 중간절연층(700)은 상술한 절연수지 중 어느 하나에 유기필러 및/또는 무기필러가 분산된 것일 수 있다.

중간절연층(700)은 수용홈(120) 및 대응홈(220) 각각의 내벽과 전자부품(500) 사이를 충전한다. 중간절연층(700)으로 인해 전자부품(500)의 수용홈(120) 및/또는 대응홈(220) 내에서의 이동이 제한된다.

전자부품 내장 인쇄회로기판의 제조방법

도 3 내지 도 13은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 순차적으로 나타내는 도면이다.

우선, 도 3을 참고하면, 캐리어(C)에 내부도체패턴(310) 및 더미패턴(320)을 형성한다.

캐리어(C)는, 지지부재(S), 지지부재(S)의 양면에 형성된 제1 금속박(CF1) 및 상하부의 제1 금속박(CF1)에 각각 형성된 제2 금속박(CF2)을 포함할 수 있다. 캐리어(C)는 제1 금속박(CF1)과 제2 금속박(CF2) 사이에 개재된 이형층을 더 포함할 수 있다. 본 실시예의 경우, 제1 금속박(CF1) 및 제2 금속박(CF2)이 모두 구리(Cu)로 형성되므로, 이하에서는 제1 금속박(CF1) 및 제2 금속박(CF2)을 각각 제1 동박(CF1) 및 제2 동박(CF2)으로 지칭한다.

내부도체패턴(310) 및 더미패턴(320)은 캐리어(C)의 제2 동박(CF2)에 각각 형성된다. 내부도체패턴(310) 및 더미패턴(320)은, 제2 동박(CF2)에 내부도체패턴(310) 형성 영역 및 더미패턴(320) 형성 영역에 대응되는 영역이 개방된 도금레지스트 패턴을 형성한 후 제2 동박(CF2)을 급전층으로 하여 전해도금을 실시하고 도금레지스트 패턴을 제거함으로써 형성될 수 있다.

더미패턴(320)은 후술할 공정을 통해 제거됨으로써, 제1 절연층(110)에 수용홈(120)을 형성하는 구성이다. 따라서, 더미패턴(320)의 두께는 전자부품(500)의 두께 및 제1 절연층(110)의 두께를 고려하여 다양하게 변경될 수 있다. 즉, 도 3에 도시된 것과 달리, 더미패턴(320)은 내부도체패턴(310) 보다 두껍게 또는 얇게 형성될 수 있다.

다음으로, 도 4를 참고하면, 내부도체패턴(310) 및 더미패턴(320)을 커버하도록 캐리어(C)의 양면에 제1 절연층(110)을 형성한다.

제1 절연층(110)은, 반경화(B-stage) 절연필름이 금속박의 일면에 형성된 RCC(Resin Coated Copper)를 캐리어(C)의 양면에 라미네이션함으로써 형성될 수 있다. 반경화 절연필름은 캐리어(C)의 양면에 적층된 후 가열 및 가압되어 완전(C-stage) 경화될 수 있다.

한편, RCC를 이용해 제1 절연층(110) 형성하는 방법과 달리 제1 절연층(110) 및 제3 금속박(CF3)은 캐리어(C)에 각각 형성될 수도 있다. 그리고, 도 4에는 제1 절연층(110)에 제3 금속박(CF3)이 형성됨을 도시하고 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.

본 실시예의 경우 제3 금속박(CF3)은 구리(Cu)로 형성되는 바, 이하에서는 제3 금속박(CF3)을 제3 동박(CF3)으로 지칭한다.

다음으로, 도 5를 참고하면, 캐리어(C)로부터 제1 절연층(110)을 분리한다.

상술한 캐리어(C)의 제1 동박(CF1) 및 제2 동박(CF2) 사이에는 이형층이 형성되거나, 양자의 계면에 저조도면이 형성될 수 있다. 따라서, 캐리어(C)와 제1 절연층(110)의 분리는 캐리어(C)의 제1 동박(CF1) 및 제2 동박(CF2) 사이에서 발생한다. 그 결과, 캐리어(C)로부터 분리된 제1 절연층(110)의 일면에는 제1 동박(CF1)이 부착된다.

제1 절연층(110)의 일면에 부착된 제1 동박(CF1)은 구리에칭액으로 제거되거나, 물리적 연마 등의 방법으로 제거될 수 있다. 구리에칭액으로 제1 동박(CF1)을 제거하는 경우에는 제1 절연층(110)의 타면에 형성된 제3 동박(CF3)이 제1 동박(CF1)과 함께 제거되는 것을 방지하도록 제3 동박(CF3)에 에칭레지스트가 형성될 수 있다. 제3 동박(CF3)에 형성된 에칭레지스트는 제1 동박(CF1) 에칭 제거 후 제3 동박(CF3)으로부터 박리될 수 있다.

내부도체패턴(310) 및 더미패턴(320)이 구리(Cu)로 형성된 경우, 제1 동박(CF1)을 구리에칭액으로 제거하면 내부도체패턴(310) 및 더미패턴(320) 각각의 일부도 제거된다. 따라서, 내부도체패턴(310) 및 더미패턴(320) 각각의 일면은 제1 절연층(110)의 일면보다 제1 절연층(110)의 두께 중심에 가깝게 배치될 수 있다. 즉, 제1 절연층(110)의 일면에는 내부도체패턴(310) 및 더미패턴(320) 각각의 일면을 저면으로 하는 홈이 형성될 수 있다.

다음으로, 도 6 및 도 7을 참조하면, 더미패턴(320)을 제거한다.

먼저, 도 5에 도시된 바와 같이, 제1 절연층(110)의 일면 및 타면에 각각 드라이필름 등을 도포하고, 드라이필름을 선택적 노광 및 현상하여 더미패턴(320)에 대응되는 영역에만 개구부가 형성된 에칭레지스트패턴(ER)을 형성한다.

이후, 도 6에 도시된 바와 같이, 에칭레지스트패턴(ER)의 개구부로 노출된 더미패턴(320)을 구리에칭액으로 제거한 후 에칭레지스트패턴(ER)을 제1 절연층(110)으로부터 박리한다.

다음으로, 도 8을 참고하면 더미패턴(320)이 제거되어 형성된 제1 절연층(110)의 수용홈(120)의 저면에 접착층(600)을 형성한다.

접착층(600)은 접착필름을 수용홈(120)의 저면에 적층하거나, 액상의 접착물질을 수용홈(120)의 저면에 도포함으로써 형성될 수 있다.

다음으로, 도 9를 참고하면, 수용홈(120)에 전자부품(500)을 배치한다. 전자부품(500)은 접착층(600)에 의해 제1 절연층(110)에 고정될 수 있다. 전자부품(500)의 두께는 수용홈(120)의 깊이보다 큰 값을 가질 수 있으므로, 전자부품(500)의 일부는 제1 절연층(110)의 일면으로부터 돌출된다.

다음으로, 도 10을 참고하면, 전자부품(500) 및 제1 절연층(110) 상에 제2 절연층(210)을 형성한다.

제2 절연층(210)은, 반경화(B-stage) 절연필름이 금속박의 일면에 형성된 RCC(Resin Coated Copper)를 제1 절연층(110)의 일면에 라미네이션함으로써 형성될 수 있다. 반경화 절연필름은 제1 절연층(110)의 일면에 적층된 후 가열 및 가압되어 완전(C-stage) 경화될 수 있다.

한편, RCC를 이용해 제2 절연층(210) 형성하는 방법과 달리 제2 절연층(210) 및 제4 금속박(CF4)은 제1 절연층(110)에 각각 형성될 수도 있다. 그리고, 도 10에는 제2 절연층(210)에 제4 금속박(CF4)이 형성됨을 도시하고 있으나, 본 발명의 범위가 이에 제한되는 것은 아니다.

본 실시예의 경우 제4 금속박(CF4)은 구리(Cu)로 형성되는 바, 이하에서는 제4 금속박(CF4)을 제4 동박(CF4)으로 지칭한다.

다음으로, 도 11을 참고하면, 제1 절연층(110) 및 제2 절연층(210)에 제1 비아홀(VH1) 및 제2 비아홀(VH2)을 형성한 후 시드층(SL)을 형성한다.

우선, 제1 및 제2 절연층(110, 210)에 제1 비아홀(VH1) 및 제2 비아홀(VH2)을 형성한다. 제1 비아홀(VH1) 및 제2 비아홀(VH2)은 미케니컬 드릴링 또는 레이저 드릴링으로 형성될 수 있다. 제1 및 제2 절연층(110, 210)이 광경화성 절연수지를 포함하는 경우, 제1 비아홀(VH1) 및 제2 비아홀(VH1)은 포토리쏘그래피 공정을 거쳐 제1 및 제2 절연층(110, 210)에 형성될 수 있다. 또는, 제1 비아홀(VH1) 및 제2 비아홀(VH2)은 제3 및 제4 동박(CF3, CF4) 중 일부를 선택적으로 제거한 후 제1 및 제2 절연층(110, 210)을 에칭하여 형성될 수 있다.

이 후, 제1 비아홀(VH1) 및 제2 비아홀(VH2)이 형성된 제1 절연층(110) 및 제2 절연층(210)의 표면에 시드층(SL)을 형성한다. 시드층(SL)은 무전해동도금으로 형성될 수 있으나, 이에 제한되는 것은 아니고, 스퍼터링 또는 증착 등의 방법으로 형성될 수 있다. 또한, 시드층은 구리가 아닌 다른 전도성 물질을 포함할 수도 있다.

다음으로, 도 12를 참고하면, 제1 비아(V1), 제2 비아(V2) 및 외부도체패턴(410)을 형성한다.

제1 비아(V1), 제2 비아(V2) 및 외부도체패턴(410)은, 제1 절연층(110)의 타면 및 제2 절연층(210)의 타면에 외부도체패턴(410) 형성 영역에 대응되는 영역에만 개구부가 형성된 도금레지스트 패턴을 형성한 후 시드층(SL)을 급전층으로 하는 전해동도금을 통해 형성될 수 있다. 도금레지스트 패턴은 전해동도금 공정 이후 박리된다. 또한, 전해도금층이 형성된 영역을 제외한 영역에 대응되는 제3 동박(CF3), 제4 동박(CF4) 및 시드층(SL)은 제거된다.

다음으로, 도 13을 참고하면, 제1 절연층(110) 및 제2 절연층(210)에 솔더레지스트(SR)가 형성될 수 있다.

솔더레지스트(SR)는 필름 형태로 적층되거나, 액상의 절연물질을 제1 및 제2 절연층(210)에 도포 후 경화함으로써 형성될 수 있다. 솔더레지스트(SR)는 광경화성 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.

본 발명의 일 실시예에 따른 전자부품 내장 인쇄회로기판의 제조방법에 의할 경우, 수용홈(120)을 정밀한 치수로 형성할 수 있다. 또한, 코어리스 공법으로 기판을 제조하므로 기판의 박판화를 구현할 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경 또는 삭제 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

110: 제1 절연층
120: 수용홈
210: 제2 절연층
220: 대응홈
310: 내부도체패턴
320: 더미패턴
410: 외부도체패턴
500: 전자부품
600: 접착층
700: 중간절연층
V1: 제1 비아
V2: 제2 비아
VH1: 제1 비아홀
VH2: 제2 비아홀
ER: 에칭레지스트패턴
C: 캐리어
S: 지지부재
CF: 동박, 금속박
SR: 솔더레지스트
1000, 2000: 전자부품 내장 인쇄회로기판

Claims

제1 절연층;
상기 제1 절연층의 일면에 상기 제1 절연층의 일부를 관통하도록 형성되는 수용홈;
상기 수용홈과 이격되어 상기 제1 절연층의 일면에 매립되고, 일면이 상기 제1 절연층의 일면으로 노출되는 내부도체패턴;
상기 수용홈에 배치되는 전자부품;
상기 전자부품과 상기 내부도체패턴을 커버하도록 상기 제1 절연층 상에 형성되는 제2 절연층;
상기 제1 및 제2 절연층에 각각 형성되는 제1 및 제2외부도체패턴; 및
상기 제1 및 제2외부도체패턴 각각을 상기 내부도체패턴과 연결하도록 상기 제1 및 제2 절연층을 각각 관통하여 상기 내부도체패턴과 각각 접하며, 상기 제1 및 제2외부도체패턴 각각과 연결되는 일단으로부터 상기 내부도체패턴과 연결되는 타단으로 갈수록 직경이 감소하는 제1 및 제2비아; 를 포함하는,
전자부품 내장 인쇄회로기판.
제1항에 있어서,
상기 내부도체패턴의 일면은 상기 제1 절연층의 일면보다 하부에 배치되는, 전자부품 내장 인쇄회로기판.
제1항에 있어서,
상기 수용홈의 저면과 상기 전자부품 사이에 개재되는 접착층;
을 더 포함하는, 전자부품 내장 인쇄회로기판.
제1항에 있어서,
상기 전자부품은, 캐패시터인 전자부품 내장 인쇄회로기판.
제1항에 있어서,
상기 제2 절연층은 상기 수용홈의 내벽과 상기 전자부품 사이를 충전하는, 전자부품 내장 인쇄회로기판.
제1항에 있어서,
상기 제1 및 제2외부도체패턴은 각각 상기 제1 및 제2 절연층으로부터 돌출 형성되는, 전자부품 내장 인쇄회로기판.
제1항에 있어서,
상기 제1 및 제2외부도체패턴 각각을 상기 전자부품과 연결하도록 상기 제1 및 제2 절연층에 각각 형성되는 제3 및 제4 비아; 를 더 포함하는, 전자부품 내장 인쇄회로기판.
제1항에 있어서,
상기 내부도체패턴은 구리로 형성된 단일층 구조인, 전자부품 내장 인쇄회로기판.
제1항에 있어서,
상기 제1 절연층과 상기 제2 절연층 사이에 개재되는 중간절연층; 및
상기 중간절연층과 접촉하는 상기 제2 절연층의 일면에 형성되는 대응홈;
을 더 포함하고,
상기 전자부품은 상기 수용홈 및 상기 대응홈에 수용되고,
상기 중간절연층은 상기 수용홈 및 상기 대응홈 각각의 내벽과 상기 전자부품 사이를 충전하는, 전자부품 내장 인쇄회로기판.