JP6173781B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP6173781B2
JP6173781B2 JP2013121871A JP2013121871A JP6173781B2 JP 6173781 B2 JP6173781 B2 JP 6173781B2 JP 2013121871 A JP2013121871 A JP 2013121871A JP 2013121871 A JP2013121871 A JP 2013121871A JP 6173781 B2 JP6173781 B2 JP 6173781B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
layer
adhesive
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013121871A
Other languages
English (en)
Other versions
JP2014239186A (ja
JP2014239186A5 (ja
Inventor
孝之 極並
孝之 極並
淳史 佐藤
淳史 佐藤
深瀬　克哉
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013121871A priority Critical patent/JP6173781B2/ja
Priority to US14/291,367 priority patent/US9232657B2/en
Publication of JP2014239186A publication Critical patent/JP2014239186A/ja
Publication of JP2014239186A5 publication Critical patent/JP2014239186A5/ja
Application granted granted Critical
Publication of JP6173781B2 publication Critical patent/JP6173781B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、配線基板及び配線基板の製造方法に関するものである。
従来、半導体チップなどの電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。配線基板は、コア基板の表面側及び裏面側に形成されたビルドアップ層を有している。コア基板には、開口部が形成され、その開口部内に電子部品が配置されている。開口部は、樹脂等の絶縁材により充填されている。電子部品は、ビルドアップ層に形成されたビアを介して、ビルドアップ層内の配線と電気的に接続されている。
このような配線基板の製造方法としては、以下のような方法が知られている。まず、図１５（ａ）に示すように、コア基板９０に開口部９０Ｘを形成し、コア基板９０の片面（ここでは、下面９０Ａ）に、開口部９０Ｘを塞ぐように仮止めのためのテープ９１を貼付し、開口部９０Ｘ内のテープ９１上に電子部品９２を配置する。続いて、図１５（ｂ）に示すように、例えば真空ラミネートや真空ホットプレス等により、開口部９０Ｘ内を充填するとともにコア基板９０の上面９０Ｂ側を被覆する絶縁層９３を形成する。次いで、図１５（ｃ）に示すように、図１５（ｂ）に示したテープ９１を剥離する。次に、図１５（ｄ）に示すように、テープ９１が貼付されていたコア基板９０の下面９０Ａに絶縁層９４を積層し、例えばレーザ加工により絶縁層９４にビアホールＶＨ１１を形成し、絶縁層９３にビアホールＶＨ１２を形成する。続いて、例えばセミアディティブ法により配線層９５，９６を形成する。その後、絶縁層９４，９３上に所要数の絶縁層と配線層を積層する。
特開２０１１−２１６７４０号公報
ところが、電子部品９２が収容される空間、つまり開口部９０Ｘの側面とテープ９１の上面とによって形成された空間の容積が大きくなると、絶縁層９３により開口部９０Ｘ内を十分に充填できずに、開口部９０Ｘの上部に形成された絶縁層９３に窪みが形成される場合がある。すると、その絶縁層９３上に配線層９６を形成する際に支障が生じる。
本発明の一観点によれば、第１面と前記第１面とは反対側の第２面との間を貫通する開口部を有するコア部と、前記コア部の第１面に形成された第１配線層と、前記コア部の第２面に形成された第２配線層と、前記開口部内に配置された電子部品と、前記電子部品の側面の一部を被覆するように前記開口部内を充填するとともに、前記コア部の第２面と、前記第２配線層の前記コア部の第２面と接する面とは反対側の面の一部とを被覆する第１絶縁層と、前記コア部の第２面上に積層された前記第１絶縁層を被覆する第２絶縁層と、前記コア部の第１面と前記第１配線層の一部を被覆するとともに、前記コア部の第１面より前記第２面とは反対側の第１方向に向かって突出され前記第１絶縁層から露出された前記電子部品を被覆する第３絶縁層と、前記第３絶縁層上に形成され、前記第３絶縁層を貫通する第１ビア配線を介して前記電子部品と電気的に接続される第３配線層と、前記第２絶縁層上に形成され、前記第２絶縁層と前記第１絶縁層とを貫通する第２ビア配線を介して前記第２配線層に接続される第４配線層とを有し、前記第１配線層上に形成された前記第３絶縁層の厚さと、前記第２配線層上に形成された前記第１絶縁層及び前記第２絶縁層の厚さとが等しくなるように設定されている。
本発明の一観点によれば、開口部を充填する絶縁層上に微細配線を好適に形成することができるという効果を奏する。
第１実施形態の半導体装置を示す概略断面図（図２における１−１概略断面図）。 第１実施形態の半導体装置の一部を示す概略平面図。 （ａ）〜（ｅ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｃ）〜（ｅ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、第１実施形態の配線基板の製造方法を示す概略平面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、第１実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｅ）は、第２実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、第２実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、第２実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｅ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）は、変形例の配線基板の製造方法を示す概略断面図、（ｂ）は、変形例の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、従来の配線基板の製造方法を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図５に従って第１実施形態について説明する。
まず、図１及び図２に従って半導体装置１０の構造について説明する。
図１に示すように、半導体装置１０は、配線基板２０と、配線基板２０に実装された半導体チップ１１と、配線基板２０と半導体チップ１１との隙間に形成されたアンダーフィル樹脂１５とを有している。
配線基板２０は、コア部２１と、当該配線基板２０に内蔵されたチップキャパシタ４０と、コア部２１の片面（ここでは、下面）を被覆する絶縁層４５と、コア部２１の第１面３５Ａ側に形成された配線構造２２と、絶縁層４５の第２面４５Ｂ側に形成された配線構造２３と、ソルダレジスト層２４，２５とを有している。
コア部２１は、例えば多層プリント配線板である。このコア部２１は、コア基板３１と、内層の配線層３２，３３と、絶縁層３５，３６と、コア部２１の外面に形成された配線層３７，３８と、貫通電極３９とを有している。このように、コア部２１は、コア部２１の内層の配線層３２，３３と、コア部２１の外面の配線層３７，３８とを合わせた４層の配線層を含む多層基板である。なお、コア部２１の厚さ（絶縁層３５の第１面３５Ａ（ここでは、上面）から絶縁層３６の第２面３６Ｂ（ここでは、下面）までの厚さ）は、例えば３００〜８００μｍ程度とすることができる。
コア基板３１は、例えば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。補強材としてはガラスクロスに限らず、例えばガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。また、熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。
コア基板３１の第１面（ここでは、上面）には配線層３２が形成され、コア基板３１の第２面（ここでは、下面）には配線層３３が形成されている。これら配線層３２，３３は、例えば電源配線やグランド配線を含む。また、コア基板３１の第１面には配線層３２を被覆する絶縁層３５が積層され、コア基板３１の第２面には配線層３３を被覆する絶縁層３６が積層されている。なお、配線層３２，３３の材料としては、例えば銅や銅合金を用いることができる。絶縁層３５，３６の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
コア部２１（コア基板３１及び絶縁層３５，３６）には、所要の箇所（図１では、２箇所）に貫通孔２１Ｘが形成されている。貫通孔２１Ｘは、コア基板３１及び絶縁層３５，３６を厚さ方向に貫通するように形成されている。この貫通孔２１Ｘ内には、コア基板３１及び絶縁層３５，３６を厚さ方向に貫通する貫通電極３９が形成されている。貫通電極３９は、貫通孔２１Ｘ内に充填されている。貫通電極３９及び貫通孔２１Ｘは、例えば平面視略円形状に形成されている。それら貫通電極３９及び貫通孔２１Ｘの直径は、例えば５０〜１００μｍ程度とすることができる。貫通電極３９の材料としては、例えば銅や銅合金を用いることができる。
絶縁層３５の第１面３５Ａ（コア部２１の第１面３５Ａ）には配線層３７が形成され、絶縁層３６の第２面３６Ｂ（コア部２１の第２面３６Ｂ）には配線層３８が形成されている。これら配線層３７，３８は上記貫通電極３９を介して相互に電気的に接続されている。
図２に示すように、配線層３７，３８は、例えば平面視略円形状に形成されている。それら配線層３７，３８の直径は、例えば１００〜１５０μｍ程度とすることができる。また、配線層３７，３８の厚さは、例えば１０〜２０μｍ程度とすることができる。配線層３７，３８の材料としては、例えば銅や銅合金を用いることができる。なお、図２は、コア部２１、チップキャパシタ４０及び絶縁層４５を図１の下方から見た概略平面図である。
図１に示すように、コア部２１（コア基板３１及び絶縁層３５，３６）には、所要の箇所（ここでは、１箇所）に開口部２１Ｙが形成されている。この開口部２１Ｙは、コア部２１の第１面３５Ａと第２面３６Ｂとの間を貫通するように形成されている。すなわち、開口部２１Ｙは、コア部２１（コア基板３１及び絶縁層３５，３６）を厚さ方向に貫通するように形成されている。
図２に示すように、開口部２１Ｙは、コア部２１の平面視中央部、具体的にはチップキャパシタ４０と平面視で重なる位置に形成されている。この開口部２１Ｙの平面形状は、チップキャパシタ４０の平面形状と同様に矩形状に形成されている。さらに、開口部２１Ｙの平面形状は、チップキャパシタ４０の平面形状よりも大きく形成されている。このため、チップキャパシタ４０は、開口部２１Ｙの外周縁よりも内側の領域に設けられている。この開口部２１Ｙの大きさは、例えば平面視で５ｍｍ×５ｍｍ〜１５ｍｍ×１５ｍｍ程度とすることができる。
図１に示すように、チップキャパシタ４０は、その一部が上記開口部２１Ｙ内に配置され、残りの部分が上記配線構造２２内に配置されている。チップキャパシタ４０は、直方体状のキャパシタ本体４１と、そのキャパシタ本体４１の長手方向の両端に形成された２つの接続端子４２を有している。接続端子４２は、キャパシタ本体の長手方向端面を含む側面及び上下面の一部を被覆するように形成されている。
ここで、チップキャパシタ４０の厚さは、例えば２００〜５００μｍ程度とすることができる。キャパシタ本体４１は、例えば、主としてセラミックと銅等の電極により形成されている。また、接続端子４２の材料としては、例えば銅や銅合金を用いることができる。
チップキャパシタ４０は、その一部が上記開口部２１Ｙよりも上方に突出するように配置されている。具体的には、チップキャパシタ４０は、その一部が絶縁層３５の第１面３５Ａ（コア部２１の第１面３５Ａ）から第２面３６Ｂとは反対側の方向（ここでは、上方）に突出するように配置されている。より具体的には、チップキャパシタ４０は、キャパシタ本体４１の一部、及びその一部のキャパシタ本体４１の一部を被覆する接続端子４２が開口部２１Ｙよりも上方に突出されるように配置されている。このため、接続端子４２の第１面４２Ａ（ここでは、上面）全面、及び接続端子４２の側面の一部が開口部２１Ｙよりも上方に突出されている。さらに、本例のチップキャパシタ４０は、上記配線層３７の第１面３７Ａ（ここでは、上面）よりも上方に突出するように配置されている。具体的には、チップキャパシタ４０は、接続端子４２の第１面４２Ａが配線層３７の第１面３７Ａよりも上方に位置するように配置されている。
また、絶縁層３５の第１面３５Ａよりも上方に突出されたチップキャパシタ４０の表面（ここでは、上面及び側面）は粗化面である。具体的には、絶縁層４５から露出されたチップキャパシタ４０の表面（ここでは、上面及び側面）は、開口部２１Ｙ内に配置されたチップキャパシタ４０の表面（ここでは、下面及び側面）よりも表面粗度が高くなっている。
開口部２１Ｙ内は、絶縁層４５により充填されている。絶縁層４５は、開口部２１Ｙ内に配置されたチップキャパシタ４０を覆うように充填されている。具体的には、絶縁層４５は、キャパシタ本体４１の第２面（ここでは、下面）と、接続端子４２の第２面４２Ｂ（ここでは、下面）と、接続端子４２の側面の一部とを被覆するように形成されている。この絶縁層４５は、絶縁層３６の第２面３６Ｂ全面及び配線層３８の一部を被覆するように形成されている。絶縁層４５の第１面４５Ａ（ここでは、上面）は、絶縁層３５の第１面３５Ａと略面一になるように形成されている。絶縁層４５の材料としては、例えば配線構造２２内の層間絶縁層５１等よりも充填性の高い絶縁性樹脂を用いることができる。例えば、絶縁層４５の材料としては、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。なお、配線層３８の第２面３８Ｂ（ここでは、下面）から絶縁層４５の第２面４５Ｂ（ここでは、下面）までの厚さは、例えば１０〜１５μｍ程度とすることができる。
上記絶縁層３５の第１面３５Ａには、配線構造２２が積層されている。この配線構造２２は、配線層と層間絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁されるような膜厚とすることができる。本例の配線構造２２は、層間絶縁層５１と、配線層５２と、層間絶縁層５３と、配線層５４と、層間絶縁層５５と、配線層５６とが交互に積層された構造を有している。
層間絶縁層５１は、絶縁層３５上及び絶縁層４５上に形成されている。層間絶縁層５１は、絶縁層４５及び前記開口部２１Ｙから突出されたチップキャパシタ４０を被覆するように形成されている。これにより、チップキャパシタ４０の長手方向端面を含む側面は、その一部が層間絶縁層５１によって被覆されるとともに、残りの部分が絶縁層４５によって被覆されている。層間絶縁層５１の材料としては、例えば上記絶縁層４５よりも絶縁性の高い絶縁性樹脂を用いることができる。例えば、層間絶縁層５１の材料としては、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。なお、配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａ（ここでは、上面）までの厚さは、例えば１５〜３５μｍ程度とすることができる。
層間絶縁層５１には、該層間絶縁層５１を貫通して配線層３７の第１面３７Ａ又は接続端子４２の第１面４２Ａを露出するビアホールＶＨ１が形成されている。
配線層５２は、層間絶縁層５１上に積層されている。配線層５２は、ビアホールＶＨ１内に充填されたビア配線５７を介して配線層３７又は接続端子４２と電気的に接続されている。すなわち、配線層５２は、層間絶縁層５１を貫通するビア配線５７を介して配線層３７又は接続端子４２と電気的に接続されている。
同様に、層間絶縁層５３は、配線層５２を被覆するように層間絶縁層５１上に形成されている。配線層５４は、層間絶縁層５３上に形成され、その層間絶縁層５３を貫通するビア配線５８を介して配線層５２と電気的に接続されている。最外層の層間絶縁層５５は、配線層５４を被覆するように層間絶縁層５３上に形成されている。最外層の配線層５６は、層間絶縁層５５上に形成され、層間絶縁層５５を貫通するビア配線５９を介して配線層５４と電気的に接続されている。
ここで、ビア配線５７，５８，５９は、図１において下側（コア部２１側）から上側（配線層５６側）に向かうに連れて径が大きくなるテーパ状に形成されている。また、ビア配線５７，５８，５９の平面形状は例えば円形であり、それらの直径は例えば５０〜７５μｍ程度とすることができる。配線層５２，５４，５６の厚さは、例えば１５〜３５μｍ程度とすることができる。配線層５２の第１面（ここでは、上面）から層間絶縁層５３の第１面（ここでは、上面）までの厚さ、及び配線層５４の第１面（ここでは、上面）から層間絶縁層５５の第１面（ここでは、上面）までの厚さは、例えば１５〜３５μｍ程度とすることができる。なお、配線層５２，５４，５６及びビア配線５７，５８，５９の材料としては、例えば銅や銅合金を用いることができる。層間絶縁層５３，５５の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
最外層（ここでは、最上層）の層間絶縁層５５の第１面（ここでは、上面）には、ソルダレジスト層２４が積層されている。ソルダレジスト層２４の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層２４には、最上層の配線層５６の一部をパッドＰ１として露出させるための開口部２４Ｘが形成されている。このパッドＰ１には、上記半導体チップ１１のバンプ１２がフリップチップ接続されている。すなわち、パッドＰ１が形成されている側の面がチップ搭載面になっている。
なお、必要に応じて、開口部２４Ｘから露出する配線層５６上にＯＳＰ（Organic Solderability Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に上記半導体チップ１１を接続するようにしてもよい。また、開口部２４Ｘから露出する配線層５６上に金属層を形成し、その金属層に半導体チップ１１を接続するようにしてもよい。金属層の例としては、金（Ａｕ）層や、ニッケル（Ｎｉ）層／Ａｕ層（配線層５６上にＮｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（配線層５６上にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。
一方、上記絶縁層４５の第２面４５Ｂには、配線構造２３が積層されている。この配線構造２３は、配線層と層間絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁されるような膜厚とすることができる。本例の配線構造２３は、層間絶縁層６１と、配線層６２と、層間絶縁層６３と、配線層６４と、層間絶縁層６５と、配線層６６とが交互に積層された構造を有している。
層間絶縁層６１は、絶縁層４５の第２面４５Ｂに形成されている。層間絶縁層６１の材料としては、例えば絶縁層４５よりも絶縁性の高い絶縁性樹脂を用いることができる。例えば、層間絶縁層６１の材料としては、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。ここで、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さは、上述した配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａまでの厚さと同じになるように設定されている。すなわち、配線層３８上に形成された絶縁層４５及び層間絶縁層６１の厚さは、配線層３７上に形成された層間絶縁層５１の厚さと同じになるように設定されている。例えば、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さは１５〜３５μｍ程度に設定されている。なお、絶縁層４５の第２面４５Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さは、例えば１０〜２０μｍ程度とすることができる。
層間絶縁層６１及び絶縁層４５には、それら層間絶縁層６１及び絶縁層４５を厚さ方向に貫通して配線層３８の第２面３８Ｂを露出するビアホールＶＨ２が形成されている。
配線層６２は、層間絶縁層６１の第２面６１Ｂに積層されている。配線層６２は、ビアホールＶＨ２内に充填されたビア配線６７を介して配線層３８と電気的に接続されている。すなわち、配線層６２は、層間絶縁層６１及び絶縁層４５を貫通するビア配線６７を介して配線層３８と電気的に接続されている。
同様に、層間絶縁層６３は、配線層６２を被覆するように層間絶縁層６１の第２面６１Ｂ上に形成されている。配線層６４は、層間絶縁層６３の第２面（ここでは、下面）に形成され、その層間絶縁層６３を貫通するビア配線６８を介して配線層６２と電気的に接続されている。最外層の層間絶縁層６５は、配線層６４を被覆するように層間絶縁層６３の第２面に形成されている。最外層の配線層６６は、層間絶縁層６５の第２面（ここでは、下面）に形成され、層間絶縁層６５を貫通するビア配線６９を介して配線層６４と電気的に接続されている。
ここで、ビア配線６７，６８，６９は、図１において上側（コア部２１側）から下側（配線層６６側）に向かうに連れて径が大きくなるテーパ状に形成されている。また、ビア配線６７，６８，６９の平面形状は例えば円形であり、それらの直径は例えば５０〜７５μｍ程度とすることができる。配線層６２，６４，６６の厚さは、例えば１５〜３５μｍ程度とすることができる。配線層６２の第２面から層間絶縁層６３の第２面までの厚さ、及び配線層６４の第２面から層間絶縁層６５の第２面までの厚さは、例えば１５〜３５μｍ程度とすることができる。なお、配線層６２，６４，６６及びビア配線６７，６８，６９の材料としては、例えば銅や銅合金を用いることができる。層間絶縁層６３，６５の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。
最外層（ここでは、最下層）の層間絶縁層６５の第２面には、ソルダレジスト層２５が積層されている。ソルダレジスト層２５の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層２５には、最下層の配線層６６の第２面（ここでは、下面）の一部を外部接続用パッドＰ２として露出させるための開口部２５Ｘが形成されている。この外部接続用パッドＰ２には、当該半導体装置１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子１６が接続されている。なお、必要に応じて、上記開口部２５Ｘから露出する配線層６６上にＯＳＰ処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子１６を接続するようにしてもよい。また、開口部２５Ｘから露出する配線層６６上に金属層を形成し、その金属層に外部接続端子１６を接続するようにしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（配線層６６の第２面にＮｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（配線層６６の第２面にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部２５Ｘから露出する配線層６６（あるいは、配線層６６上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
半導体チップ１１は、以上説明した構造を有する配線基板２０にフリップチップ実装されている。すなわち、半導体チップ１１の回路形成面（図１では、下面）に配設されたバンプ１２を配線基板２０のパッドＰ１に接合することにより、半導体チップ１１は、バンプ１２を介して、配線基板２０の配線層５６と電気的に接続されている。
半導体チップ１１としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ１１としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。この半導体チップ１１の大きさは、例えば平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ１１の厚さは、例えば５０〜１００μｍ程度とすることができる。
また、上記バンプ１２としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂１５は、配線基板２０の第１面（ここでは、上面）と半導体チップ１１の第２面（ここでは、下面）との隙間を充填するように設けられている。アンダーフィル樹脂１５の材料としては、例えばエポキシ樹脂などの絶縁性樹脂を用いることができる。
次に、上記半導体装置１０の作用を説明する。
コア部２１の開口部２１Ｙを充填する絶縁層４５の第２面４５Ｂ上に層間絶縁層６１を積層し、その層間絶縁層６１上に、絶縁層４５及び層間絶縁層６１を貫通するビア配線６７を介して配線層３８と接続される配線層６２を積層するようにした。このため、仮に開口部２１Ｙの容積が大きくなり、絶縁層４５により開口部２１Ｙ内を十分に充填できずに、例えば絶縁層４５の第２面４５Ｂに窪みが形成される場合であっても、層間絶縁層６１によって絶縁層４５の窪みを埋めることができる。すなわち、層間絶縁層６１によって、絶縁層４５の第２面４５Ｂに形成された窪みを吸収することができる。これにより、層間絶縁層６１の第２面６１Ｂ、つまり配線層３８を被覆する絶縁層の外面を平坦に形成することができる。
チップキャパシタ４０の側面を、絶縁層４５と層間絶縁層５１とによって被覆するようにした。これにより、開口部２１Ｙを充填する絶縁層４５と、接続端子４２と配線層３７とを絶縁する層間絶縁層５１とを異なる特性を持つ材料によって形成することができる。このため、例えば絶縁層４５の材料として充填性の高い絶縁性樹脂を用い、層間絶縁層５１の材料として絶縁性の高い剛性のある絶縁性樹脂を用いることができる。したがって、開口部２１Ｙに対する絶縁層４５の充填性を高く維持しつつも、接続端子４２と配線層３７との絶縁性を層間絶縁層５１によって十分に確保することができる。
また、チップキャパシタ４０の接続端子４２の第１面４２Ａ及び側面の一部を絶縁層４５から露出させるように、コア部２１の第１面３５Ａよりも上方に突出させるようにした。また、絶縁層４５から露出されたチップキャパシタ４０の表面を粗化面とした。これにより、絶縁層４５から露出されたチップキャパシタ４０の表面が平滑面である場合、及び接続端子４２の第１面４２Ａのみが絶縁層４５から露出される場合に比べて、チップキャパシタ４０と層間絶縁層５１との接触面積が増大する。そのため、チップキャパシタ４０と層間絶縁層５１との密着性を向上させることができる。
さらに、接続端子４２の第１面４２Ａのみが絶縁層４５から露出される場合に比べて、接続端子４２の側面の一部が絶縁層４５から露出される分だけ、接続端子４２の露出面積が広くなる。これにより、層間絶縁層５１に形成されるビアホールＶＨ１の位置ずれに対する許容量を増加させることができるため、ビアホールＶＨ１の形成を容易に行うことができる。
次に、図３〜図５に従って上記配線基板２０の製造方法について説明する。
まず、図３（ａ）に示すように、開口部２１Ｙを有するコア部２１を準備する。コア部２１は、例えば以下のようにして製造することができる。すなわち、公知の技術を用いて、コア基板３１と、コア基板３１の第１面（ここでは、下面）及び第２面（ここでは、上面）にそれぞれ形成された配線層３２，３３及び絶縁層３５，３６と、絶縁層３５，３６の外面にそれぞれ形成された配線層３７，３８と、貫通電極３９とを有するプリント配線板を形成する。続いて、上記形成したプリント配線板に、チップキャパシタ４０（図１参照）の搭載位置に対応する位置を開口する開口部２１Ｙを形成することにより、コア部２１を製造する。なお、この開口部２１Ｙは、例えばルータ加工、金型を用いた金型加工、レーザ加工や機械ドリル加工等によって形成することができる。
また、図３（ａ）に示す工程では、フィルム状のテープ基材７１と、そのテープ基材７１の上面７１Ａに塗布された粘着剤７２とを有するテープ７０を準備する。ここで、テープ７０の材料としては、例えば耐熱性に優れた材料を用いることができる。また、テープ基材７１の材料としては、例えば作業性が良好な材料であることが好ましい。このようなテープ基材７１の材料としては、例えばポリイミド樹脂やポリエステル樹脂を用いることができる。また、粘着剤７２の材料としては、コア部２１の絶縁層３５及び後工程で形成される絶縁層４５（図１参照）から容易に剥離することができる材料であることが好ましい。このような粘着剤７２の材料としては、例えばアクリル系、シリコーン系やオレフィン系の粘着材料を用いることができる。なお、テープ基材７１の厚さは、例えば３０〜５０μｍ程度とすることができる。また、粘着剤７２の厚さは、例えば１５〜３５μｍ程度とすることができる。
また、図３（ａ）に示す工程では、コア部２１の第１面３５Ａ、つまり絶縁層３５の第１面３５Ａ側にテープ７０を配置する。このとき、テープ７０は、粘着剤７２がコア部２１と対向するように粘着剤７２を上側に向けた状態で配置される。
次に、図３（ｂ）に示す工程では、コア部２１の第１面３５Ａにテープ７０を貼着する。具体的には、テープ７０の粘着剤７２を絶縁層３５の第１面３５Ａに貼り付ける。例えば、絶縁層３５の第１面３５Ａにシート状のテープ７０を熱圧着によりラミネートする。このとき、絶縁層３５の第１面３５Ａに形成されている配線層３７は、粘着剤７２に埋め込まれる。但し、本例では、配線層３７の第１面３７Ａ（ここでは、下面）は、テープ基材７１の上面７１Ａには接触しない。すなわち、配線層３７は、その第１面３７Ａが粘着剤７２の厚さ方向の中途に位置するように粘着剤７２内に埋設される。
次いで、図３（ｃ）に示す工程では、例えばマウンタを用いて、コア部２１の開口部２１Ｙに露出されたテープ７０の粘着剤７２上にチップキャパシタ４０を搭載する。
続いて、図３（ｄ）に示す工程では、チップキャパシタ４０をテープ７０（粘着剤７２）に対して押圧し、粘着剤７２の中にチップキャパシタ４０の一部を埋設する。本工程では、チップキャパシタ４０の接続端子４２の第１面４２Ａ（ここでは、下面）がテープ基材７１の上面７１Ａに接触するまで、チップキャパシタ４０をテープ７０に対して押圧する。このため、接続端子４２の第１面４２Ａには粘着剤７２が接触されない。また、粘着剤７２に埋設されていない部分のチップキャパシタ４０は、開口部２１Ｙ内に配置される。
次に、図３（ｅ）に示す工程では、例えば真空ラミネート法や真空プレスにより、開口部２１Ｙを充填するとともに、絶縁層３６の第２面３６Ｂ及び配線層３８を被覆する絶縁層４５を形成する。この開口部２１Ｙに充填された絶縁層４５によって、開口部２１Ｙ内に配置されたチップキャパシタ４０が全体的に被覆される。このとき、開口部２１Ｙ内では、その開口部２１Ｙ内に絶縁層４５となる樹脂が充填されるため、その樹脂の流入圧力によってチップキャパシタ４０の位置ずれや傾きが生じやすくなる。但し、本例の場合には、チップキャパシタ４０の一部が粘着剤７２に埋設されているため、開口部２１Ｙ内に充填される樹脂の流入圧力によるチップキャパシタ４０の位置ずれ等の発生を抑制することができる。
次に、図４（ａ）に示す工程では、図３（ｄ）に示したテープ７０（テープ基材７１及び粘着剤７２）を剥離する。このとき、接続端子４２の第１面４２Ａにはテープ基材７１が接触されており、粘着剤７２が接触されていないため、テープ７０を剥離した後に接続端子４２の第１面４２Ａに粘着剤７２が残る、所謂糊残りが発生することを好適に抑制できる。本工程においてテープ７０が剥離されると、図４（ａ）に示すように、チップキャパシタ４０の接続端子４２がコア部２１の第１面３５Ａよりもコア部２１の第２面３６Ｂとは反対側の方向（ここでは、下方）に突出されて露出された状態となる。ここで、先の図３（ｄ）の工程において粘着剤７２の上面７２Ａと接する絶縁層３５の第１面３５Ａ及び絶縁層４５の第１面４５Ａ（ここでは、下面）は、粘着剤７２の上面７２Ａ（平坦面）に沿った形状に形成される。このため、絶縁層３５の第１面３５Ａ及び絶縁層４５の第１面４５Ａは平坦に形成され、それら第１面３５Ａと第１面４５Ａとが略面一になるように形成される。したがって、本工程により、コア部２１の第１面３５Ａよりも下方に突出したチップキャパシタ４０の側面は絶縁層４５から露出される。また、本工程により、図４（ｂ）に示すように、キャパシタ本体４１の第１面４１Ａ及び接続端子４２の第１面４２Ａは絶縁層４５から露出される。さらに、本例では、図４（ａ）に示すように、接続端子４２は、その第１面４２Ａが配線層３７の第１面３７Ａよりも下方に突出される（図中の破線参照）。
続いて、絶縁層３５，４５から露出された配線層３７及び接続端子４２に対して粗化処理を施す。この粗化処理は、例えば配線層３７及び接続端子４２の表面（ここでは、下面及び側面）の粗度が、表面粗さＲａ値で０．５〜２μｍ程度となるように行われる。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。本工程の処理により、配線層３７及び接続端子４２の表面に微細な凹凸が形成され、それら配線層３７及び接続端子４２の表面が粗面化される。この粗化処理は、図４（ｃ）に示す次工程で、配線層３７及び接続端子４２に対して層間絶縁層５１を密着させやすくするために行われる。上記粗化処理は、例えばエッチング処理、ＣＺ処理、黒化処理（酸化処理）やサンドブラスト処理によって行うことができる。なお、上記粗化処理により、上記テープ７０を剥離したときに配線層３７及び接続端子４２の表面（ここでは、下面及び側面）に残留した残留物についても除去することができる。
次に、図４（ｃ）に示す工程では、絶縁層３５の第１面３５Ａ全面、絶縁層４５の第１面４５Ａ全面、配線層３７の第１面３７Ａ及び側面、及び絶縁層４５から露出されたチップキャパシタ４０全面を被覆する層間絶縁層５１を形成する。そして同時に、絶縁層４５の第２面４５Ｂ（ここでは、上面）全面を被覆する層間絶縁層６１を形成する。層間絶縁層５１は、例えば絶縁層３５，４５の第１面３５Ａ，４５Ａに樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜２００℃程度の温度で熱処理して硬化させることにより形成することができる。同様に、層間絶縁層６１は、例えば絶縁層４５の第２面４５Ｂに樹脂フィルムをラミネートした後に、樹脂フィルムを押圧しながら１３０〜２００℃程度の温度で熱処理して硬化させることにより形成することができる。このとき、配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａ（ここでは、下面）までの厚さＴ１と、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂ（ここでは、上面）までの厚さＴ２とが略等しくなるように、層間絶縁層５１，６１の厚さが設定されている。例えば、配線層３８の第２面３８Ｂから絶縁層４５の第２面４５Ｂまでの厚さが１０μｍであり、配線層３７，３８の厚さが１０μｍである場合には、層間絶縁層５１の厚さが３５μｍに設定され、層間絶縁層６１の厚さが１５μｍに設定される。これにより、厚さＴ１及び厚さＴ２が共に２５μｍ程度となる。このように厚さＴ１，Ｔ２を同じ厚さにすることにより、後工程で複数層の配線層を形成する際のハンドリング性を向上させることができる。
また、本工程では、絶縁層４５上に更に別の絶縁層、つまり層間絶縁層６１を形成するようにしたため、配線層３８を被覆する絶縁層の外面を平坦に形成することができる。詳述すると、先の図３（ｅ）において、開口部２１Ｙとテープ７０（粘着剤７２）とによって形成された空間の容積が大きくなると、絶縁層４５により開口部２１Ｙ内を十分に充填できずに、開口部２１Ｙの上部に形成された絶縁層４５に窪みが形成される場合がある。本例では、このような窪みが形成された場合であっても、その絶縁層４５上に層間絶縁層６１を形成するようにしたため、その層間絶縁層６１によって上記窪みを埋めることができ、配線層３８を被覆する絶縁層の外面、つまり層間絶縁層６１の第２面６１Ｂを平坦に形成することができる。これにより、層間絶縁層６１上に微細な配線を好適に形成することができる。
次に、図４（ｄ）に示す工程では、配線層３７の第１面３７Ａの一部が露出されるように層間絶縁層５１の所定箇所にビアホールＶＨ１を形成するとともに、接続端子４２の第１面４２Ａの一部が露出されるように層間絶縁層５１の所定箇所にビアホールＶＨ１を形成する。また、配線層３８の第２面３８Ｂの一部が露出されるように層間絶縁層６１及び絶縁層４５の所定箇所に、それら層間絶縁層６１及び絶縁層４５を貫通するビアホールＶＨ２を形成する。これらビアホールＶＨ１，ＶＨ２は、例えばＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、絶縁層４５及び層間絶縁層５１，６１が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールＶＨ１，ＶＨ２を形成するようにしてもよい。
続いて、ビアホールＶＨ１，ＶＨ２をレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホールＶＨ１，ＶＨ２の底部に露出する配線層３７，３８及び接続端子４２の露出面に付着した樹脂スミアを除去する。
次いで、図４（ｅ）に示す工程では、ビアホールＶＨ１内にビア配線５７を形成するとともに、そのビア配線５７を介して配線層３７又は接続端子４２と電気的に接続される配線層５２を層間絶縁層５１の第１面５１Ａに積層する。また、ビアホールＶＨ２内にビア配線６７を形成し、そのビア配線６７を介して配線層３８と電気的に接続される配線層６２を層間絶縁層６１の第２面６１Ｂに積層する。これらビア配線５７，６７及び配線層５２，６２は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次に、図５（ａ）に示す工程では、図４（ｃ）〜図４（ｅ）に示した工程を繰り返すことにより、層間絶縁層５１の第１面５１Ａ上に層間絶縁層５３，５５と配線層５４，５６とを交互に積層し、層間絶縁層６１の第２面６１Ｂ上に層間絶縁層６３，６５と配線層６２，６４とを交互に積層する。
続いて、配線層５６の所要の箇所に画定されるパッドＰ１を露出させるための開口部２４Ｘを有するソルダレジスト層２４を層間絶縁層５５の第１面５５Ａ（ここでは、下面）に積層する。また、配線層６６の所要の箇所に画定される外部接続用パッドＰ２を露出させるための開口部２５Ｘを有するソルダレジスト層２５を層間絶縁層６５の第２面６５Ｂ（ここでは、上面）に積層する。これらソルダレジスト層２４，２５は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層２４の開口部２４Ｘから配線層５６の一部がパッドＰ１として露出され、ソルダレジスト層２５の開口部２５Ｘから配線層６６の一部が外部接続用パッドＰ２として露出される。なお、必要に応じて、パッドＰ１上及び外部接続用パッドＰ２上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば無電解めっき法により形成することができる。以上の製造工程により、図１に示した配線基板２０を製造することができる。
次に、図５（ｂ）に従って上記半導体装置１０の製造方法について説明する。なお、図５（ｂ）において、同図に示す構造体は図５（ａ）とは上下反転して描かれている。
図５（ｂ）に示す工程では、まず、上述のように製造された配線基板２０に半導体チップ１１を実装する。具体的には、配線基板２０のパッドＰ１上に、半導体チップ１１のバンプ１２をフリップチップ接合する。続いて、フリップチップ接合された配線基板２０と半導体チップ１１との間に、アンダーフィル樹脂１５を充填し、そのアンダーフィル樹脂１５を硬化する。そして、外部接続用パッドＰ２上に外部接続端子１６を形成する。例えば外部接続用パッドＰ２上に、適宜フラックスを塗布した後、外部接続端子１６（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
以上の製造工程により、図１に示した半導体装置１０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）コア部２１の開口部２１Ｙを充填する絶縁層４５の第２面４５Ｂ上に層間絶縁層６１を積層し、その層間絶縁層６１上に、絶縁層４５及び層間絶縁層６１を貫通するビア配線６７を介して配線層３８と接続される配線層６２を積層するようにした。これにより、層間絶縁層６１の第２面６１Ｂ、つまり配線層３８を被覆する絶縁層の外面を平坦に形成することができる。したがって、層間絶縁層６１の第２面６１Ｂ上に、微細な配線層６２を好適に形成することができる。
（２）チップキャパシタ４０の側面を、絶縁層４５と層間絶縁層５１とによって被覆するようにした。これにより、開口部２１Ｙを充填する絶縁層４５と、接続端子４２と配線層３７とを絶縁する層間絶縁層５１とを異なる特性を持つ材料によって形成することができる。このため、開口部２１Ｙに対する絶縁層４５の充填性を高く維持しつつも、接続端子４２と配線層３７との絶縁性を層間絶縁層５１によって十分に確保することができる。
（３）チップキャパシタ４０の接続端子４２の第１面４２Ａ及び側面の一部を絶縁層４５から露出させるように、コア部２１の第１面３５Ａよりも上方に突出させるようにした。また、絶縁層４５から露出されたチップキャパシタ４０の表面を粗化面とした。これにより、絶縁層４５から露出されたチップキャパシタ４０の表面が平滑面である場合、及び接続端子４２の第１面４２Ａのみが絶縁層４５から露出される場合に比べて、チップキャパシタ４０と層間絶縁層５１との接触面積が増大するため、チップキャパシタ４０と層間絶縁層５１との密着性を向上させることができる。
さらに、接続端子４２の第１面４２Ａのみが絶縁層４５から露出される場合に比べて、接続端子４２の側面の一部が絶縁層４５から露出される分だけ、接続端子４２の露出面積が広くなる。これにより、層間絶縁層５１に形成されるビアホールＶＨ１の位置ずれに対する許容量を増加させることができるため、ビアホールＶＨ１の形成を容易に行うことができる。
（４）配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａまでの厚さＴ１と、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さＴ２とを略同じ厚さに設定した。これにより、製造途中における構造体のハンドリング性を向上させることができる。
（５）テープ７０の粘着剤７２にチップキャパシタ４０の一部を埋設した後に、開口部２１Ｙ内を絶縁層４５で充填するようにした。これにより、開口部２１Ｙ内に充填される樹脂の流入圧力によるチップキャパシタ４０の位置ずれ等の発生を抑制することができる。したがって、チップキャパシタ４０とビア配線５７との接続信頼性を向上させることができる。
（６）ところで、図１５に示した従来の半導体装置の製造方法において、テープ９１の粘着力（接着強度）を強くすることにより、開口部９０Ｘに絶縁層９３を充填する際の電子部品９２の位置ずれ等を抑制することもできる。しかしながら、このような場合には、図１５（ｃ）に示すように、コア基板９０からテープ９１を剥離する際に、テープ９１を固定するための粘着剤９１Ａ等が電子部品９２の接続端子の下面に残ってしまう、所謂糊残りが発生する場合がある。このような糊残りが発生すると、図１５（ｄ）に示すように、電子部品９２と配線層９５との電気的接続に支障が生じる。
これに対し、本例では、チップキャパシタ４０の接続端子４２の第１面４２Ａをテープ基材７１の上面７１Ａに接触させるようにした。このため、テープ７０（テープ基材７１及び粘着剤７２）を剥離する際に、接続端子４２の第１面４２Ａにはテープ基材７１が接触されており、粘着剤７２が接触されていない。したがって、テープ７０を剥離した後に接続端子４２の第１面４２Ａに粘着剤７２が残る、所謂糊残りが発生することを好適に抑制することができる。このため、チップキャパシタ４０と配線層５２（ビア配線５７）との電気的接続を良好に行うことができる。
（７）ところで、図１５に示した従来の半導体装置の製造方法では、開口部９０Ｘを充填しコア基板９０の上面９０Ｂを被覆する絶縁層９３と、テープ９１を剥離した後のコア基板９０の下面９０Ａを被覆する絶縁層９４とでは熱履歴が異なる。すなわち、絶縁層９３は熱硬化等の熱履歴に２回晒されるのに対し、絶縁層９４は熱硬化等の熱履歴に１回晒される。このように絶縁層９３，９４で熱履歴が異なると、コア基板９０の上下において絶縁層９３，９４の表面状態が異なることになるため、それら絶縁層９３，９４上に配線層を形成する際の形成条件にばらつきが生じる。
これに対し、本例では、テープ７０を剥離した後に、コア部２１の第１面３５Ａ側の層間絶縁層５１と、コア部２１の第２面３６Ｂ側の層間絶縁層６１とを同時に形成するようにした。これにより、コア部２１の上下に形成された層間絶縁層５１，６１で熱履歴を等しくすることができる。このため、それら層間絶縁層５１，６１上に配線層５２，６２を形成する際の形成条件が均一化される。したがって、層間絶縁層５１，６１上に配線層５２，６２を好適に形成することができる。
（第２実施形態）
以下、図６及び図７に従って第２実施形態を説明する。先の図１〜図５に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
本実施形態の半導体装置１０の製造方法について説明する。
まず、図６（ａ）に示す工程では、図３（ａ）〜図３（ｅ）に示した工程と同様の工程を実施することにより、図６（ａ）に示した構造体を得る。ここで、テープ７０の粘着剤７２は、粘着性を有する絶縁層である。この粘着剤７２の材料としては、例えば図１に示した層間絶縁層５１と同じ材料を用いることができる。例えば、粘着剤７２の材料としては、エポキシ樹脂などの絶縁性樹脂を用いることができる。
続いて、例えば熱硬化処理により粘着剤７２を熱硬化し、絶縁層７３を形成する。このとき、絶縁層７３は、絶縁層４５から露出されたキャパシタ本体４１の第１面４１Ａ及び側面と、絶縁層４５から露出された接続端子４２の側面と、配線層３７の第１面３７Ａ及び側面と、絶縁層３５，４５の第１面３５Ａ，４５Ａを被覆する。
次に、図６（ｂ）に示す工程では、テープ基材７１を剥離する。すなわち、図６（ａ）に示した構造体からテープ基材７１のみを除去し、絶縁層７３（粘着剤７２）をコア部２１の絶縁層３５に接着させた状態を維持する。このため、絶縁層３５の第１面３５Ａと絶縁層４５の第１面４５Ａと配線層３７の第１面３７Ａ及び側面とが絶縁層７３によって被覆され、絶縁層４５から露出されたチップキャパシタ４０の側面とキャパシタ本体４１の第１面４１Ａとが絶縁層７３によって被覆された状態となる。その一方で、図６（ａ）において接続端子４２の第１面４２Ａにはテープ基材７１の上面７１Ａが接触されており、粘着剤７２が接触されていないため、テープ基材７１が剥離されると、接続端子４２の第１面４２Ａが露出される。
次いで、絶縁層７３から露出された接続端子４２の第１面４２Ａに対して粗化処理を施す。この粗化処理は、図６（ｃ）に示す次工程で、接続端子４２に対して層間絶縁層５１を密着させやすくするために行われる。なお、上記粗化処理により、上記テープ基材７１を剥離したときに接続端子４２の第１面４２Ａに残留した残留物についても除去することができる。
次に、図６（ｃ）に示す工程では、絶縁層７３の第１面７３Ａ（ここでは、下面）全面及び接続端子４２の第１面４２Ａ全面を被覆する層間絶縁層５１を形成するとともに、絶縁層４５の第２面４５Ｂ全面を被覆する層間絶縁層６１を形成する。このとき、配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａまでの厚さと、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さとが略等しくなるように、層間絶縁層５１，６１の厚さが設定されている。なお、本実施形態において、絶縁層７３と層間絶縁層５１とが第３絶縁層の一例である。
このように、本例では、粘着剤７２（絶縁層７３）を剥離せずに、その絶縁層７３をコア部２１に接着させた状態のまま、その絶縁層７３の第１面７３Ａに別の絶縁層、つまり層間絶縁層５１を積層するようにした。これにより、粘着剤７２を剥離する工程が省略されるため、糊残りの発生を未然に防止することができる。このため、粘着剤７２の粘着力を強くした場合であっても、糊残りが発生しない。したがって、粘着剤７２の接着強度を強くすることにより、開口部２１Ｙに絶縁層４５を充填する際におけるチップキャパシタ４０の位置ずれ等を好適に抑制することができる。
続いて、図６（ｄ）に示す工程では、例えばレーザ加工法により、配線層３７の第１面３７Ａの一部又は接続端子４２の第１面４２Ａの一部が露出されるように絶縁層７３及び層間絶縁層５１の所定箇所に、ビアホールＶＨ１を形成する。例えばレーザ加工法により、配線層３８の第２面３８Ｂの一部が露出されるように絶縁層４５及び層間絶縁層６１の所定箇所に、それら絶縁層４５及び層間絶縁層６１を貫通するビアホールＶＨ２を形成する。
次いで、図６（ｅ）に示す工程では、例えばセミアディティブ法により、ビアホールＶＨ１内にビア配線５７を形成するとともに、そのビア配線５７を介して配線層３７又は接続端子４２と電気的に接続される配線層５２を層間絶縁層５１の第１面５１Ａに積層する。また、例えばセミアディティブ法により、ビアホールＶＨ２内にビア配線６７を形成し、そのビア配線６７を介して配線層３８と電気的に接続される配線層６２を層間絶縁層６１の第２面６１Ｂに積層する。
次に、図７（ａ）に示す工程では、図６（ｃ）〜図６（ｅ）に示した工程を繰り返すことにより、層間絶縁層５１の第１面５１Ａ上に層間絶縁層５３，５５と配線層５４，５６とを交互に積層する。また、層間絶縁層６１の第２面６１Ｂ上に層間絶縁層６３，６５と配線層６４，６６とを交互に積層する。続いて、開口部２４Ｘを有するソルダレジスト層２４を層間絶縁層５５の第１面５５Ａに積層するとともに、開口部２５Ｘを有するソルダレジスト層２５を層間絶縁層６５の第２面６５Ｂに積層する。以上の製造工程により、本実施形態の配線基板２０を製造することができる。
次に、図７（ｂ）に示す工程では、上述のように製造された配線基板２０に半導体チップ１１をフリップチップ実装し、配線基板２０と半導体チップ１１との間にアンダーフィル樹脂１５を形成する。そして、外部接続用パッドＰ２上に外部接続端子１６を形成する。以上の製造工程により、本実施形態の半導体装置１０を製造することができる。
以上説明した実施形態によれば、第１実施形態の（１）〜（５）及び（７）の効果に加えて以下の効果を奏する。
（８）粘着剤７２（絶縁層７３）を剥離せずに、その絶縁層７３をコア部２１に接着させた状態のまま、その絶縁層７３の第１面７３Ａに別の絶縁層、つまり層間絶縁層５１を積層するようにした。これにより、粘着剤７２を剥離する工程が省略されるため、糊残りの発生を未然に防止することができる。このため、粘着剤７２の接着強度を強くした場合であっても、糊残りが発生しない。したがって、粘着剤７２の接着強度を強くすることにより、図６（ａ）に示した工程におけるチップキャパシタ４０の位置ずれ等を好適に抑制することができる。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態では、チップキャパシタ４０の接続端子４２の第１面４２Ａを、配線層３７の第１面３７Ａよりもコア部２１の第２面３６Ｂとは反対側の方向に突出させるようにした。これに限らず、例えば接続端子４２の第１面４２Ａと配線層３７の第１面３７Ａを同一平面上に形成するようにしてもよい。このような配線基板は、例えば以下のように形成することができる。
まず、図８（ａ）に示す工程では、図３（ａ）〜図３（ｃ）に示した工程と同様の工程を実施することにより、コア部２１の第１面３５Ａにテープ７０を貼着し、コア部２１の開口部２１Ｙに露出された粘着剤７２上にチップキャパシタ４０を搭載する。続いて、チップキャパシタ４０を粘着剤７２に対して押圧し、粘着剤７２の中にチップキャパシタ４０の一部を埋設する。本工程では、チップキャパシタ４０の接続端子４２の第１面４２Ａ（ここでは、下面）をテープ基材７１の上面７１Ａには接触させない。すなわち、チップキャパシタ４０は、その接続端子４２の第１面４２Ａが粘着剤７２の厚さ方向の中途に位置するように粘着剤７２内に埋設される。具体的には、チップキャパシタ４０は、その接続端子４２の第１面４２Ａが配線層３７の第１面３７Ａと同一平面上に配置されるように粘着剤７２内に埋設される。
次に、図８（ｂ）に示す工程では、図３（ｅ）に示した工程と同様に、例えば真空ラミネート法や真空プレスにより、開口部２１Ｙを充填するとともに、絶縁層３６の第２面３６Ｂ及び配線層３８を被覆する絶縁層４５を形成する。このとき、開口部２１Ｙ内では、その開口部２１Ｙ内に絶縁層４５となる樹脂が充填されるため、その樹脂の流入圧力によってチップキャパシタ４０の位置ずれや傾きが生じやすくなる。但し、本例の場合には、チップキャパシタ４０の一部が粘着剤７２に埋設されているため、開口部２１Ｙ内に充填される樹脂の流入圧力によるチップキャパシタ４０の位置ずれや傾きの発生を抑制することができる。
次に、図８（ｃ）に示す工程では、図８（ｂ）に示したテープ７０を剥離する。すると、接続端子４２がコア部２１の第１面３５Ａよりも下方に突出される。この接続端子４２は、その第１面４２Ａが配線層３７の第１面３７Ａと略同一平面上に形成される。なお、本工程において、上記第２実施形態と同様に、テープ基材７１及び粘着剤７２のうちのテープ基材７１のみを剥離するようにしてもよい。
続いて、絶縁層３５，４５から露出された配線層３７及び接続端子４２に対して粗化処理を施す。
次に、図８（ｄ）に示す工程では、図４（ｃ）に示した工程と同様に、絶縁層３５，４５の第１面３５Ａ，４５Ａ上に、それら絶縁層３５，４５から露出された配線層３７及びチップキャパシタ４０を被覆する層間絶縁層５１を形成する。そして同時に、絶縁層４５の第２面４５Ｂを被覆する層間絶縁層６１を形成する。続いて、図４（ｄ）及び図４（ｅ）に示した工程と同様に、層間絶縁層５１を厚さ方向に貫通するビア配線５７を介して、配線層３７又は接続端子４２と接続される配線層５２を形成する。そして同時に、絶縁層４５及び層間絶縁層６１を厚さ方向に貫通するビア配線６７を介して、配線層３８と接続される配線層６２を形成する。
その後、図５（ａ）及び図５（ｂ）に示した工程と同様の工程を実施することにより、本変形例の配線基板及び半導体装置を製造することができる。
・上記各実施形態及び上記変形例では、コア部２１の第１面３５Ａにテープ７０を貼着する際に、配線層３７の第１面３７Ａをテープ基材７１の上面７１Ａに接触させないようにした。
これに限らず、図９（ａ）に示すように、配線層３７の第１面３７Ａをテープ基材７１の上面７１Ａに接触させるように、コア部２１の第１面３５Ａにテープ７０を貼着するようにしてもよい。なお、本例では、接続端子４２の第１面４２Ａもテープ基材７１の上面７１Ａに接触している。このため、配線層３７の第１面３７Ａ及び接続端子４２の第１面４２Ａには粘着剤７２が接触されない。また、接続端子４２の第１面４２Ａと配線層３７の第１面３７Ａは同一平面上に形成されている。以下に、その後の工程についても簡単に説明する。
次に、図９（ｂ）に示す工程では、図３（ｅ）に示した工程と同様に、例えば真空ラミネート法や真空プレスにより、開口部２１Ｙを充填するとともに、絶縁層３６の第２面３６Ｂ及び配線層３８を被覆する絶縁層４５を形成する。続いて、図９（ｃ）に示す工程では、図９（ｂ）に示したテープ７０を剥離する。このとき、先の工程で配線層３７及び接続端子４２の第１面３７Ａ，４２Ａには粘着剤７２が接触されていなかったため、それら第１面３７Ａ，４２Ａに糊残りが発生することを抑制することができる。なお、本工程において、上記第２実施形態と同様に、テープ基材７１及び粘着剤７２のうちのテープ基材７１のみを剥離するようにしてもよい。
続いて、絶縁層３５，４５から露出された配線層３７及び接続端子４２に対して粗化処理を施す。
次に、図９（ｄ）に示す工程では、図４（ｃ）に示した工程と同様に、絶縁層３５，４５の第１面３５Ａ，４５Ａ上に、それら絶縁層３５，４５から露出された配線層３７及びチップキャパシタ４０を被覆する層間絶縁層５１を形成する。そして同時に、絶縁層４５の第２面４５Ｂを被覆する層間絶縁層６１を形成する。続いて、図４（ｄ）及び図４（ｅ）に示した工程と同様に、層間絶縁層５１を厚さ方向に貫通するビア配線５７を介して、配線層３７又は接続端子４２と接続される配線層５２を形成する。そして同時に、絶縁層４５及び層間絶縁層６１を厚さ方向に貫通するビア配線６７を介して、配線層３８と接続される配線層６２を形成する。
その後、図５（ａ）及び図５（ｂ）に示した工程と同様の工程を実施することにより、本変形例の配線基板及び半導体装置を製造することができる。
・上記各実施形態及び上記各変形例では、テープ７０を絶縁層３５の第１面３５Ａに貼着し、配線層３７を粘着剤７２に埋設するようにした。
これに限らず、図１０（ａ）に示すように、配線層３７の第１面３７Ａに粘着剤７２を貼着するようにしてもよい。この場合には、粘着剤７２は、配線層３７の第１面３７Ａのみに接触され、コア部２１の第１面３５Ａ（つまり、絶縁層３５の第１面３５Ａ）には接触されない。このため、絶縁層３５と粘着剤７２との間には隙間（空間）が形成される。なお、本例では、チップキャパシタ４０は、接続端子４２の第１面４２Ａがテープ基材７１の上面７１Ａに接触するまで粘着剤７２に埋設されている。
次に、図１０（ｂ）に示す工程では、図３（ｅ）に示した工程と同様に、例えば真空ラミネート法や真空プレスにより、開口部２１Ｙを充填するとともに、絶縁層３６の第２面３６Ｂ及び配線層３８を被覆する絶縁層４５を形成する。このとき、上述したように絶縁層３５と粘着剤７２との間に隙間が形成されているため、その隙間の少なくとも一部にも絶縁層４５が形成される。すなわち、絶縁層３５の第１面３５Ａの少なくとも一部が絶縁層４５によって被覆される。本例では、配線層３７の側面と、その配線層３７よりも内側に形成された絶縁層３５の第１面３５Ａと、粘着剤７２の上面７２Ａとによって形成された空間に絶縁層４５が充填されている。
続いて、図１０（ｃ）に示す工程では、図１０（ｂ）に示したテープ７０を剥離する。すると、チップキャパシタ４０の一部が絶縁層４５の第１面４５Ａよりも下方に突出されて露出された状態となる。ここで、先の図１０（ｂ）の工程において粘着剤７２の上面７２Ａと接する配線層３７の第１面３７Ａ及び絶縁層４５の第１面４５Ａは、粘着剤７２の上面７２Ａ（平坦面）に沿った形状に形成される。このため、配線層３７の第１面３７Ａ及び絶縁層４５の第１面４５Ａは平坦に形成され、それら第１面３７Ａと第１面４５Ａとが略面一になるように形成される。なお、本工程において、上記第２実施形態と同様に、テープ基材７１及び粘着剤７２のうちのテープ基材７１のみを剥離するようにしてもよい。
続いて、絶縁層３５，４５から露出された配線層３７及び接続端子４２に対して粗化処理を施す。
次に、図１０（ｄ）に示す工程では、図４（ｃ）に示した工程と同様に、絶縁層３５の第１面３５Ａ上に、絶縁層４５の第１面４５Ａを被覆するとともに、絶縁層４５から露出された配線層３７及びチップキャパシタ４０を被覆する層間絶縁層５１を形成する。また、絶縁層４５の第２面４５Ｂを被覆する層間絶縁層６１を形成する。続いて、図４（ｄ）及び図４（ｅ）に示した工程と同様に、層間絶縁層５１を厚さ方向に貫通するビア配線５７を介して、配線層３７又は接続端子４２と接続される配線層５２を形成する。そして同時に、絶縁層４５及び層間絶縁層６１を厚さ方向に貫通するビア配線６７を介して、配線層３８と接続される配線層６２を形成する。
その後、図５（ａ）及び図５（ｂ）に示した工程と同様の工程を実施することにより、本変形例の半導体装置を製造することができる。
・上記各実施形態及び上記各変形例では、接続端子４２の第１面４２Ａ及び第２面４２Ｂの一方の第１面４２Ａ側のみにビア配線５７を形成するようにした。これに限らず、例えば接続端子４２の第１面４２Ａ及び第２面４２Ｂの両側にビア配線を形成するようにしてもよい。このような配線基板は、例えば以下のように形成することができる。
まず、図１１（ａ）に示す工程では、図３（ａ）〜図４（ｃ）に示した工程と同様の工程を実施することにより、図４（ｃ）に示した構造体と同様の構造体を得る。すなわち、絶縁層３５，４５の第１面３５Ａ，４５Ａとそれら絶縁層３５，４５から露出されたチップキャパシタ４０及び配線層３７とを被覆する層間絶縁層５１が形成され、絶縁層４５の第２面を被覆する層間絶縁層６１が形成された構造体を得る。
次に、図１１（ｂ）に示す工程では、例えばレーザ加工法により、配線層３７の第１面３７Ａの一部又は接続端子４２の第１面４２Ａの一部が露出されるように層間絶縁層５１の所要箇所にビアホールＶＨ１を形成する。また、例えばレーザ加工法により、配線層３８の第２面３８Ｂの一部が露出されるように絶縁層４５及び層間絶縁層６１の所定箇所にビアホールＶＨ２を形成する。さらに、例えばレーザ加工法により、接続端子４２の第２面４２Ｂの一部が露出されるように絶縁層４５（具体的には、開口部２１Ｙに充填された絶縁層４５）及び層間絶縁層６１の所定箇所に、それら絶縁層４５及び層間絶縁層６１を貫通するビアホールＶＨ３を形成する。
次いで、図１１（ｃ）に示す工程では、例えばセミアディティブ法により、ビアホールＶＨ１内にビア配線５７を形成するとともに、そのビア配線５７を介して配線層３７又は接続端子４２と電気的に接続される配線層５２を層間絶縁層５１の第１面５１Ａに形成する。また、例えばセミアディティブ法により、ビアホールＶＨ２内にビア配線６７を形成し、そのビア配線６７を介して配線層３８と電気的に接続される配線層６２を層間絶縁層６１の第２面６１Ｂに積層する。さらに、例えばセミアディティブ法により、ビアホールＶＨ３内にビア配線６７Ａを形成し、そのビア配線６７Ａを介して接続端子４２と電気的に接続される配線層６２を層間絶縁層６１の第２面６１Ｂに積層する。
その後、図５（ａ）及び図５（ｂ）に示した工程と同様の工程を実施することにより、本変形例の半導体装置を製造することができる。
・上記各実施形態及び上記各変形例における配線基板２０では、コア部２１の厚さよりも薄いチップキャパシタ４０を内蔵するようにした。これに限らず、例えばコア部２１の厚さよりも厚いチップキャパシタ４０を配線基板２０に内蔵するようにしてもよい。このような配線基板は、例えば以下のように形成することができる。
まず、図１２（ａ）に示す工程では、コア部８０を準備する。すなわち、公知の技術を用いて、コア基板８１と、そのコア基板８１を厚さ方向に貫通する貫通電極８２と、コア基板８１の第１面８１Ａに形成された配線層８３と、コア基板８１の第２面８１Ｂに形成され、貫通電極８２を介して配線層８３と接続される配線層８４とを有するコア部８０を形成する。続いて、コア部８０（コア基板８１）に、チップキャパシタ４０の搭載位置に対応する位置を開口する開口部８０Ｙを形成する。なお、この開口部８０Ｙは、例えばルータ加工、金型を用いた金型加工、レーザ加工や機械ドリル加工等によって形成することができる。
また、図１２（ａ）に示す工程では、コア部８０の第１面８１Ａ、つまりコア基板８１の第１面８１Ａ側にテープ７０を配置する。このとき、テープ７０は、粘着剤７２がコア基板８１と対向するように粘着剤７２を上側に向けた状態で配置される。
次に、図１２（ｂ）に示す工程では、コア基板８１の第１面８１Ａにテープ７０を貼着する。例えば、コア基板８１の第１面８１Ａにシート状のテープ７０を熱圧着によりラミネートする。このとき、コア基板８１の第１面８１Ａに形成されている配線層８３は、粘着剤７２に埋め込まれる。なお、配線層８３の第１面８３Ａ（ここでは、下面）は、テープ基材７１に接触されない。
次いで、図１２（ｃ）に示す工程では、例えばマウンタを用いて、コア部８０の開口部８０Ｙに露出されたテープ７０の粘着剤７２上にチップキャパシタ４０を搭載する。
続いて、図１２（ｄ）に示す工程では、チップキャパシタ４０をテープ７０（粘着剤７２）に対して押圧し、粘着剤７２の中にチップキャパシタ４０の一部を埋設する。本工程では、接続端子４２の第１面４２Ａ（ここでは、下面）がテープ基材７１の上面７１Ａに接触するまで、チップキャパシタ４０をテープ７０に対して押圧する。このため、チップキャパシタ４０は、コア基板８１の第１面８１Ａよりも下方に突出し、さらに配線層８３の第１面８３Ａ（ここでは、下面）よりも下方に突出している。また、本例のチップキャパシタ４０は、第２面４２Ｂ（ここでは、上面）側の一部が開口部８０Ｙから上方に突出している。例えば、チップキャパシタ４０は、コア基板８１の第２面８１Ｂよりも上方に突出し、さらに配線層８４の第２面８４Ｂ（ここでは、上面）よりも上方に突出している。
次に、図１３（ａ）に示す工程では、例えば真空ラミネート法や真空プレスにより、開口部８０Ｙを充填するとともに、配線層８４と開口部８０Ｙから上方に突出されたチップキャパシタ４０とを被覆する絶縁層４５を形成する。この絶縁層４５によって、粘着剤７２から露出されたチップキャパシタ４０（つまり、開口部８０Ｙに配置されたチップキャパシタ４０と開口部８０Ｙから上方に突出されたチップキャパシタ４０）が全体的に被覆される。すなわち、粘着剤７２から露出されたチップキャパシタ４０は、絶縁層４５に埋設される。換言すると、コア基板８１の第２面８１Ｂよりも上方にチップキャパシタ４０の一部が突出する場合であっても、その突出したチップキャパシタ４０を絶縁層４５に埋設することができ、その突出した分の厚さを絶縁層４５によって吸収することができる。
次に、図１３（ｂ）に示す工程では、図１３（ａ）に示したテープ７０（テープ基材７１及び粘着剤７２）を剥離する。このとき、先の工程で接続端子４２の第１面４２Ａには粘着剤７２が接触されていなかったため、その第１面４２Ａに糊残りが発生することを抑制することができる。また、粘着剤７２の上面７２Ａに接触していたコア基板８１の第１面８１Ａ及び絶縁層４５の第１面４５Ａは平坦に形成され、それら第１面８１Ａと第１面４５Ａとが略面一になるように形成される。
続いて、コア基板８１及び絶縁層４５から露出された配線層８３及び接続端子４２に対して粗化処理を施す。
次に、図１３（ｃ）に示す工程では、コア基板８１の第１面８１Ａ全面、絶縁層４５の第１面４５Ａ全面、配線層８３の第１面８３Ａ及び側面、及び絶縁層４５から露出されたチップキャパシタ４０全面を被覆する層間絶縁層５１を形成する。また、絶縁層４５の第２面４５Ｂ全面を被覆する層間絶縁層６１を形成する。
続いて、図１３（ｄ）に示す工程では、例えばレーザ加工法により、配線層８３の第１面８３Ａの一部又は接続端子４２の第１面４２Ａの一部が露出されるように層間絶縁層５１の所定箇所にビアホールＶＨ１を形成する。また、例えばレーザ加工法により、配線層８４の第２面８４Ｂの一部が露出されるように絶縁層４５及び層間絶縁層６１の所定箇所に、それら絶縁層４５及び層間絶縁層６１を貫通するビアホールＶＨ２を形成する。さらに、例えばレーザ加工法により、接続端子４２の第２面４２Ｂの一部が露出されるように絶縁層４５及び層間絶縁層６１の所定箇所に、それら絶縁層４５及び層間絶縁層６１を貫通するビアホールＶＨ３を形成する。
次いで、図１３（ｅ）に示す工程では、例えばセミアディティブ法により、層間絶縁層５１を厚さ方向に貫通するビア配線５７を介して配線層８３又は接続端子４２と接続される配線層５２を形成する。また、例えばセミアディティブ法により、絶縁層４５及び層間絶縁層６１を厚さ方向に貫通するビア配線６７を介して配線層８４と接続される配線層６２と、絶縁層４５及び層間絶縁層６１を厚さ方向に貫通するビア配線６７Ａを介して接続端子４２と接続される配線層６２とを形成する。
次に、図１４（ａ）に示す工程では、図１３（ｃ）〜図１３（ｅ）に示した工程を繰り返すことにより、層間絶縁層５１の第１面５１Ａ上に層間絶縁層５３，５５と配線層５４，５６とを交互に積層し、層間絶縁層６１の第２面６１Ｂ上に層間絶縁層６３，６５と配線層６４，６６とを交互に積層する。続いて、開口部２４Ｘを有するソルダレジスト層２４を層間絶縁層５５の第１面５５Ａに積層するとともに、開口部２５Ｘを有するソルダレジスト層２５を層間絶縁層６５の第２面６５Ｂに積層する。以上の製造工程により、本実施形態の配線基板２０を製造することができる。
次に、図１４（ｂ）に示す工程では、上述のように製造された配線基板２０に半導体チップ１１をフリップチップ実装し、配線基板２０と半導体チップ１１との間にアンダーフィル樹脂１５を形成する。そして、外部接続用パッドＰ２上に外部接続端子１６を形成する。以上の製造工程により、本実施形態の半導体装置１０を製造することができる。
・上記各実施形態及び上記各変形例では、配線基板２０に、２つの接続端子４２を有するチップキャパシタ４０を内蔵するようにした。これに限らず、例えば３つ以上の接続端子４２を有するキャパシタなどの電子部品を配線基板２０に内蔵するようにしてもよい。
・上記各実施形態及び上記各変形例では、配線基板２０にチップキャパシタ４０を内蔵したが、チップ抵抗、インダクタ、半導体装置（ＬＳＩ）等の電子部品を内蔵するようにしてもよい。
・上記各実施形態及び上記各変形例の配線基板２０では、１つの電子部品（チップキャパシタ４０）を内蔵するようにした。これに限らず、例えば２つ以上の電子部品を内蔵する配線基板に具体化してもよい。また、１つの配線基板に内蔵する電子部品は１種類に限らず、複数種類の電子部品を内蔵するようにしてもよい。
・上記各実施形態及び上記各変形例のコア部２１において、最外層の配線層３７，３８よりも内層の構造については特に限定されない。同様に、コア部８０において、最外層の配線層８３，８４よりも内層の構造については特に限定されない。すなわち、コア部２１，８０は、少なくとも、最外層の配線層３７，３８（配線層８３，８４）が基板内部を通じて相互に電気的に接続された構造を有し、開口部２１Ｙ（開口部８０Ｙ）が形成された構造を有していれば十分であるため、最外層の配線層よりも内層の構造については特に限定されない。例えばコア基板３１，８１の構造及び材質は特に限定されない。また、コア部２１，８０の内層における配線層及び絶縁層の層数や配線の取り回しなどは様々に変形・変更することが可能である。あるいは、コア部２１を、コア基板３１を含まないコアレス基板としてもよい。
・上記各実施形態及び上記各変形例では、貫通孔２１Ｘを充填するように貫通電極３９を形成するようにした。これに限らず、例えば貫通電極３９をコンフォーマルビアとして形成してもよい。すなわち、貫通電極３９は、貫通孔２１Ｘの内壁面を被覆し、コア部２１の第１面３５Ａ及び第２面３６Ｂにそれぞれ形成された配線層３７，３８を電気的に接続する貫通電極であれば、その形状は特に限定されない。なお、貫通電極８２についても同様に変更することができる。
・上記各実施形態及び上記各変形例の配線構造２２における配線層５２，５４，５６及び層間絶縁層５１，５３，５５の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記各実施形態及び上記各変形例の配線構造２３における配線層６２，６４，６６及び層間絶縁層６１，６３，６５の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記各実施形態及び上記各変形例におけるコア部２１，８０の開口部２１Ｙ，８０Ｙを断面視略矩形状に形成するようにした。これに限らず、例えば開口部２１Ｙ，８０Ｙを、ビアホールＶＨ１等と同様に、断面視略台形状に形成するようにしてもよいし、開口部２１Ｙ，８０Ｙを断面視略鼓形状に形成するようにしてもよい。
・上記各実施形態及び上記各変形例では、単数個取り（一個取り）の製造方法に具体化したが、多数個取りの製造方法に具体化してもよい。
・上記各実施形態及び上記各変形例における半導体装置１０の配線基板２０に実装される半導体チップの数や、その半導体チップの実装の形態（例えば、フリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
１０ 半導体装置
２０ 配線基板
２１，８０ コア部
２１Ｙ，８０Ｙ 開口部
３５Ａ，８１Ａ 第１面
３６Ｂ，８１Ｂ 第２面
３７，８３ 配線層（第１配線層）
３８，８４ 配線層（第２配線層）
４０ チップキャパシタ（電子部品）
４１ キャパシタ本体
４２ 接続端子
４５ 絶縁層（第１絶縁層）
５１ 層間絶縁層（第３絶縁層、第５絶縁層）
５２ 配線層（第３配線層）
５７ ビア配線（第１ビア配線）
６１ 層間絶縁層（第２絶縁層）
６２ 配線層（第４配線層）
６７ ビア配線（第２ビア配線）
７０ テープ
７１ テープ基材
７２ 粘着剤
７３ 絶縁層（第４絶縁層）

Claims (9)

  1. 第１面と前記第１面とは反対側の第２面との間を貫通する開口部を有するコア部と、
    前記コア部の第１面に形成された第１配線層と、
    前記コア部の第２面に形成された第２配線層と、
    前記開口部内に配置された電子部品と、
    前記電子部品の側面の一部を被覆するように前記開口部内を充填するとともに、前記コア部の第２面と、前記第２配線層の前記コア部の第２面と接する面とは反対側の面の一部とを被覆する第１絶縁層と、
    前記コア部の第２面上に積層された前記第１絶縁層を被覆する第２絶縁層と、
    前記コア部の第１面と前記第１配線層の一部とを被覆するとともに、前記コア部の第１面より前記第２面とは反対側の第１方向に向かって突出され前記第１絶縁層から露出された前記電子部品を被覆する第３絶縁層と、
    前記第３絶縁層上に形成され、前記第３絶縁層を貫通する第１ビア配線を介して前記電子部品と電気的に接続される第３配線層と、
    前記第２絶縁層上に形成され、前記第２絶縁層と前記第１絶縁層とを貫通する第２ビア配線を介して前記第２配線層と電気的に接続される第４配線層と、を有し、
    前記第１配線層上に形成された前記第３絶縁層の厚さと、前記第２配線層上に形成された前記第１絶縁層及び前記第２絶縁層の厚さとが等しくなるように設定されていることを特徴とする配線基板。
  2. 前記第３絶縁層は、
    前記コア部の第１面を被覆し、前記第１絶縁層から露出された前記電子部品の少なくとも一部を被覆する第４絶縁層と、
    前記第４絶縁層を被覆する第５絶縁層と、
    を有することを特徴とする請求項１に記載の配線基板。
  3. 前記第４絶縁層は、前記第１絶縁層よりも前記コア部に対する粘着力が強いことを特徴とする請求項２に記載の配線基板。
  4. 前記第１絶縁層から露出された前記電子部品の表面の表面粗度は、前記第１絶縁層に被覆された前記電子部品の表面の表面粗度よりも高いことを特徴とする請求項１に記載の配線基板。
  5. 前記電子部品は、前記第１配線層よりも前記第１方向に向かって突出されていることを特徴とする請求項１〜４のいずれか１つに記載の配線基板。
  6. 第１面と前記第１面とは反対側の第２面とを有し、前記第１面に形成された第１配線層と前記第２面に形成された第２配線層とを有するコア部に、前記第１面と前記第２面との間を貫通する開口部を形成する工程と、
    前記開口部を覆う粘着剤とテープ基材とを含むテープを前記コア部の第１面に貼着する工程と、
    前記開口部に露出された前記テープの粘着剤に電子部品の一部を埋設する工程と、
    前記開口部内に配置された前記電子部品を被覆するように前記開口部を充填するとともに、前記コア部の第２面と、前記第２配線層の前記コア部の第２面と接する面とは反対側の面の一部とを被覆する第１絶縁層を形成する工程と、
    前記テープを剥離する工程と、
    前記コア部の第２面側に形成された前記第１絶縁層を被覆する第２絶縁層を形成するとともに、前記コア部の第１面と前記第１配線層の一部とを被覆するとともに、前記コア部の第１面より前記第２面とは反対側の第１方向に向かって突出され前記第１絶縁層から露出された前記電子部品を被覆する第３絶縁層を形成する工程と、
    前記第３絶縁層を貫通して前記電子部品の一部を露出する第１貫通孔を形成するとともに、前記第１絶縁層と前記第２絶縁層を貫通して前記第２配線層を露出する第２貫通孔を形成する工程と、
    前記第１貫通孔に第１ビア配線を形成し、前記第３絶縁層上に前記第１ビア配線を介して前記電子部品と電気的に接続される第３配線層を形成するとともに、前記第２貫通孔に第２ビア配線を形成し、前記第２絶縁層上に前記第２ビア配線を介して前記第２配線層と電気的に接続される第４配線層を形成する工程と、を有し、
    前記第１配線層上に形成された前記第３絶縁層の厚さと、前記第２配線層上に形成された前記第１絶縁層及び前記第２絶縁層の厚さとが等しくなるように設定されていることを特徴とする配線基板の製造方法。
  7. 第１面と前記第１面とは反対側の第２面とを有し、前記第１面に形成された第１配線層と前記第２面に形成された第２配線層とを有するコア部に、前記第１面と前記第２面との間を貫通する開口部を形成する工程と、
    前記開口部を覆う粘着剤とテープ基材とを含むテープを前記コア部の第１面に貼着する工程と、
    前記開口部に露出された前記テープの粘着剤に電子部品の一部を埋設する工程と、
    前記開口部内に配置された前記電子部品を被覆するように前記開口部を充填するとともに、前記コア部の第２面と、前記第２配線層の前記コア部の第２面と接する面とは反対側の面の一部を被覆する第１絶縁層を形成する工程と、
    前記テープのうち前記テープ基材のみを剥離し、前記コア部の第１面と前記第１配線層の一部とを被覆する前記粘着剤を前記コア部の第１面上に残す工程と、
    前記コア部の第２面側に形成された前記第１絶縁層を被覆する第２絶縁層を形成するとともに、前記粘着剤を被覆するとともに、前記粘着剤から露出された前記電子部品を被覆する第５絶縁層を形成する工程と、
    前記粘着剤及び前記第５絶縁層を貫通して前記電子部品の一部を露出する第１貫通孔を形成するとともに、前記第１絶縁層と前記第２絶縁層を貫通して前記第２配線層を露出する第２貫通孔を形成する工程と、
    前記第１貫通孔に第１ビア配線を形成し、前記第５絶縁層上に前記第１ビア配線を介して前記電子部品と電気的に接続される第３配線層を形成するとともに、前記第２貫通孔に第２ビア配線を形成し、前記第２絶縁層上に前記第２ビア配線を介して前記第２配線層と電気的に接続される第４配線層を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  8. 前記第１配線層上に形成された前記粘着剤及び前記第５絶縁層の厚さと、前記第２配線層上に形成された前記第１絶縁層及び前記第２絶縁層の厚さとが等しくなるように設定されていることを特徴とする請求項７に記載の配線基板の製造方法。
  9. 前記電子部品を前記粘着剤に埋設する工程では、
    前記電子部品の接続端子が前記テープ基材に接触するまで前記電子部品を前記粘着剤に埋設することを特徴とする請求項６〜８のいずれか１つに記載の配線基板の製造方法。
JP2013121871A 2013-06-10 2013-06-10 配線基板及び配線基板の製造方法 Active JP6173781B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013121871A JP6173781B2 (ja) 2013-06-10 2013-06-10 配線基板及び配線基板の製造方法
US14/291,367 US9232657B2 (en) 2013-06-10 2014-05-30 Wiring substrate and manufacturing method of wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121871A JP6173781B2 (ja) 2013-06-10 2013-06-10 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2014239186A JP2014239186A (ja) 2014-12-18
JP2014239186A5 JP2014239186A5 (ja) 2016-02-18
JP6173781B2 true JP6173781B2 (ja) 2017-08-02

Family

ID=52004499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013121871A Active JP6173781B2 (ja) 2013-06-10 2013-06-10 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9232657B2 (ja)
JP (1) JP6173781B2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293426B2 (en) 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
JP6393566B2 (ja) * 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102037264B1 (ko) * 2014-12-15 2019-10-29 삼성전기주식회사 기판 내장용 소자, 그 제조 방법 및 소자 내장 인쇄회로기판
JP6373219B2 (ja) * 2015-03-31 2018-08-15 太陽誘電株式会社 部品内蔵基板および半導体モジュール
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
JP6462480B2 (ja) * 2015-04-28 2019-01-30 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9984979B2 (en) * 2015-05-11 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package and method of manufacturing the same
US10199337B2 (en) * 2015-05-11 2019-02-05 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10276541B2 (en) 2015-06-30 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package structure and methods of forming same
US9748227B2 (en) * 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
KR20170043427A (ko) * 2015-10-13 2017-04-21 삼성전기주식회사 전자부품 패키지 및 그 제조방법
CN107295747B (zh) 2016-03-31 2021-03-12 奥特斯(中国)有限公司 器件载体及制造器件载体的方法
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US9870997B2 (en) * 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
KR101952862B1 (ko) * 2016-08-30 2019-02-27 삼성전기주식회사 팬-아웃 반도체 패키지
KR101982044B1 (ko) * 2016-08-31 2019-05-24 삼성전기주식회사 팬-아웃 반도체 패키지
KR101872619B1 (ko) * 2016-11-17 2018-06-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10600679B2 (en) 2016-11-17 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR101963282B1 (ko) * 2016-12-16 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101983186B1 (ko) 2016-12-16 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101983188B1 (ko) * 2016-12-22 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10510709B2 (en) * 2017-04-20 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
KR102425754B1 (ko) * 2017-05-24 2022-07-28 삼성전기주식회사 전자부품 내장 인쇄회로기판
US10497846B2 (en) * 2017-07-11 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
KR101942741B1 (ko) * 2017-10-20 2019-01-28 삼성전기 주식회사 반도체 패키지
US10515827B2 (en) * 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package with recessed interposer substrate
US10431549B2 (en) * 2018-01-10 2019-10-01 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11276618B2 (en) * 2018-04-30 2022-03-15 Intel Corporation Bi-layer prepreg for reduced dielectric thickness
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10869385B2 (en) * 2018-10-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, circuit board structure and method of fabricating the same
JP2020150146A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
JP7371882B2 (ja) * 2019-04-12 2023-10-31 株式会社ライジングテクノロジーズ 電子回路装置および電子回路装置の製造方法
US20200335443A1 (en) * 2019-04-17 2020-10-22 Intel Corporation Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
US11521958B2 (en) * 2019-11-05 2022-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package with conductive pillars and reinforcing and encapsulating layers
JP7010314B2 (ja) * 2020-02-03 2022-01-26 大日本印刷株式会社 貫通電極基板
TWI765238B (zh) * 2020-03-20 2022-05-21 點序科技股份有限公司 印刷電路板的設計方法
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
KR20220042632A (ko) * 2020-09-28 2022-04-05 삼성전기주식회사 인쇄회로기판
KR20220093507A (ko) * 2020-12-28 2022-07-05 삼성전기주식회사 패키지 내장기판
WO2024018674A1 (ja) * 2022-07-20 2024-01-25 株式会社村田製作所 基板の製造方法及び基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672169B2 (ja) * 1999-03-05 2005-07-13 日本特殊陶業株式会社 コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
US20100059876A1 (en) * 2008-09-05 2010-03-11 Shinko Electric Industries Co., Ltd. Electronic component package and method of manufacturing the same
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011210892A (ja) * 2010-03-29 2011-10-20 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
KR101204233B1 (ko) * 2010-12-22 2012-11-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2013080846A (ja) * 2011-10-04 2013-05-02 Ibiden Co Ltd 配線板及びその製造方法

Also Published As

Publication number Publication date
US20140360765A1 (en) 2014-12-11
US9232657B2 (en) 2016-01-05
JP2014239186A (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
JP6173781B2 (ja) 配線基板及び配線基板の製造方法
JP6752553B2 (ja) 配線基板
JP6158601B2 (ja) 配線基板及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6152254B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP5977051B2 (ja) 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9167692B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2017143096A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6343058B2 (ja) 配線基板及び配線基板の製造方法
JP3785661B2 (ja) 両面配線基板の製造方法および半導体装置の製造方法
JP5733378B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2006179952A (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170405

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170705

R150 Certificate of patent or registration of utility model

Ref document number: 6173781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150