JP6343058B2 - 配線基板及び配線基板の製造方法 - Google Patents

Description

本発明は、配線基板及び配線基板の製造方法に関するものである。

従来、半導体チップなどの電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。配線基板は、コア基板の表面側及び裏面側に形成されたビルドアップ層を有している。コア基板には、開口部が形成され、その開口部内に電子部品が配置されている。開口部は、樹脂等の絶縁材により充填されている。電子部品は、ビルドアップ層に形成されたビアを介して、ビルドアップ層内の配線と電気的に接続されている。

このような配線基板の製造方法としては、以下のような方法が知られている。まず、図１２（ａ）に示すように、コア基板９０に開口部９０Ｘを形成し、コア基板９０の片面（ここでは、下面９０Ａ）に、開口部９０Ｘを塞ぐように仮止めのためのテープ９１を貼付し、開口部９０Ｘ内のテープ９１上に電子部品９２を配置する。続いて、図１２（ｂ）に示すように、例えば真空ラミネートや真空ホットプレス等により、開口部９０Ｘ内を充填するとともにコア基板９０の上面９０Ｂ側を被覆する絶縁層９３を形成する。次いで、図１２（ｃ）に示すように、図１２（ｂ）に示したテープ９１を剥離する。次に、図１２（ｄ）に示すように、テープ９１が貼付されていたコア基板９０の下面９０Ａに絶縁層９４を積層し、例えばレーザ加工により絶縁層９４にビアホールＶＨ１１を形成し、絶縁層９３にビアホールＶＨ１２を形成する。続いて、例えばセミアディティブ法により配線層９５，９６を形成する。その後、絶縁層９４，９３上に所要数の絶縁層と配線層を積層する。

特開２０１１−２１６７４０号公報

ところが、電子部品９２が収容される空間、つまり開口部９０Ｘの側面とテープ９１の上面とによって形成された空間の容積が大きくなると、絶縁層９３により開口部９０Ｘ内を十分に充填できずに、開口部９０Ｘの上部に形成された絶縁層９３に窪みが形成される場合がある。すると、その絶縁層９３上に配線層９６を形成する際に支障が生じる。

本発明の一観点によれば、第１面と前記第１面とは反対側の第２面との間を貫通する開口部を有するコア部と、前記コア部の第１面に形成された第１配線層と、前記コア部の第２面に形成された第２配線層と、前記開口部内に配置されるとともに、前記コア部の第１面より前記第２面とは反対側の第１方向に向かって一部が突出された電子部品と、前記開口部内の一部に形成され、前記電子部品の第１面及び側面の一部と、前記電子部品の接続端子の第１面の一部と、前記コア部の第１面と、前記第１配線層の一部と、前記開口部の内壁面の一部とを被覆する第１絶縁層と、前記第１絶縁層の第１面を被覆する第２絶縁層と、前記第１絶縁層から露出された前記開口部内を充填するとともに、前記コア部の第２面と、前記第２配線層の一部と、前記第１絶縁層から露出した前記電子部品の第２面及び側面と、前記第１絶縁層から露出した前記開口部の内壁面とを被覆する第３絶縁層と、前記第２絶縁層上に形成され、前記第１絶縁層及び前記第２絶縁層を貫通する第１ビア配線を介して前記接続端子の第１面と電気的に接続される第３配線層と、前記第３絶縁層上に形成され、前記第３絶縁層を貫通する第２ビア配線を介して前記第２配線層と電気的に接続される第４配線層と、を有し、前記第１配線層の第１面から前記第２絶縁層の第１面までの厚さと、前記第２配線層の第２面から前記第３絶縁層の第２面までの厚さとが等しくなるように設定されている。

本発明の一観点によれば、開口部を充填する絶縁層上に微細配線を好適に形成することができるという効果を奏する。

一実施形態の半導体装置を示す概略断面図（図２における１−１概略断面図）。 一実施形態の半導体装置の一部を示す概略平面図。 （ａ）〜（ｄ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）、（ｃ）、（ｄ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。 （ａ）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｃ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）、（ｂ）は、変形例の配線基板の製造方法を示す概略断面図、（ｃ）は、変形例の半導体装置の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）、（ｂ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｄ）は、従来の配線基板の製造方法を示す概略断面図。

以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。

まず、図１及び図２に従って半導体装置１０の構造について説明する。
図１に示すように、半導体装置１０は、配線基板２０と、配線基板２０に実装された半導体チップ１１と、配線基板２０と半導体チップ１１との隙間に形成されたアンダーフィル樹脂１５とを有している。

配線基板２０は、コア部２１と、当該配線基板２０に内蔵されたチップキャパシタ４０と、コア部２１の片面（ここでは、上面）を被覆する絶縁層４５と、絶縁層４５の第１面４５Ａ側に形成された配線構造２２と、コア部２１の第２面３６Ｂ側に形成された配線構造２３と、ソルダレジスト層２４，２５とを有している。

コア部２１は、例えば多層プリント配線板である。このコア部２１は、コア基板３１と、内層の配線層３２，３３と、絶縁層３５，３６と、コア部２１の外面に形成された配線層３７，３８と、貫通電極３９とを有している。このように、コア部２１は、コア部２１の内層の配線層３２，３３と、コア部２１の外面の配線層３７，３８とを合わせた４層の配線層を含む多層基板である。なお、コア部２１の厚さ（絶縁層３５の第１面３５Ａ（ここでは、上面）から絶縁層３６の第２面３６Ｂ（ここでは、下面）までの厚さ）は、例えば３００〜８００μｍ程度とすることができる。

コア基板３１は、例えば補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。補強材としてはガラスクロスに限らず、例えばガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。また、熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えばポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。

コア基板３１の第１面（ここでは、上面）には配線層３２が形成され、コア基板３１の第２面（ここでは、下面）には配線層３３が形成されている。これら配線層３２，３３は、例えば電源配線やグランド配線を含む。また、コア基板３１の第１面には配線層３２を被覆する絶縁層３５が積層され、コア基板３１の第２面には配線層３３を被覆する絶縁層３６が積層されている。なお、配線層３２，３３の材料としては、例えば銅や銅合金を用いることができる。絶縁層３５，３６の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。

コア部２１（コア基板３１及び絶縁層３５，３６）には、所要の箇所（図１では、２箇所）に貫通孔２１Ｘが形成されている。貫通孔２１Ｘは、コア基板３１及び絶縁層３５，３６を厚さ方向に貫通するように形成されている。この貫通孔２１Ｘ内には、コア基板３１及び絶縁層３５，３６を厚さ方向に貫通する貫通電極３９が形成されている。貫通電極３９は、貫通孔２１Ｘ内に充填されている。貫通電極３９及び貫通孔２１Ｘは、例えば平面視略円形状に形成されている。それら貫通電極３９及び貫通孔２１Ｘの直径は、例えば５０〜１００μｍ程度とすることができる。貫通電極３９の材料としては、例えば銅や銅合金を用いることができる。

絶縁層３５の第１面３５Ａ（コア部２１の第１面３５Ａ）には配線層３７が形成され、絶縁層３６の第２面３６Ｂ（コア部２１の第２面３６Ｂ）には配線層３８が形成されている。これら配線層３７，３８は上記貫通電極３９を介して相互に電気的に接続されている。

図２に示すように、配線層３７は、例えば平面視略円形状に形成されている。同様に、配線層３８は、例えば平面視略円形状に形成されている。それら配線層３７，３８の直径は、例えば１００〜１５０μｍ程度とすることができる。また、配線層３７，３８の厚さは、例えば１０〜２０μｍ程度とすることができる。配線層３７，３８の材料としては、例えば銅や銅合金を用いることができる。なお、図２は、コア部２１、チップキャパシタ４０及び絶縁層４５を図１の上方から見た概略平面図である。

図１に示すように、コア部２１（コア基板３１及び絶縁層３５，３６）には、所要の箇所（ここでは、１箇所）に開口部２１Ｙが形成されている。この開口部２１Ｙは、コア部２１の第１面３５Ａと第２面３６Ｂとの間を貫通するように形成されている。すなわち、開口部２１Ｙは、コア部２１（コア基板３１及び絶縁層３５，３６）を厚さ方向に貫通するように形成されている。

図２に示すように、開口部２１Ｙは、コア部２１の平面視中央部、具体的にはチップキャパシタ４０と平面視で重なる位置に形成されている。この開口部２１Ｙの平面形状は、チップキャパシタ４０の平面形状と同様に矩形状に形成されている。さらに、開口部２１Ｙの平面形状は、チップキャパシタ４０の平面形状よりも大きく形成されている。このため、チップキャパシタ４０は、開口部２１Ｙの外周縁よりも内側の領域に設けられている。この開口部２１Ｙの大きさは、例えば平面視で５ｍｍ×５ｍｍ〜１５ｍｍ×１５ｍｍ程度とすることができる。

図１に示すように、チップキャパシタ４０は、その一部が上記開口部２１Ｙ内に配置され、残りの部分が上記絶縁層４５内に配置されている。チップキャパシタ４０は、直方体状のキャパシタ本体４１と、そのキャパシタ本体４１の長手方向の両端に形成された２つの接続端子４２とを有している。接続端子４２は、キャパシタ本体の長手方向端面を含む側面及び上下面の一部を被覆するように形成されている。

ここで、チップキャパシタ４０の厚さは、例えば２００〜５００μｍ程度とすることができる。キャパシタ本体４１は、例えば、主としてセラミックと銅等の電極により形成されている。また、接続端子４２の材料としては、例えば銅や銅合金を用いることができる。

チップキャパシタ４０は、その一部が上記開口部２１Ｙよりも上方に突出するように配置されている。具体的には、チップキャパシタ４０は、その一部が絶縁層３５の第１面３５Ａ（コア部２１の第１面３５Ａ）から第２面３６Ｂとは反対側の方向（ここでは、上方）に突出するように配置されている。より具体的には、チップキャパシタ４０は、キャパシタ本体４１の一部、及びその一部のキャパシタ本体４１の一部を被覆する接続端子４２が開口部２１Ｙよりも上方に突出されるように配置されている。このため、接続端子４２の第１面４２Ａ（ここでは、上面）全面、及び接続端子４２の側面の一部が開口部２１Ｙよりも上方に突出されている。すなわち、チップキャパシタ４０は、接続端子４２の第１面４２Ａが絶縁層３５の第１面３５Ａよりも上方に位置するように配置されている。なお、本例では、接続端子４２の第１面４２Ａは、配線層３７の第１面３７Ａと同一平面上に形成されている。また、これら接続端子４２の第１面４２Ａ及び配線層３７の第１面３７Ａは、絶縁層４５の第１面４５Ａ（ここでは、上面）と略面一になるように形成されている。

また、絶縁層４５から露出されたチップキャパシタ４０の表面、つまり接続端子４２の第１面４２Ａは粗化面である。具体的には、接続端子４２の第１面４２Ａは、絶縁層４５によって被覆されたチップキャパシタ４０の表面よりも表面粗度が高くなっている。

開口部２１Ｙ内は、絶縁層４５と層間絶縁層６１との２層の絶縁層により充填されている。絶縁層４５は、開口部２１Ｙ内の一部に形成されるとともに、コア部２１の第１面３５Ａを被覆するように形成されている。例えば、絶縁層４５は、開口部２１Ｙの一部を埋めるように形成されるとともに、配線層３７から露出されるコア部２１の第１面３５Ａ全面を被覆するように形成されている。また、絶縁層４５は、チップキャパシタ４０の一部を被覆するように形成されている。例えば、絶縁層４５は、接続端子４２の第２面４２Ｂと、接続端子４２の側面と、接続端子４２から露出されたキャパシタ本体４１全面とを被覆するように形成されている。すなわち、本例のチップキャパシタ４０は、接続端子４２の第１面４２Ａ以外の部分が絶縁層４５に埋設されている。換言すると、チップキャパシタ４０のうち接続端子４２の第１面４２Ａのみが絶縁層４５から露出されている。絶縁層４５の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。なお、絶縁層３５の第１面３５Ａ（ここでは、上面）から絶縁層４５の第１面４５Ａまでの厚さは、例えば１５〜３５μｍ程度とすることができる。

絶縁層４５の第１面４５Ａ上には、配線構造２２が積層されている。この配線構造２２は、配線層と層間絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁されるような膜厚とすることができる。本例の配線構造２２は、層間絶縁層５１と、配線層５２と、層間絶縁層５３と、配線層５４と、層間絶縁層５５と、配線層５６とが交互に積層された構造を有している。

層間絶縁層５１は、絶縁層４５上に形成されている。層間絶縁層５１は、接続端子４２の第１面４２Ａ、配線層３７の第１面３７Ａ、及び絶縁層４５の第１面４５Ａを被覆するように形成されている。層間絶縁層５１の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。なお、配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａ（ここでは、上面）までの厚さは、例えば１５〜３５μｍ程度とすることができる。

層間絶縁層５１には、該層間絶縁層５１を貫通して配線層３７の第１面３７Ａ又は接続端子４２の第１面４２Ａを露出するビアホールＶＨ１が形成されている。
配線層５２は、層間絶縁層５１上に積層されている。配線層５２は、ビアホールＶＨ１内に充填されたビア配線５７を介して配線層３７又は接続端子４２と電気的に接続されている。すなわち、配線層５２は、層間絶縁層５１を貫通するビア配線５７を介して配線層３７又は接続端子４２と電気的に接続されている。

同様に、層間絶縁層５３は、配線層５２を被覆するように層間絶縁層５１上に形成されている。配線層５４は、層間絶縁層５３上に形成され、その層間絶縁層５３を貫通するビア配線５８を介して配線層５２と電気的に接続されている。最外層の層間絶縁層５５は、配線層５４を被覆するように層間絶縁層５３上に形成されている。最外層の配線層５６は、層間絶縁層５５上に形成され、層間絶縁層５５を貫通するビア配線５９を介して配線層５４と電気的に接続されている。

ここで、ビア配線５７，５８，５９は、図１において下側（コア部２１側）から上側（最外層の配線層５６側）に向かうに連れて径が大きくなるテーパ状に形成されている。また、ビア配線５７，５８，５９の平面形状は例えば円形であり、それらの直径は例えば５０〜７５μｍ程度とすることができる。配線層５２，５４，５６の厚さは、例えば１５〜３５μｍ程度とすることができる。配線層５２の第１面（ここでは、上面）から層間絶縁層５３の第１面（ここでは、上面）までの厚さ、及び配線層５４の第１面（ここでは、上面）から層間絶縁層５５の第１面（ここでは、上面）までの厚さは、例えば１５〜３５μｍ程度とすることができる。なお、配線層５２，５４，５６及びビア配線５７，５８，５９の材料としては、例えば銅や銅合金を用いることができる。層間絶縁層５３，５５の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。

最外層（ここでは、最上層）の層間絶縁層５５の第１面（ここでは、上面）には、ソルダレジスト層２４が積層されている。ソルダレジスト層２４の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層２４には、最上層の配線層５６の一部をパッドＰ１として露出させるための開口部２４Ｘが形成されている。このパッドＰ１には、上記半導体チップ１１のバンプ１２がフリップチップ接続されている。すなわち、パッドＰ１が形成されている側の面がチップ搭載面になっている。

なお、必要に応じて、開口部２４Ｘから露出する配線層５６上にＯＳＰ（Organic Solderability Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に上記半導体チップ１１を接続するようにしてもよい。また、開口部２４Ｘから露出する配線層５６上に金属層を形成し、その金属層に半導体チップ１１を接続するようにしてもよい。金属層の例としては、金（Ａｕ）層や、ニッケル（Ｎｉ）層／Ａｕ層（配線層５６上にＮｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（配線層５６上にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。

一方、上記絶縁層３６の第２面３６Ｂには、配線構造２３が積層されている。この配線構造２３は、配線層と層間絶縁層とが交互に積層されてなる。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁されるような膜厚とすることができる。本例の配線構造２３は、層間絶縁層６１と、配線層６２と、層間絶縁層６３と、配線層６４と、層間絶縁層６５と、配線層６６とが交互に積層された構造を有している。

層間絶縁層６１は、上記絶縁層４５と共に開口部２１Ｙを充填するように形成されるとともに、絶縁層３６の第２面３６Ｂと、配線層３８の第２面３８Ｂ（ここでは、下面）及び側面とを被覆するように形成されている。層間絶縁層６１は、絶縁層４５から露出された開口部２１Ｙを充填するように絶縁層４５の第２面４５Ｂ（ここでは、下面）上に形成されている。具体的には、層間絶縁層６１は、絶縁層４５の第２面４５Ｂとその第２面４５Ｂよりも下方に位置する開口部２１Ｙの内壁面とによって形成された空間を充填するように形成されている。層間絶縁層６１の材料としては、例えば層間絶縁層５１よりも充填性の高い絶縁性樹脂を用いることができる。例えば、層間絶縁層６１の材料としては、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。ここで、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さは、上述した配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａまでの厚さと同じになるように設定されている。すなわち、配線層３８上に形成された層間絶縁層６１の厚さは、配線層３７上に形成された層間絶縁層５１の厚さと同じになるように設定されている。例えば、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さは１５〜３５μｍ程度に設定されている。

層間絶縁層６１には、その層間絶縁層６１を厚さ方向に貫通して配線層３８の第２面３８Ｂを露出するビアホールＶＨ２が形成されている。
配線層６２は、層間絶縁層６１の第２面６１Ｂに積層されている。配線層６２は、ビアホールＶＨ２内に充填されたビア配線６７を介して配線層３８と電気的に接続されている。すなわち、配線層６２は、層間絶縁層６１及び絶縁層４５を貫通するビア配線６７を介して配線層３８と電気的に接続されている。

同様に、層間絶縁層６３は、配線層６２を被覆するように層間絶縁層６１の第２面６１Ｂ上に形成されている。配線層６４は、層間絶縁層６３の第２面（ここでは、下面）に形成され、その層間絶縁層６３を貫通するビア配線６８を介して配線層６２と電気的に接続されている。最外層の層間絶縁層６５は、配線層６４を被覆するように層間絶縁層６３の第２面に形成されている。最外層の配線層６６は、層間絶縁層６５の第２面（ここでは、下面）に形成され、層間絶縁層６５を貫通するビア配線６９を介して配線層６４と電気的に接続されている。

ここで、ビア配線６７，６８，６９は、図１において上側（コア部２１側）から下側（配線層６６側）に向かうに連れて径が大きくなるテーパ状に形成されている。また、ビア配線６７，６８，６９の平面形状は例えば円形であり、それらの直径は例えば５０〜７５μｍ程度とすることができる。配線層６２，６４，６６の厚さは、例えば１５〜３５μｍ程度とすることができる。配線層６２の第２面から層間絶縁層６３の第２面までの厚さ、及び配線層６４の第２面から層間絶縁層６５の第２面までの厚さは、例えば１５〜３５μｍ程度とすることができる。なお、配線層６２，６４，６６及びビア配線６７，６８，６９の材料としては、例えば銅や銅合金を用いることができる。層間絶縁層６３，６５の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。

最外層（ここでは、最下層）の層間絶縁層６５の第２面（ここでは、下面）には、ソルダレジスト層２５が積層されている。ソルダレジスト層２５の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。このソルダレジスト層２５には、最下層の配線層６６の第２面（ここでは、下面）の一部を外部接続用パッドＰ２として露出させるための開口部２５Ｘが形成されている。この外部接続用パッドＰ２には、当該半導体装置１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子１６が接続されている。なお、必要に応じて、上記開口部２５Ｘから露出する配線層６６上にＯＳＰ処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子１６を接続するようにしてもよい。また、開口部２５Ｘから露出する配線層６６上に金属層を形成し、その金属層に外部接続端子１６を接続するようにしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（配線層６６の第２面にＮｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（配線層６６の第２面にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部２５Ｘから露出する配線層６６（あるいは、配線層６６上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。

半導体チップ１１は、以上説明した構造を有する配線基板２０にフリップチップ実装されている。すなわち、半導体チップ１１の回路形成面（図１では、下面）に配設されたバンプ１２を配線基板２０のパッドＰ１に接合することにより、半導体チップ１１は、バンプ１２を介して、配線基板２０の配線層５６と電気的に接続されている。

半導体チップ１１としては、例えばＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ１１としては、例えばＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。この半導体チップ１１の大きさは、例えば平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ１１の厚さは、例えば５０〜１００μｍ程度とすることができる。

また、上記バンプ１２としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。

アンダーフィル樹脂１５は、配線基板２０の第１面（ここでは、上面）と半導体チップ１１の第２面（ここでは、下面）との隙間を充填するように設けられている。アンダーフィル樹脂１５の材料としては、例えばエポキシ樹脂などの絶縁性樹脂を用いることができる。

次に、上記半導体装置１０の作用を説明する。
開口部２１Ｙ内を絶縁層４５と層間絶縁層６１との２層の絶縁層によって充填するようにした。これにより、例えば絶縁層４５と層間絶縁層６１とが別の工程で形成される場合には、後に形成される一方の絶縁層（例えば、層間絶縁層６１）を形成する際に、他方の絶縁層（例えば、絶縁層４５）が開口部２１Ｙ内の一部に形成されることになる。このため、開口部２１Ｙの容積が大きくなった場合であっても、上記一方の絶縁層によって充填される空間の容積を小さくすることができる。したがって、開口部２１Ｙの容積が大きくなった場合であっても、開口部２１Ｙ内を１層の絶縁層のみによって充填する従来技術と比べて、開口部２１Ｙ内を上記一方の絶縁層により好適に充填することができる。

次に、図３〜図５に従って上記配線基板２０の製造方法について説明する。
まず、図３（ａ）に示すように、開口部２１Ｙを有するコア部２１を準備する。コア部２１は、例えば以下のようにして製造することができる。すなわち、公知の技術を用いて、コア基板３１と、コア基板３１の第１面（ここでは、下面）及び第２面（ここでは、上面）にそれぞれ形成された配線層３２，３３及び絶縁層３５，３６と、絶縁層３５，３６の外面にそれぞれ形成された配線層３７，３８と、貫通電極３９とを有するプリント配線板を形成する。続いて、上記形成したプリント配線板に、チップキャパシタ４０（図１参照）の搭載位置に対応する位置を開口する開口部２１Ｙを形成することにより、コア部２１を製造する。なお、この開口部２１Ｙは、例えばルータ加工、金型を用いた金型加工、レーザ加工や機械ドリル加工等によって形成することができる。

また、図３（ａ）に示す工程では、フィルム状のテープ基材７１と、そのテープ基材７１の上面７１Ａに塗布された粘着剤７２とを有するテープ７０を準備する。ここで、テープ７０の材料としては、例えば耐薬品性や耐熱性に優れた材料を用いることができる。また、テープ基材７１の材料としては、例えば作業性が良好な材料であることが好ましい。このようなテープ基材７１の材料としては、例えばポリイミド樹脂やポリエステル樹脂を用いることができる。また、粘着剤７２は、粘着性を有する絶縁層であり、後工程において絶縁層４５となる部材である。このため、粘着剤７２の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。粘着剤７２は、Ｂ−ステージ状態（半硬化状態）のものが使用される。なお、テープ基材７１の厚さは、例えば３０〜５０μｍ程度とすることができる。また、粘着剤７２の厚さは、例えば３０〜５０μｍ程度とすることができる。

また、図３（ａ）に示す工程では、コア部２１の第１面３５Ａ、つまり絶縁層３５の第１面３５Ａ側にテープ７０を配置する。このとき、テープ７０は、粘着剤７２がコア部２１と対向するように粘着剤７２を上側に向けた状態で配置される。

次に、図３（ｂ）に示す工程では、コア部２１の配線層３７の第１面３７Ａ（ここでは、下面）にテープ７０を貼着する。具体的には、テープ７０の粘着剤７２を配線層３７の第１面３７Ａに貼り付ける。例えば、配線層３７の第１面３７Ａにシート状のテープ７０を熱圧着によりラミネートする。なお、このとき、粘着剤７２はＢ−ステージ状態のままにしておく。

次いで、図３（ｃ）に示す工程では、例えばマウンタを用いて、コア部２１の開口部２１Ｙに露出されたテープ７０の粘着剤７２上にチップキャパシタ４０を搭載する。
続いて、図３（ｄ）に示す工程では、図３（ｃ）に示した構造体を１１０〜１６０℃程度の温度で加熱した状態で、チップキャパシタ４０及びコア部２１をテープ７０（粘着剤７２）に対して押圧する。すると、半硬化状態の粘着剤７２は、コア部２１の第１面３５Ａ、配線層３７の第１面３７Ａ、キャパシタ本体４１の第１面４１Ａや接続端子４２の第１面４２Ａによって押圧されて平面方向に広がる。このように広がる粘着剤７２は、チップキャパシタ４０と開口部２１Ｙの内壁面との間の空間を充填するように開口部２１Ｙ内に形成される。そして、本例では、このように広がる粘着剤７２によってチップキャパシタ４０が全体的に被覆される。換言すると、本工程では、チップキャパシタ４０を粘着剤７２に対して押圧することにより、半硬化状態の粘着剤７２の中にチップキャパシタ４０を全体的に埋設する。また、本工程では、接続端子４２の第１面４２Ａ及び配線層３７の第１面３７Ａがテープ基材７１の上面７１Ａに接触するまで、チップキャパシタ４０及びコア部２１をテープ７０に対して押圧する。

その後、例えば熱硬化処理により粘着剤７２を熱硬化して、絶縁層４５を形成する。このとき、絶縁層４５は、チップキャパシタ４０を全体的に被覆し、第２面４５Ｂ（ここでは、上面）が接続端子４２の第２面４２Ｂよりも上方に位置するように形成される。また、上述のように粘着剤７２が熱硬化されると、その硬化後の絶縁層４５とコア部２１及びチップキャパシタ４０とが接着され、絶縁層４５とコア部２１とチップキャパシタ４０とが一体化される。

続いて、図４（ａ）に示す工程では、テープ７０の粘着剤７２（絶縁層４５）及びテープ基材７１のうちテープ基材７１のみを剥離する。すなわち、図３（ｄ）に示した構造体からテープ基材７１のみを除去し、絶縁層４５をコア部２１及びチップキャパシタ４０に接着させたままの状態を維持する。このため、絶縁層３５の第１面３５Ａ、開口部２１Ｙの内壁面の一部、配線層３７の側面、接続端子４２の第２面４２Ｂ及び側面、接続端子４２から露出されたキャパシタ本体４１の表面全面が絶縁層４５によって被覆された状態となる。その一方で、先の図３（ｄ）において接続端子４２の第１面４２Ａ及び配線層３７の第１面３７Ａにはテープ基材７１の上面７１Ａが接触されており、絶縁層４５が接触されていないため、テープ基材７１が剥離されると、図４（ｂ）に示すように、接続端子４２の第１面４２Ａ及び配線層３７の第１面３７Ａが露出される。

このとき、図４（ａ）に示すように、接続端子４２の第１面４２Ａは、コア部２１の第１面３５Ａよりも下方に突出された状態となる。また、先の図３（ｄ）の工程においてテープ基材７１の上面７１Ａと接する絶縁層４５の第１面４５Ａ及び接続端子４２の第１面４２Ａ及び配線層３７の第１面３７Ａは、テープ基材７１の上面７１Ａ（平坦面）に沿った形状に形成される。このため、絶縁層４５、接続端子４２及び配線層３７の第１面４５Ａ，４２Ａ，３７Ａは平坦に形成され、それら第１面４５Ａと第１面４２Ａと第１面３７Ａとが略面一になるように形成される。したがって、上述したように接続端子４２の第１面４２Ａ及び配線層３７の第１面３７Ａは、絶縁層４５から露出される。

このように、本製造方法では、テープ基材７１上に形成されていた粘着剤７２（絶縁層４５）を剥離せずにそのまま利用するようにした。このため、絶縁層４５の第１面４５Ａが接続端子４２の第１面４２Ａと同一平面上に形成される、もしくは第１面４５Ａが第１面４２Ａよりも下方に形成される（本例では、第１面４５Ａが第１面４２Ａと同一平面上に形成される）。

次いで、絶縁層４５から露出された接続端子４２及び配線層３７に対して粗化処理を施す。この粗化処理は、例えば接続端子４２及び配線層３７の第１面４２Ａ，３７Ａの粗度が、表面粗さＲａ値で０．５〜２μｍ程度となるように行われる。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。本工程の処理により、接続端子４２及び配線層３７の第１面４２Ａ，３７Ａに微細な凹凸が形成され、それら接続端子４２及び配線層３７の第１面４２Ａ，３７Ａが粗面化される。この粗化処理は、図４（ｃ）に示す次工程で、接続端子４２及び配線層３７に対して層間絶縁層５１を密着させやすくするために行われる。上記粗化処理は、例えばエッチング処理、ＣＺ処理、黒化処理（酸化処理）やサンドブラスト処理によって行うことができる。なお、上記粗化処理により、上記テープ基材７１を剥離したときに接続端子４２及び配線層３７の第１面４２Ａ，３７Ａに残留した残留物についても除去することができる。

次に、図４（ｃ）に示す工程では、絶縁層４５の第１面４５Ａ上に、その絶縁層４５の第１面４５Ａ、接続端子４２の第１面４２Ａ及び配線層３７の第１面３７Ａを被覆する層間絶縁層５１を形成する。また、本工程では、絶縁層４５から露出された開口部２１Ｙ（具体的には、絶縁層４５の第２面４５Ｂとその絶縁層４５よりも上方に位置する開口部２１Ｙの内壁面とによって形成された空間）を充填するとともに、絶縁層３６の第２面３６Ｂ及び配線層３８を被覆する層間絶縁層６１を形成する。このとき、開口部２１Ｙ内の一部に絶縁層４５が形成されているため、開口部２１Ｙの容積が大きくなった場合であっても、層間絶縁層６１によって充填される空間の容積を小さくすることができる。このため、開口部２１Ｙの容積が大きくなった場合であっても、従来に比べて、開口部２１Ｙ内を層間絶縁層６１により好適に充填することができる。したがって、開口部２１Ｙの上部に形成された層間絶縁層６１に窪みが生じることを好適に抑制できる。換言すると、層間絶縁層６１の第２面６１Ｂを平坦に形成することができる。なお、層間絶縁層５１，６１は、例えば真空ラミネート法や真空プレスにより形成することができる。

また、本工程では、チップキャパシタ４０が絶縁層４５内に埋設されているため、開口部２１Ｙ内に充填される樹脂（層間絶縁層６１となる樹脂）の流入圧力等によってチップキャパシタ４０に位置ずれ等が発生することを防止することができる。さらに、本製造方法では、絶縁層４５（粘着剤７２）を剥離せずに、その絶縁層４５をチップキャパシタ４０及びコア部２１に接着させた状態のまま、その絶縁層４５の第１面４５Ａに別の絶縁層、つまり層間絶縁層５１を積層するようにした。これにより、絶縁層４５（粘着剤７２）を剥離する工程が省略されるため、粘着剤７２を剥離する際に生じるおそれのある糊残りの発生を未然に防止することができる。

また、本工程では、配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａ（ここでは、下面）までの厚さＴ１と、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂ（ここでは、上面）までの厚さＴ２とが略等しくなるように、層間絶縁層５１，６１の厚さが設定されている。例えば、配線層３７，３８の厚さが１０μｍである場合には、層間絶縁層５１の厚さが２５μｍに設定され、絶縁層３６の第２面３６Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さが３５μｍに設定される。これにより、厚さＴ１及び厚さＴ２が共に２５μｍ程度となる。このように厚さＴ１，Ｔ２を同じ厚さにすることにより、後工程で複数層の配線層を形成する際のハンドリング性を向上させることができる。

次に、図４（ｄ）に示す工程では、配線層３７の第１面３７Ａの一部が露出されるように層間絶縁層５１の所定箇所にビアホールＶＨ１を形成するとともに、接続端子４２の第１面４２Ａの一部が露出されるように層間絶縁層５１の所定箇所にビアホールＶＨ１を形成する。また、配線層３８の第２面３８Ｂの一部が露出されるように層間絶縁層６１の所定箇所にビアホールＶＨ２を形成する。これらビアホールＶＨ１，ＶＨ２は、例えばＣＯ_２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。なお、層間絶縁層５１，６１が感光性樹脂を用いて形成されている場合には、例えばフォトリソグラフィ法により所要のビアホールＶＨ１，ＶＨ２を形成するようにしてもよい。

続いて、ビアホールＶＨ１，ＶＨ２をレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホールＶＨ１，ＶＨ２の底部に露出する配線層３７，３８及び接続端子４２の露出面に付着した樹脂スミアを除去する。

次いで、図５（ａ）に示す工程では、ビアホールＶＨ１内にビア配線５７を形成するとともに、そのビア配線５７を介して配線層３７又は接続端子４２と電気的に接続される配線層５２を層間絶縁層５１の第１面５１Ａに積層する。また、ビアホールＶＨ２内にビア配線６７を形成し、そのビア配線６７を介して配線層３８と電気的に接続される配線層６２を層間絶縁層６１の第２面６１Ｂに積層する。これらビア配線５７，６７及び配線層５２，６２は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。

次に、図５（ｂ）に示す工程では、図４（ｃ）〜図５（ａ）に示した工程を繰り返すことにより、層間絶縁層５１の第１面５１Ａ上に層間絶縁層５３，５５と配線層５４，５６とを交互に積層し、層間絶縁層６１の第２面６１Ｂ上に層間絶縁層６３，６５と配線層６２，６４とを交互に積層する。

続いて、配線層５６の所要の箇所に画定されるパッドＰ１を露出させるための開口部２４Ｘを有するソルダレジスト層２４を層間絶縁層５５の第１面５５Ａ（ここでは、下面）に積層する。また、配線層６６の所要の箇所に画定される外部接続用パッドＰ２を露出させるための開口部２５Ｘを有するソルダレジスト層２５を層間絶縁層６５の第２面６５Ｂ（ここでは、上面）に積層する。これらソルダレジスト層２４，２５は、例えば感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層２４の開口部２４Ｘから配線層５６の一部がパッドＰ１として露出され、ソルダレジスト層２５の開口部２５Ｘから配線層６６の一部が外部接続用パッドＰ２として露出される。なお、必要に応じて、パッドＰ１上及び外部接続用パッドＰ２上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば無電解めっき法により形成することができる。以上の製造工程により、図１に示した配線基板２０を製造することができる。

次に、図５（ｃ）に従って上記半導体装置１０の製造方法について説明する。なお、図５（ｃ）において、同図に示す構造体は図５（ｂ）とは上下反転して描かれている。
図５（ｃ）に示す工程では、まず、上述のように製造された配線基板２０に半導体チップ１１を実装する。具体的には、配線基板２０のパッドＰ１上に、半導体チップ１１のバンプ１２をフリップチップ接合する。続いて、フリップチップ接合された配線基板２０と半導体チップ１１との間に、アンダーフィル樹脂１５を充填し、そのアンダーフィル樹脂１５を硬化する。そして、外部接続用パッドＰ２上に外部接続端子１６を形成する。例えば外部接続用パッドＰ２上に、適宜フラックスを塗布した後、外部接続端子１６（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。

以上の製造工程により、図１に示した半導体装置１０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）チップキャパシタ４０の一部を粘着剤７２に埋設する際に、開口部２１Ｙ内の一部を埋めるように粘着剤７２（絶縁層４５）を開口部２１Ｙ内に形成した後に、その絶縁層４５から露出された開口部２１Ｙ内を層間絶縁層６１で充填するようにした。これにより、開口部２１Ｙを層間絶縁層６１で充填する際に、開口部２１Ｙ内の一部に絶縁層４５が形成された状態となるため、開口部２１Ｙの容積が大きくなった場合であっても、層間絶縁層６１によって充填される空間の容積を小さくすることができる。このため、開口部２１Ｙの容積が大きくなった場合であっても、従来に比べて、開口部２１Ｙ内を層間絶縁層６１により好適に充填することができる。したがって、開口部２１Ｙの上部に形成された層間絶縁層６１に窪みが生じることを好適に抑制できる。換言すると、層間絶縁層６１の第２面６１Ｂを平坦に形成することができる。この結果、層間絶縁層６１の第２面６１Ｂ上に、微細な配線層６２を好適に形成することができる。

（２）配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａまでの厚さＴ１と、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さＴ２とを略同じ厚さに設定した。これにより、製造途中における構造体のハンドリング性を向上させることができる。

（３）粘着剤７２（絶縁層４５）にチップキャパシタ４０の一部を埋設した後に、開口部２１Ｙ内を層間絶縁層６１で充填するようにした。これにより、開口部２１Ｙ内に充填される樹脂の流入圧力によるチップキャパシタ４０の位置ずれ等の発生を抑制することができる。したがって、チップキャパシタ４０とビア配線５７との接続信頼性を向上させることができる。

（４）ところで、図１２に示した従来の半導体装置の製造方法において、テープ９１の粘着力（接着強度）を強くすることにより、開口部９０Ｘに絶縁層９３を充填する際の電子部品９２の位置ずれ等を抑制することもできる。しかしながら、このような場合には、図１２（ｃ）に示すように、コア基板９０からテープ９１を剥離する際に、テープ９１を固定するための粘着剤等が電子部品９２の接続端子の下面に残ってしまう、所謂糊残りが発生する場合がある。このような糊残りが発生すると、図１２（ｄ）に示すように、電子部品９２と配線層９５との電気的接続に支障が生じる。

これに対し、本例では、粘着剤７２（絶縁層４５）を剥離せずに、その絶縁層４５をコア部２１及びチップキャパシタ４０に接着させた状態のまま、その絶縁層４５の第１面４５Ａに別の絶縁層、つまり層間絶縁層５１を積層するようにした。これにより、粘着剤７２を剥離する工程が省略されるため、上述した糊残りの発生を未然に防止することができる。このため、粘着剤７２の接着強度を強くした場合であっても、糊残りが発生しない。したがって、粘着剤７２の接着強度を強くすることにより、開口部２１Ｙを層間絶縁層６１で充填する際におけるチップキャパシタ４０の位置ずれ等を好適に抑制することができる。

（５）さらに、接続端子４２の第１面４２Ａをテープ基材７１の上面７１Ａに接触させるようにした。このため、テープ７０（テープ基材７１及び粘着剤７２）を剥離する際に、接続端子４２の第１面４２Ａにはテープ基材７１が接触されており、粘着剤７２は接触されていない。したがって、テープ基材７１を剥離した後に接続端子４２の第１面４２Ａに粘着剤７２（絶縁層４５）が残ることを好適に抑制することができる。このため、チップキャパシタ４０と配線層５２（ビア配線５７）との電気的接続を良好に行うことができる。

（６）ところで、図１２に示した従来の半導体装置の製造方法では、開口部９０Ｘを充填しコア基板９０の上面９０Ｂを被覆する絶縁層９３と、テープ９１を剥離した後のコア基板９０の下面９０Ａを被覆する絶縁層９４とでは熱履歴が異なることになる。すなわち、絶縁層９３は熱硬化等の熱履歴に２回晒されるのに対し、絶縁層９４は熱硬化等の熱履歴に１回晒される。このように絶縁層９３，９４で熱履歴が異なると、コア基板９０の上下において絶縁層９３，９４の表面状態が異なることになるため、それら絶縁層９３，９４上に配線層を形成する際の形成条件にばらつきが生じる。

これに対し、本例では、テープ基材７１を剥離した後に、コア部２１の第１面３５Ａ側の層間絶縁層５１と、コア部２１の第２面３６Ｂ側の層間絶縁層６１とを同時に形成するようにした。これにより、コア部２１の上下に形成された層間絶縁層５１，６１で熱履歴を等しくすることができる。このため、それら層間絶縁層５１，６１上に配線層５２，６２を形成する際の形成条件が均一化される。したがって、層間絶縁層５１，６１上に配線層５２，６２を好適に形成することができる。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、チップキャパシタ４０の接続端子４２の第１面４２Ａを、配線層３７の第１面３７Ａと同一平面上に形成するようにした。これに限らず、例えば接続端子４２の第１面４２Ａを、配線層３７の第１面３７Ａよりもコア部２１の第２面３６Ｂとは反対側の方向（図１における上方）に突出させるようにしてもよい。このような配線基板は、例えば以下のように形成することができる。

まず、図６（ａ）に示す工程では、図３（ａ）〜図３（ｃ）に示した工程と同様の工程を実施することにより、テープ７０の粘着剤７２の上面７２Ａ上に、コア部２１とチップキャパシタ４０とを搭載する。

続いて、図６（ｂ）に示す工程では、図６（ａ）に示した構造体を１１０〜１６０℃程度の温度で加熱した状態で、チップキャパシタ４０及びコア部２１をテープ７０（粘着剤７２）に対して押圧する。このとき、接続端子４２の第１面４２Ａがテープ基材７１の上面７１Ａに接触するまで、チップキャパシタ４０をテープ７０に対して押圧する。これにより、本例のチップキャパシタ４０は全体的に粘着剤７２に埋設される。その一方で、本工程では、配線層３７の第１面３７Ａをテープ基材７１の上面７１Ａに接触させない。すなわち、配線層３７は、その第１面３７Ａが粘着剤７２の厚さ方向の中途に位置するように粘着剤７２内に埋設される。本工程により、接続端子４２の第１面４２Ａが、配線層３７の第１面３７Ａよりもコア部２１の第２面３６Ｂとは反対側の方向（ここでは、下方）に突出される。その後、例えば粘着剤７２を熱硬化することにより、絶縁層４５が形成される。

次に、図６（ｃ）に示す工程では、図６（ｂ）に示したテープ基材７１を剥離する。すると、絶縁層３５の第１面３５Ａ、開口部２１Ｙの内壁面の一部、配線層３７の第１面３７Ａ及び側面、接続端子４２の第２面４２Ｂ及び側面、接続端子４２から露出されたキャパシタ本体４１の表面全面が絶縁層４５によって被覆された状態となる。その一方で、接続端子４２の第１面４２Ａは絶縁層４５から露出される。続いて、絶縁層４５から露出された接続端子４２に対して粗化処理を施す。

次いで、図６（ｄ）に示す工程では、図４（ｃ）に示した工程と同様に、絶縁層４５の第１面４５Ａ上に層間絶縁層５１を形成するとともに、絶縁層４５から露出された開口部２１Ｙを充填し、配線層３８を被覆する層間絶縁層６１を絶縁層３６の第２面３６Ｂ上に形成する。このとき、配線層３７の第１面３７Ａから層間絶縁層５１の第１面５１Ａまでの厚さと、配線層３８の第２面３８Ｂから層間絶縁層６１の第２面６１Ｂまでの厚さとが等しくなるように、層間絶縁層５１，６１の厚さが設定されることが好ましい。

次に、図７（ａ）に示す工程では、図４（ｄ）に示した工程と同様に、例えばレーザ加工法により、配線層３７の第１面３７Ａの一部が露出されるように絶縁層４５及び層間絶縁層５１の所要箇所に、それら絶縁層４５及び層間絶縁層５１を貫通するビアホールＶＨ１を形成する。また、例えばレーザ加工法により、接続端子４２の第１面４２Ａの一部が露出されるように層間絶縁層５１の所要箇所に、その層間絶縁層５１を貫通するビアホールＶＨ１を形成する。さらに、例えばレーザ加工法により、配線層３８の第２面３８Ｂの一部が露出されるように層間絶縁層６１の所要箇所に、その層間絶縁層６１を貫通するビアホールＶＨ２を形成する。

続いて、図７（ｂ）に示す工程では、例えばセミアディティブ法により、ビアホールＶＨ１内にビア配線５７を形成するとともに、そのビア配線５７を介して配線層３７又は接続端子４２と電気的に接続される配線層５２を層間絶縁層５１の第１面５１Ａ上に積層する。また、例えばセミアディティブ法により、ビアホールＶＨ２内にビア配線６７を形成し、そのビア配線６７を介して配線層３８と電気的に接続される配線層６２を層間絶縁層６１の第２面６１Ｂ上に積層する。

その後、図５（ｂ）及び図５（ｃ）に示した工程と同様の工程を実施することにより、図７（ｃ）に示すように、本変形例の配線基板２０及び半導体装置１０を製造することができる。

・上記実施形態及び上記変形例では、チップキャパシタ４０を粘着剤７２に埋設する際に、接続端子４２の第１面４２Ａをテープ基材７１の上面７１Ａに接触させるようにした。これに限らず、例えばチップキャパシタ４０を粘着剤７２に埋設する際に、接続端子４２の第１面４２Ａをテープ基材７１の上面７１Ａに接触させないようにしてもよい。このような配線基板は、例えば以下のように形成することができる。

まず、図８（ａ）に示す工程では、図３（ａ）〜図３（ｃ）に示した工程と同様の工程を実施することにより、テープ７０の粘着剤７２の上面７２Ａ上に、コア部２１とチップキャパシタ４０とを搭載する。

続いて、図８（ｂ）に示す工程では、図８（ａ）に示した構造体を１１０〜１６０℃程度の温度で加熱した状態で、チップキャパシタ４０及びコア部２１をテープ７０（粘着剤７２）に対して押圧する。このとき、接続端子４２の第１面４２Ａをテープ基材７１の上面７１Ａに接触させない。すなわち、接続端子４２は、その第１面４２Ａが粘着剤７２の厚さ方向の中途に位置するように粘着剤７２内に埋設される。なお、本例の配線層３７は、接続端子４２と同様に、第１面３７Ａをテープ基材７１の上面７１Ａに接触させない。本例では、接続端子４２の第１面４２Ａと配線層３７の第１面３７Ａとが同一平面上に位置するように、チップキャパシタ４０及びコア部２１が粘着剤７２に埋設される。その後、例えば粘着剤７２を熱硬化することにより、絶縁層４５が形成される。

次に、図８（ｃ）に示す工程では、図８（ｂ）に示したテープ基材７１を剥離する。すると、絶縁層３５の第１面３５Ａ、開口部２１Ｙの内壁面の一部、配線層３７の第１面３７Ａ及び側面、チップキャパシタ４０全面が絶縁層４５によって被覆された状態となる。

次いで、図４（ｃ）に示した工程と同様に、絶縁層４５の第１面４５Ａ上に層間絶縁層５１を形成するとともに、絶縁層４５から露出された開口部２１Ｙを充填し、配線層３８を被覆する層間絶縁層６１を絶縁層３６の第２面３６Ｂ上に形成する。

続いて、図８（ｄ）に示した工程では、図７（ａ）及び図７（ｂ）に示した工程と同様に、層間絶縁層５１の第１面５１Ａ上に、絶縁層４５及び層間絶縁層５１を厚さ方向に貫通するビア配線５７を介して配線層３７又は接続端子４２と接続される配線層５２を形成する。また、層間絶縁層６１の第２面６１Ｂ上に、層間絶縁層６１を厚さ方向に貫通するビア配線６７を介して配線層３８と接続される配線層６２を形成する。

その後、図５（ｂ）及び図５（ｃ）に示した工程と同様の工程を実施することにより、本変形例の配線基板及び半導体装置を製造することができる。
・上記実施形態では、チップキャパシタ４０を全体的に粘着剤７２に埋設するようにした。これに限らず、チップキャパシタ４０の一部のみを粘着剤７２に埋設するようにしてもよい。換言すると、開口部２１Ｙ内において、チップキャパシタ４０の一部を被覆する絶縁層４５を形成するようにしてもよい。

例えば図９（ａ）に示すように、チップキャパシタ４０の接続端子４２の側面全面を被覆するように絶縁層４５を形成するようにしてもよい。換言すると、開口部２１Ｙ内において、その開口部２１Ｙの内壁面とチップキャパシタ４０との間の空間を埋めるように絶縁層４５を形成するようにしてもよい。本例では、絶縁層４５の第２面４５Ｂが接続端子４２の第２面４２Ｂと略面一になるように形成されている。この場合には、接続端子４２の第２面４２Ｂ及びキャパシタ本体４１の第２面４１Ｂは絶縁層４５から露出される。また、この場合には、絶縁層４５から露出された開口部２１Ｙ内は、接続端子４２の第２面４２Ｂ及びキャパシタ本体４１の第２面４１Ｂを被覆するように層間絶縁層６１によって充填される。

また、例えば図９（ｂ）に示すように、開口部２１Ｙ内に配置されたチップキャパシタ４０の側面の一部のみを被覆するように絶縁層４５を形成するようにしてもよい。換言すると、開口部２１Ｙ内において、その開口部２１Ｙの内壁面とチップキャパシタ４０との間の空間の一部のみを埋めるように絶縁層４５を形成するようにしてもよい。この場合には、絶縁層４５から露出された開口部２１Ｙ内は、絶縁層４５から露出されたチップキャパシタ４０（具体的には、接続端子４２の側面の一部及び第２面４２Ｂと、キャパシタ本体４１の側面の一部及び第２面４１Ｂ）を被覆するように層間絶縁層６１によって充填される。

このように、開口部２１Ｙ内の一部、例えば開口部２１Ｙの内壁面とチップキャパシタ４０との間の空間の一部にでも絶縁層４５を形成することにより、層間絶縁層６１によって充填される空間を小さくすることができる。このため、上記実施形態の（１）の効果と同様の効果を奏することができる。

・上記実施形態及び上記各変形例では、接続端子４２の第１面４２Ａ及び第２面４２Ｂの一方の第１面４２Ａ側のみにビア配線５７を形成するようにした。これに限らず、例えば接続端子４２の第１面４２Ａ及び第２面４２Ｂの両側にビア配線を形成するようにしてもよい。このような配線基板は、例えば以下のように形成することができる。

まず、図１０（ａ）に示す工程では、図３（ａ）〜図４（ｃ）に示した工程と同様の工程を実施することにより、図４（ｃ）に示した構造体と同様の構造体を得る。すなわち、絶縁層４５の第１面４５Ａと接続端子４２の第１面４２Ａと配線層３７の第１面３７Ａとを被覆する層間絶縁層５１が形成され、絶縁層４５から露出された開口部２１Ｙを充填しコア部２１の第２面３６Ｂ及び配線層３８を被覆する層間絶縁層６１が形成された構造体を得る。

次に、図１０（ｂ）に示す工程では、例えばレーザ加工法により、配線層３７の第１面３７Ａの一部又は接続端子４２の第１面４２Ａの一部が露出されるように層間絶縁層５１の所定箇所にビアホールＶＨ１を形成する。また、例えばレーザ加工法により、配線層３８の第２面３８Ｂの一部が露出されるように層間絶縁層６１の所定箇所にビアホールＶＨ２を形成する。さらに、例えばレーザ加工法により、接続端子４２の第２面４２Ｂの一部が露出されるように層間絶縁層６１及び絶縁層４５の所定箇所に、それら層間絶縁層６１及び絶縁層４５を貫通するビアホールＶＨ３を形成する。

次いで、図１０（ｃ）に示す工程では、例えばセミアディティブ法により、ビアホールＶＨ１内にビア配線５７を形成するとともに、そのビア配線５７を介して配線層３７又は接続端子４２と電気的に接続される配線層５２を層間絶縁層５１の第１面５１Ａに形成する。また、例えばセミアディティブ法により、ビアホールＶＨ２内にビア配線６７を形成し、そのビア配線６７を介して配線層３８と電気的に接続される配線層６２を層間絶縁層６１の第２面６１Ｂに積層する。さらに、例えばセミアディティブ法により、ビアホールＶＨ３内にビア配線６７Ａを形成し、そのビア配線６７Ａを介して接続端子４２と電気的に接続される配線層６２を層間絶縁層６１の第２面６１Ｂに積層する。

その後、図５（ｂ）及び図５（ｃ）に示した工程と同様の工程を実施することにより、本変形例の配線基板及び半導体装置を製造することができる。
・上記実施形態及び上記各変形例における配線基板２０では、コア部２１の厚さよりも薄いチップキャパシタ４０を内蔵するようにした。これに限らず、例えばコア部２１の厚さよりも厚いチップキャパシタ４０を配線基板２０に内蔵するようにしてもよい。このような配線基板は、例えば以下のように形成することができる。

まず、図１１（ａ）に示す工程では、コア部８０を準備する。すなわち、公知の技術を用いて、コア基板８１と、そのコア基板８１を厚さ方向に貫通する貫通電極８２と、コア基板８１の第１面８１Ａに形成された配線層８３と、コア基板８１の第２面８１Ｂに形成され、貫通電極８２を介して配線層８３と接続される配線層８４とを有するコア部８０を形成する。続いて、コア部８０（コア基板８１）に、チップキャパシタ４０の搭載位置に対応する位置を開口する開口部８０Ｙを形成する。なお、この開口部８０Ｙは、例えばルータ加工、金型を用いた金型加工、レーザ加工や機械ドリル加工等によって形成することができる。

また、図１１（ａ）に示す工程では、コア部８０の第１面８１Ａ、つまりコア基板８１の第１面８１Ａ側にテープ７０を配置する。このとき、テープ７０は、粘着剤７２がコア基板８１と対向するように粘着剤７２を上側に向けた状態で配置される。

次に、図１１（ｂ）に示す工程では、図３（ｂ）及び図３（ｃ）に示した工程と同様に、配線層８３の第１面８３Ａにテープ７０を貼着し、コア部８０の開口部８０Ｙに露出された粘着剤７２上にチップキャパシタ４０を搭載した構造体を得る。続いて、図３（ｄ）に示した工程と同様に、上記構造体を１１０〜１６０℃程度の温度で加熱した状態で、チップキャパシタ４０及びコア部８０をテープ７０（粘着剤７２）に対して押圧する。すると、半硬化状態の粘着剤７２は、コア基板８１の第１面８１Ａ、配線層８３の第１面８３Ａ、キャパシタ本体４１の第１面４１Ａや接続端子４２の第１面４２Ａによって押圧されて平面方向に広がる。このように広がる粘着剤７２は、チップキャパシタ４０と開口部８０Ｙの内壁面との間の空間の一部を充填するように開口部８０Ｙ内に形成される。そして、本例では、このように広がる粘着剤７２によってチップキャパシタ４０の側面の一部及びキャパシタ本体４１の第１面４１Ａが被覆されるとともに、粘着剤７２によって開口部２１Ｙの内壁面の一部が被覆される。換言すると、本工程では、チップキャパシタ４０を粘着剤７２に対して押圧することにより、半硬化状態の粘着剤７２の中にチップキャパシタ４０の一部を埋設する。また、本工程では、接続端子４２の第１面４２Ａ及び配線層８３の第１面８３Ａがテープ基材７１の上面７１Ａに接触するまで、チップキャパシタ４０及びコア部８０をテープ７０に対して押圧する。その後、例えば熱硬化処理により粘着剤７２を熱硬化して、絶縁層４５を形成する。

このとき、本例のチップキャパシタ４０は、接続端子４２の第２面４２Ｂ（ここでは、上面）側の一部が開口部８０Ｙから上方に突出している。例えばチップキャパシタ４０は、コア基板８１の第２面８１Ｂよりも上方に突出し、さらに配線層８４の第２面８４Ｂ（ここでは、上面）よりも上方に突出している。

続いて、図１１（ｃ）に示す工程では、図１１（ｂ）に示したテープ基材７１を剥離する。すると、コア基板８１の第１面８１Ａと、開口部８０Ｙの内壁面の一部と、配線層８３の側面と、チップキャパシタ４０の側面の一部と、キャパシタ本体４１の第１面４１Ａとが絶縁層４５によって被覆された状態となる。

次いで、図４（ｃ）に示した工程と同様に、絶縁層４５の第１面４５Ａ上に層間絶縁層５１を形成するとともに、絶縁層４５から露出された開口部８０Ｙを充填し、絶縁層４５から露出されたチップキャパシタ４０と配線層８４とを被覆する層間絶縁層６１をコア基板８１の第２面８１Ｂ上に形成する。この層間絶縁層６１によって、絶縁層４５から露出されたチップキャパシタ４０が全体的に被覆される。すなわち、絶縁層４５から露出されたチップキャパシタ４０は、層間絶縁層６１に埋設される。換言すると、コア基板８１の第２面８１Ｂよりも上方にチップキャパシタ４０の一部が突出する場合であっても、その突出したチップキャパシタ４０を層間絶縁層６１に埋設することができ、その突出した分の厚さを層間絶縁層６１によって吸収することができる。

続いて、図１１（ｄ）に示した工程では、図４（ｄ）及び図５（ａ）に示した工程と同様に、例えばセミアディティブ法により、層間絶縁層５１の第１面５１Ａ上に、層間絶縁層５１を厚さ方向に貫通するビア配線５７を介して配線層８３又は接続端子４２と接続される配線層５２を形成する。また、例えばセミアディティブ法により、層間絶縁層６１の第２面６１Ｂ上に、層間絶縁層６１を厚さ方向に貫通するビア配線６７を介して配線層８４と接続される配線層６２を形成する。さらに、例えばセミアディティブ法により、層間絶縁層６１の第２面６１Ｂ上に、層間絶縁層６１を厚さ方向に貫通するビア配線６７Ａを介して接続端子４２と接続される配線層６２を形成する。

その後、図５（ｂ）及び図５（ｃ）に示した工程と同様の工程を実施することにより、本変形例の配線基板及び半導体装置を製造することができる。
・上記実施形態及び上記各変形例では、配線基板２０に、２つの接続端子４２を有するチップキャパシタ４０を内蔵するようにした。これに限らず、例えば３つ以上の接続端子４２を有するキャパシタなどの電子部品を配線基板２０に内蔵するようにしてもよい。

・上記実施形態及び上記各変形例では、配線基板２０にチップキャパシタ４０を内蔵したが、チップ抵抗、インダクタ、半導体装置（ＬＳＩ）等の電子部品を内蔵するようにしてもよい。

・上記実施形態及び上記各変形例の配線基板２０では、１つの電子部品（チップキャパシタ４０）を内蔵するようにした。これに限らず、例えば２つ以上の電子部品を内蔵する配線基板に具体化してもよい。また、１つの配線基板に内蔵する電子部品は１種類に限らず、複数種類の電子部品を内蔵するようにしてもよい。

・上記実施形態及び上記各変形例のコア部２１において、最外層の配線層３７，３８よりも内層の構造については特に限定されない。同様に、コア部８０において、最外層の配線層８３，８４よりも内層の構造については特に限定されない。すなわち、コア部２１，８０は、少なくとも、最外層の配線層３７，３８（配線層８３，８４）が基板内部を通じて相互に電気的に接続された構造を有し、開口部２１Ｙ（開口部８０Ｙ）が形成された構造を有していれば十分であるため、最外層の配線層よりも内層の構造については特に限定されない。例えばコア基板３１，８１の構造及び材質は特に限定されない。また、コア部２１，８０の内層における配線層及び絶縁層の層数や配線の取り回しなどは様々に変形・変更することが可能である。あるいは、コア部２１を、コア基板３１を含まないコアレス基板としてもよい。

・上記実施形態及び上記各変形例では、貫通孔２１Ｘを充填するように貫通電極３９を形成するようにした。これに限らず、例えば貫通電極３９をコンフォーマルビアとして形成してもよい。すなわち、貫通電極３９は、貫通孔２１Ｘの内壁面を被覆し、コア部２１の第１面３５Ａ及び第２面３６Ｂにそれぞれ形成された配線層３７，３８を電気的に接続する貫通電極であれば、その形状は特に限定されない。なお、貫通電極８２についても同様に変更することができる。

・上記実施形態及び上記各変形例の配線構造２２における配線層５２，５４，５６及び層間絶縁層５１，５３，５５の層数や配線の取り回しなどは様々に変形・変更することが可能である。

・上記実施形態及び上記各変形例の配線構造２３における配線層６２，６４，６６及び層間絶縁層６１，６３，６５の層数や配線の取り回しなどは様々に変形・変更することが可能である。

・上記実施形態及び上記各変形例におけるコア部２１，８０の開口部２１Ｙ，８０Ｙを断面視略矩形状に形成するようにした。これに限らず、例えば開口部２１Ｙ，８０Ｙを、ビアホールＶＨ１等と同様に、断面視略台形状に形成するようにしてもよいし、開口部２１Ｙ，８０Ｙを断面視略鼓形状に形成するようにしてもよい。

・上記実施形態及び上記各変形例では、単数個取り（一個取り）の製造方法に具体化したが、多数個取りの製造方法に具体化してもよい。
・上記実施形態及び上記各変形例における半導体装置１０の配線基板２０に実装される半導体チップの数や、その半導体チップの実装の形態（例えば、フリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。

１０ 半導体装置
２０ 配線基板
２１，８０ コア部
２１Ｙ，８０Ｙ 開口部
３５Ａ，８１Ａ 第１面
３６Ｂ，８１Ｂ 第２面
３７，８３ 配線層（第１配線層）
３８，８４ 配線層（第２配線層）
４０ チップキャパシタ（電子部品）
４１ キャパシタ本体
４２ 接続端子
４５ 絶縁層（第１絶縁層）
５１ 層間絶縁層（第２絶縁層）
５２ 配線層（第３配線層）
５７ ビア配線（第１ビア配線）
６１ 層間絶縁層（第３絶縁層）
６２ 配線層（第４配線層）
６７ ビア配線（第２ビア配線）
７０ テープ
７１ テープ基材
７２ 粘着剤

Claims (3)

1. 第１面と前記第１面とは反対側の第２面との間を貫通する開口部を有するコア部と、
   前記コア部の第１面に形成された第１配線層と、
   前記コア部の第２面に形成された第２配線層と、
   前記開口部内に配置されるとともに、前記コア部の第１面より前記第２面とは反対側の第１方向に向かって一部が突出された電子部品と、
   前記開口部内の一部に形成され、前記電子部品の第１面及び側面の一部と、前記電子部品の接続端子の第１面の一部と、前記コア部の第１面と、前記第１配線層の一部と、前記開口部の内壁面の一部とを被覆する第１絶縁層と、
   前記第１絶縁層の第１面を被覆する第２絶縁層と、
   前記第１絶縁層から露出された前記開口部内を充填するとともに、前記コア部の第２面と、前記第２配線層の一部と、前記第１絶縁層から露出した前記電子部品の第２面及び側面と、前記第１絶縁層から露出した前記開口部の内壁面とを被覆する第３絶縁層と、
   前記第２絶縁層上に形成され、前記第１絶縁層及び前記第２絶縁層を貫通する第１ビア配線を介して前記接続端子の第１面と電気的に接続される第３配線層と、
   前記第３絶縁層上に形成され、前記第３絶縁層を貫通する第２ビア配線を介して前記第２配線層と電気的に接続される第４配線層と、を有し、
   前記第１配線層の第１面から前記第２絶縁層の第１面までの厚さと、前記第２配線層の第２面から前記第３絶縁層の第２面までの厚さとが等しくなるように設定されていることを特徴とする配線基板。
2. 前記第１絶縁層は、前記電子部品の側面のうち前記コア部の第１面よりも前記第１方向に突出された部分の全面を被覆することを特徴とする請求項１に記載の配線基板。
3. 第１面と前記第１面とは反対側の第２面とを有し、前記第１面に形成された第１配線層と前記第２面に形成された第２配線層とを有するコア部に、前記第１面と前記第２面との間を貫通する開口部を形成する工程と、
   前記開口部を覆う粘着性を有する第１絶縁層とテープ基材とを含むテープの前記第１絶縁層を前記コア部の第１面側に貼着する工程と、
   前記開口部に露出された前記第１絶縁層上に電子部品を配置する工程と、
   前記電子部品及び前記コア部を前記第１絶縁層に対して押圧して前記コア部の一部を前記第１絶縁層に埋設し、前記電子部品の側面の一部を被覆するように前記第１絶縁層を前記開口部内の一部に形成するとともに、前記第１絶縁層によって、前記電子部品の第１面と、前記電子部品の接続端子の第１面と、前記コア部の第１面と、前記第１配線層の一部と、前記開口部の内壁面の一部とを被覆する工程と、
   前記テープ基材を剥離する工程と、
   前記コア部の第１面側に形成された前記第１絶縁層の第１面を被覆する第２絶縁層を形成するとともに、前記第１絶縁層から露出された前記開口部内を充填し、前記コア部の第２面と、前記第２配線層の一部と、前記第１絶縁層から露出された前記電子部品の第２面及び側面と、前記第１絶縁層から露出された前記開口部の内壁面とを被覆する第３絶縁層を形成する工程と、
   前記第１絶縁層及び前記第２絶縁層を貫通して前記接続端子の第１面の一部を露出する第１貫通孔を形成するとともに、前記第３絶縁層を貫通して前記第２配線層を露出する第２貫通孔を形成する工程と、
   前記第１貫通孔に第１ビア配線を形成し、前記第２絶縁層上に前記第１ビア配線を介して前記接続端子の第１面と電気的に接続される第３配線層を形成するとともに、前記第２貫通孔に第２ビア配線を形成し、前記第３絶縁層上に前記第２ビア配線を介して前記第２配線層と電気的に接続される第４配線層を形成する工程と、
   を有し、
   前記第２絶縁層及び前記第３絶縁層を形成する工程では、前記第１配線層の第１面から前記第２絶縁層の第１面までの厚さと、前記第２配線層の第２面から前記第３絶縁層の第２面までの厚さとが等しくなるように、前記第２絶縁層と前記第３絶縁層の厚さが設定されることを特徴とする配線基板の製造方法。