JP6158601B2 - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法 Download PDFInfo
- Publication number
- JP6158601B2 JP6158601B2 JP2013121872A JP2013121872A JP6158601B2 JP 6158601 B2 JP6158601 B2 JP 6158601B2 JP 2013121872 A JP2013121872 A JP 2013121872A JP 2013121872 A JP2013121872 A JP 2013121872A JP 6158601 B2 JP6158601 B2 JP 6158601B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- layer
- opening
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図1に示すように、半導体装置10は、配線基板20と、配線基板20に実装された半導体チップ11と、配線基板20と半導体チップ11との隙間に形成されたアンダーフィル樹脂15とを有している。
配線層52は、層間絶縁層51上に積層されている。配線層52は、ビアホールVH1内に充填されたビア配線57を介して配線層37又は接続端子42と電気的に接続されている。すなわち、配線層52は、層間絶縁層51を貫通するビア配線57を介して配線層37又は接続端子42と電気的に接続されている。
配線層62は、層間絶縁層61の第2面61Bに積層されている。配線層62は、ビアホールVH2内に充填されたビア配線67を介して配線層38と電気的に接続されている。すなわち、配線層62は、層間絶縁層61及び絶縁層45を貫通するビア配線67を介して配線層38と電気的に接続されている。
開口部21Y内を絶縁層45と層間絶縁層61との2層の絶縁層によって充填するようにした。これにより、例えば絶縁層45と層間絶縁層61とが別の工程で形成される場合には、後に形成される一方の絶縁層(例えば、層間絶縁層61)を形成する際に、他方の絶縁層(例えば、絶縁層45)が開口部21Y内の一部に形成されることになる。このため、開口部21Yの容積が大きくなった場合であっても、上記一方の絶縁層によって充填される空間の容積を小さくすることができる。したがって、開口部21Yの容積が大きくなった場合であっても、開口部21Y内を1層の絶縁層のみによって充填する従来技術と比べて、開口部21Y内を上記一方の絶縁層により好適に充填することができる。
まず、図3(a)に示すように、開口部21Yを有するコア部21を準備する。コア部21は、例えば以下のようにして製造することができる。すなわち、公知の技術を用いて、コア基板31と、コア基板31の第1面(ここでは、下面)及び第2面(ここでは、上面)にそれぞれ形成された配線層32,33及び絶縁層35,36と、絶縁層35,36の外面にそれぞれ形成された配線層37,38と、貫通電極39とを有するプリント配線板を形成する。続いて、上記形成したプリント配線板に、チップキャパシタ40(図1参照)の搭載位置に対応する位置を開口する開口部21Yを形成することにより、コア部21を製造する。なお、この開口部21Yは、例えばルータ加工、金型を用いた金型加工、レーザ加工や機械ドリル加工等によって形成することができる。
続いて、図3(d)に示す工程では、図3(c)に示した構造体を110〜160℃程度の温度で加熱した状態で、チップキャパシタ40及びコア部21をテープ70(粘着剤72)に対して押圧する。すると、半硬化状態の粘着剤72は、コア部21の第1面35A、配線層37の第1面37A、キャパシタ本体41の第1面41Aや接続端子42の第1面42Aによって押圧されて平面方向に広がる。このように広がる粘着剤72は、チップキャパシタ40と開口部21Yの内壁面との間の空間を充填するように開口部21Y内に形成される。そして、本例では、このように広がる粘着剤72によってチップキャパシタ40が全体的に被覆される。換言すると、本工程では、チップキャパシタ40を粘着剤72に対して押圧することにより、半硬化状態の粘着剤72の中にチップキャパシタ40を全体的に埋設する。また、本工程では、接続端子42の第1面42A及び配線層37の第1面37Aがテープ基材71の上面71Aに接触するまで、チップキャパシタ40及びコア部21をテープ70に対して押圧する。
図5(c)に示す工程では、まず、上述のように製造された配線基板20に半導体チップ11を実装する。具体的には、配線基板20のパッドP1上に、半導体チップ11のバンプ12をフリップチップ接合する。続いて、フリップチップ接合された配線基板20と半導体チップ11との間に、アンダーフィル樹脂15を充填し、そのアンダーフィル樹脂15を硬化する。そして、外部接続用パッドP2上に外部接続端子16を形成する。例えば外部接続用パッドP2上に、適宜フラックスを塗布した後、外部接続端子16(ここでは、はんだボール)を搭載し、240〜260℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)チップキャパシタ40の一部を粘着剤72に埋設する際に、開口部21Y内の一部を埋めるように粘着剤72(絶縁層45)を開口部21Y内に形成した後に、その絶縁層45から露出された開口部21Y内を層間絶縁層61で充填するようにした。これにより、開口部21Yを層間絶縁層61で充填する際に、開口部21Y内の一部に絶縁層45が形成された状態となるため、開口部21Yの容積が大きくなった場合であっても、層間絶縁層61によって充填される空間の容積を小さくすることができる。このため、開口部21Yの容積が大きくなった場合であっても、従来に比べて、開口部21Y内を層間絶縁層61により好適に充填することができる。したがって、開口部21Yの上部に形成された層間絶縁層61に窪みが生じることを好適に抑制できる。換言すると、層間絶縁層61の第2面61Bを平坦に形成することができる。この結果、層間絶縁層61の第2面61B上に、微細な配線層62を好適に形成することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、チップキャパシタ40の接続端子42の第1面42Aを、配線層37の第1面37Aと同一平面上に形成するようにした。これに限らず、例えば接続端子42の第1面42Aを、配線層37の第1面37Aよりもコア部21の第2面36Bとは反対側の方向(図1における上方)に突出させるようにしてもよい。このような配線基板は、例えば以下のように形成することができる。
・上記実施形態では、チップキャパシタ40を全体的に粘着剤72に埋設するようにした。これに限らず、チップキャパシタ40の一部のみを粘着剤72に埋設するようにしてもよい。換言すると、開口部21Y内において、チップキャパシタ40の一部を被覆する絶縁層45を形成するようにしてもよい。
・上記実施形態及び上記各変形例における配線基板20では、コア部21の厚さよりも薄いチップキャパシタ40を内蔵するようにした。これに限らず、例えばコア部21の厚さよりも厚いチップキャパシタ40を配線基板20に内蔵するようにしてもよい。このような配線基板は、例えば以下のように形成することができる。
・上記実施形態及び上記各変形例では、配線基板20に、2つの接続端子42を有するチップキャパシタ40を内蔵するようにした。これに限らず、例えば3つ以上の接続端子42を有するキャパシタなどの電子部品を配線基板20に内蔵するようにしてもよい。
・上記実施形態及び上記各変形例における半導体装置10の配線基板20に実装される半導体チップの数や、その半導体チップの実装の形態(例えば、フリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ)などは様々に変形・変更することが可能である。
20 配線基板
21,80 コア部
21Y,80Y 開口部
35A,81A 第1面
36B,81B 第2面
37,83 配線層(第1配線層)
38,84 配線層(第2配線層)
40 チップキャパシタ(電子部品)
41 キャパシタ本体
42 接続端子
45 絶縁層(第1絶縁層)
51 層間絶縁層(第2絶縁層)
52 配線層(第3配線層)
57 ビア配線(第1ビア配線)
61 層間絶縁層(第3絶縁層)
62 配線層(第4配線層)
67 ビア配線(第2ビア配線)
70 テープ
71 テープ基材
72 粘着剤
Claims (3)
- 第1面と前記第1面とは反対側の第2面との間を貫通する開口部を有するコア部と、
前記コア部の第1面に形成された第1配線層と、
前記コア部の第2面に形成された第2配線層と、
前記開口部内に配置されるとともに、前記コア部の第1面より前記第2面とは反対側の第1方向に向かって一部が突出された電子部品と、
前記開口部内の一部に形成され、前記コア部の第1面を被覆する第1絶縁層と、
前記第1絶縁層の第1面と前記第1配線層の第1面とを被覆する第2絶縁層と、
前記第1絶縁層から露出された前記開口部内を充填するとともに、前記コア部の第2面と前記第2配線層の第2面及び側面とを被覆する第3絶縁層と、
前記第2絶縁層の第1面上に形成され、前記第2絶縁層を貫通する第1ビア配線を介して前記電子部品の接続端子の第1面と電気的に接続される第3配線層と、
前記第3絶縁層の第2面上に形成され、前記第3絶縁層を貫通する第2ビア配線を介して前記第2配線層と電気的に接続される第4配線層と、を有し、
前記第1絶縁層は、前記接続端子の第1面を除く前記電子部品の全面と、前記開口部の内壁面の一部とを被覆し、
前記第3絶縁層は、前記第1絶縁層の第2面と、前記第1絶縁層の第2面から露出した前記開口部の内壁面とを被覆し、
前記第1絶縁層の第1面と、前記接続端子の第1面と、前記第1配線層の第1面とが同一平面上に形成され、
前記第1配線層の第1面から前記第2絶縁層の第1面までの厚さと、前記第2配線層の第2面から前記第3絶縁層の第2面までの厚さとが等しくなるように設定されていることを特徴とする配線基板。 - 前記接続端子の第1面は前記第2絶縁層に被覆されていることを特徴とする請求項1に記載の配線基板。
- 第1面と前記第1面とは反対側の第2面とを有し、前記第1面に形成された第1配線層と前記第2面に形成された第2配線層とを有するコア部に、前記第1面と前記第2面との間を貫通する開口部を形成する工程と、
前記開口部を覆う粘着性を有する第1絶縁層とテープ基材とを含むテープの前記第1絶縁層を前記コア部の第1面側に貼着する工程と、
前記開口部に露出された前記第1絶縁層上に電子部品を配置する工程と、
前記電子部品及び前記コア部を前記第1絶縁層に対して押圧して、前記電子部品の接続端子の第1面及び前記第1配線層の第1面が前記テープ基材に接触するまで前記電子部品及び前記コア部を前記第1絶縁層に埋設し、前記接続端子の第1面を除く前記電子部品の全面を被覆するように前記第1絶縁層を前記開口部内の一部に形成するとともに、前記第1絶縁層によって、前記コア部の第1面と前記開口部の内壁面の一部とを被覆する工程と、
前記テープ基材を剥離する工程と、
前記コア部の第1面側に形成された前記第1絶縁層の第1面と前記接続端子の第1面と前記第1配線層の第1面とを被覆する第2絶縁層を形成するとともに、前記第1絶縁層から露出された前記開口部内を充填し、前記コア部の第2面と、前記第2配線層の第2面及び側面と、前記第1絶縁層の第2面と、前記第1絶縁層の第2面から露出された前記開口部の内壁面とを被覆する第3絶縁層を形成する工程と、
前記第2絶縁層を貫通して前記接続端子の第1面を露出する第1貫通孔を形成するとともに、前記第3絶縁層を貫通して前記第2配線層の第2面を露出する第2貫通孔を形成する工程と、
前記第1貫通孔に第1ビア配線を形成し、前記第2絶縁層の第1面上に前記第1ビア配線を介して前記接続端子と電気的に接続される第3配線層を形成するとともに、前記第2貫通孔に第2ビア配線を形成し、前記第3絶縁層の第2面上に前記第2ビア配線を介して前記第2配線層と電気的に接続される第4配線層を形成する工程と、
を有し、
前記第1絶縁層の第1面と、前記接続端子の第1面と、前記第1配線層の第1面とが同一平面上に形成され、
前記第2絶縁層及び前記第3絶縁層を形成する工程では、前記第1配線層の第1面から前記第2絶縁層の第1面までの厚さと、前記第2配線層の第2面から前記第3絶縁層の第2面までの厚さとが等しくなるように、前記第2絶縁層と前記第3絶縁層の厚さが設定されることを特徴とする配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013121872A JP6158601B2 (ja) | 2013-06-10 | 2013-06-10 | 配線基板及び配線基板の製造方法 |
US14/295,721 US9313894B2 (en) | 2013-06-10 | 2014-06-04 | Wiring substrate and manufacturing method of wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013121872A JP6158601B2 (ja) | 2013-06-10 | 2013-06-10 | 配線基板及び配線基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017074429A Division JP6343058B2 (ja) | 2017-04-04 | 2017-04-04 | 配線基板及び配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014239187A JP2014239187A (ja) | 2014-12-18 |
JP2014239187A5 JP2014239187A5 (ja) | 2016-02-18 |
JP6158601B2 true JP6158601B2 (ja) | 2017-07-05 |
Family
ID=52004496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013121872A Active JP6158601B2 (ja) | 2013-06-10 | 2013-06-10 | 配線基板及び配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9313894B2 (ja) |
JP (1) | JP6158601B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102042033B1 (ko) * | 2012-10-30 | 2019-11-08 | 엘지이노텍 주식회사 | 칩 실장형 인쇄회로기판 및 그 제조방법 |
US10159152B2 (en) * | 2015-12-21 | 2018-12-18 | Intel Corporation | Development of the advanced component in cavity technology |
JP2019067858A (ja) * | 2017-09-29 | 2019-04-25 | イビデン株式会社 | プリント配線板及びその製造方法 |
EP3474639B1 (en) * | 2017-10-20 | 2021-07-14 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Embedding a component into a component carrier by transferring the component into a cavity being already filled with filling material |
US10757813B2 (en) * | 2018-10-12 | 2020-08-25 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure and manufacturing method thereof |
JP2021022615A (ja) * | 2019-07-25 | 2021-02-18 | イビデン株式会社 | プリント配線板 |
JP2021022614A (ja) * | 2019-07-25 | 2021-02-18 | イビデン株式会社 | プリント配線板 |
US11328986B2 (en) * | 2019-08-28 | 2022-05-10 | Intel Corporation | Capacitor-wirebond pad structures for integrated circuit packages |
US20220069489A1 (en) * | 2020-08-28 | 2022-03-03 | Unimicron Technology Corp. | Circuit board structure and manufacturing method thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3672169B2 (ja) * | 1999-03-05 | 2005-07-13 | 日本特殊陶業株式会社 | コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法 |
TWI269423B (en) * | 2005-02-02 | 2006-12-21 | Phoenix Prec Technology Corp | Substrate assembly with direct electrical connection as a semiconductor package |
EP1729552A3 (en) * | 2005-06-03 | 2009-01-07 | Ngk Spark Plug Co., Ltd. | Wiring board and manufacturing method of wiring board |
JP5395360B2 (ja) * | 2008-02-25 | 2014-01-22 | 新光電気工業株式会社 | 電子部品内蔵基板の製造方法 |
JP5149917B2 (ja) * | 2009-03-27 | 2013-02-20 | 日立化成工業株式会社 | 熱硬化性樹脂組成物、並びにこれを用いたプリプレグ、積層板及び多層プリント配線板 |
US8299366B2 (en) | 2009-05-29 | 2012-10-30 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
JP5001395B2 (ja) * | 2010-03-31 | 2012-08-15 | イビデン株式会社 | 配線板及び配線板の製造方法 |
KR101204233B1 (ko) * | 2010-12-22 | 2012-11-26 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
JP2012164952A (ja) * | 2011-01-20 | 2012-08-30 | Ibiden Co Ltd | 電子部品内蔵配線板及びその製造方法 |
JP2013080846A (ja) * | 2011-10-04 | 2013-05-02 | Ibiden Co Ltd | 配線板及びその製造方法 |
-
2013
- 2013-06-10 JP JP2013121872A patent/JP6158601B2/ja active Active
-
2014
- 2014-06-04 US US14/295,721 patent/US9313894B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014239187A (ja) | 2014-12-18 |
US9313894B2 (en) | 2016-04-12 |
US20140360760A1 (en) | 2014-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6158601B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP6752553B2 (ja) | 配線基板 | |
TWI645519B (zh) | 元件內埋式封裝載板及其製作方法 | |
JP6375121B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6152254B2 (ja) | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 | |
JP5662551B1 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6324876B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6462480B2 (ja) | 配線基板及び配線基板の製造方法 | |
TWI443791B (zh) | 佈線基板之製造方法、半導體裝置之製造方法及佈線基板 | |
JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
JP6358431B2 (ja) | 電子部品装置及びその製造方法 | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
US20150001738A1 (en) | Wiring board, semiconductor device, and method of manufacturing wiring board | |
JP6550260B2 (ja) | 配線基板及び配線基板の製造方法 | |
WO2007077735A1 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
JP2014127623A (ja) | 配線基板及び配線基板の製造方法 | |
JP2010171413A (ja) | 部品内蔵配線基板の製造方法 | |
JP6291738B2 (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2015225895A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
JP7247046B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2017143096A (ja) | 配線基板、半導体装置及び配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151225 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170404 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6158601 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |