JP2014239187A5 - - Google Patents

Download PDF

Info

Publication number
JP2014239187A5
JP2014239187A5 JP2013121872A JP2013121872A JP2014239187A5 JP 2014239187 A5 JP2014239187 A5 JP 2014239187A5 JP 2013121872 A JP2013121872 A JP 2013121872A JP 2013121872 A JP2013121872 A JP 2013121872A JP 2014239187 A5 JP2014239187 A5 JP 2014239187A5
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
layer
electronic component
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013121872A
Other languages
English (en)
Other versions
JP6158601B2 (ja
JP2014239187A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013121872A priority Critical patent/JP6158601B2/ja
Priority claimed from JP2013121872A external-priority patent/JP6158601B2/ja
Priority to US14/295,721 priority patent/US9313894B2/en
Publication of JP2014239187A publication Critical patent/JP2014239187A/ja
Publication of JP2014239187A5 publication Critical patent/JP2014239187A5/ja
Application granted granted Critical
Publication of JP6158601B2 publication Critical patent/JP6158601B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明の一観点によれば、第1面と前記第1面とは反対側の第2面との間を貫通する開口部を有するコア部と、前記コア部の第1面に形成された第1配線層と、前記コア部の第2面に形成された第2配線層と、前記開口部内に配置されるとともに、前記コア部の第1面より前記第2面とは反対側の第1方向に向かって一部が突出された電子部品と、前記開口部内の一部に形成され、前記電子部品の側面の少なくとも一部を被覆するとともに前記コア部の第1面を被覆する第1絶縁層と、前記第1絶縁層の第1面を被覆する第2絶縁層と、前記第1絶縁層から露出された前記開口部内を充填するとともに、前記コア部の第2面を被覆する第3絶縁層と、前記第2絶縁層上に形成され、少なくとも前記第2絶縁層を貫通する第1ビア配線を介して前記電子部品と電気的に接続される第3配線層と、前記第3絶縁層上に形成され、前記第3絶縁層を貫通する第2ビア配線を介して前記第2配線層と電気的に接続される第4配線層と、をし、前記第1配線層上に形成された前記第1絶縁層及び前記第2絶縁層の厚さと、前記第2配線層上に形成された前記第3絶縁層の厚さとが等しくなるように設定されている

Claims (9)

  1. 第1面と前記第1面とは反対側の第2面との間を貫通する開口部を有するコア部と、
    前記コア部の第1面に形成された第1配線層と、
    前記コア部の第2面に形成された第2配線層と、
    前記開口部内に配置されるとともに、前記コア部の第1面より前記第2面とは反対側の第1方向に向かって一部が突出された電子部品と、
    前記開口部内の一部に形成され、前記電子部品の側面の少なくとも一部を被覆するとともに前記コア部の第1面を被覆する第1絶縁層と、
    前記第1絶縁層の第1面を被覆する第2絶縁層と、
    前記第1絶縁層から露出された前記開口部内を充填するとともに、前記コア部の第2面を被覆する第3絶縁層と、
    前記第2絶縁層上に形成され、少なくとも前記第2絶縁層を貫通する第1ビア配線を介して前記電子部品と電気的に接続される第3配線層と、
    前記第3絶縁層上に形成され、前記第3絶縁層を貫通する第2ビア配線を介して前記第2配線層と電気的に接続される第4配線層と、をし、
    前記第1配線層上に形成された前記第1絶縁層及び前記第2絶縁層の厚さと、前記第2配線層上に形成された前記第3絶縁層の厚さとが等しくなるように設定されていることを特徴とする配線基板。
  2. 第1面と前記第1面とは反対側の第2面との間を貫通する開口部を有するコア部と、
    前記コア部の第1面に形成された第1配線層と、
    前記コア部の第2面に形成された第2配線層と、
    前記開口部内に配置されるとともに、前記コア部の第1面より前記第2面とは反対側の第1方向に向かって一部が突出された電子部品と、
    前記開口部内の一部に形成され、前記電子部品の側面の少なくとも一部を被覆するとともに前記コア部の第1面を被覆する第1絶縁層と、
    前記第1絶縁層の第1面と前記第1配線層の第1面とを被覆する第2絶縁層と、
    前記第1絶縁層から露出された前記開口部内を充填するとともに、前記コア部の第2面と前記第2配線層の第2面及び側面とを被覆する第3絶縁層と、
    前記第2絶縁層の第1面上に形成され、前記第2絶縁層を貫通する第1ビア配線を介して前記電子部品の接続端子の第1面と電気的に接続される第3配線層と、
    前記第3絶縁層の第2面上に形成され、前記第3絶縁層を貫通する第2ビア配線を介して前記第2配線層と電気的に接続される第4配線層と、を有し、
    前記第1絶縁層の第1面と、前記接続端子の第1面と、前記第1配線層の第1面とが同一平面上に形成され、
    前記第1配線層の第1面から前記第2絶縁層の第1面までの厚さと、前記第2配線層の第2面から前記第3絶縁層の第2面までの厚さとが等しくなるように設定されていることを特徴とする配線基板。
  3. 前記第1絶縁層は、前記コア部の第1面よりも前記第1方向に突出された前記電子部品の側面全面を被覆することを特徴とする請求項1又は2に記載の配線基板。
  4. 前記コア部の第1面よりも前記第1方向に突出された前記電子部品の接続端子の第1面が前記第1絶縁層の第1面と面一になるように形成され、
    前記接続端子の第1面は前記第2絶縁層に被覆されていることを特徴とする請求項1〜3のいずれか1つに記載の配線基板。
  5. 前記第1絶縁層は、前記開口部内に配置された前記電子部品の全面を被覆することを特徴とする請求項1〜4のいずれか1つに記載の配線基板。
  6. 第1面と前記第1面とは反対側の第2面とを有し、前記第1面に形成された第1配線層と前記第2面に形成された第2配線層とを有するコア部に、前記第1面と前記第2面との間を貫通する開口部を形成する工程と、
    前記開口部を覆う粘着性を有する第1絶縁層とテープ基材とを含むテープの前記第1絶縁層を前記コア部の第1面側に貼着する工程と、
    前記開口部に露出された前記第1絶縁層上に電子部品を配置する工程と、
    前記電子部品及び前記コア部を前記第1絶縁層に対して押圧して前記コア部の一部を前記第1絶縁層に埋設し、前記電子部品の側面の少なくとも一部を被覆するように前記第1絶縁層を前記開口部内の一部に形成するとともに、前記第1絶縁層によって前記コア部の第1面を被覆する工程と、
    前記テープ基材を剥離する工程と、
    前記コア部の第1面側に形成された前記第1絶縁層の第1面を被覆する第2絶縁層を形成するとともに、前記第1絶縁層から露出された前記開口部内を充填し、前記コア部の第2面を被覆する第3絶縁層を形成する工程と、
    少なくとも前記第2絶縁層を貫通して前記電子部品を露出する第1貫通孔を形成するとともに、前記第3絶縁層を貫通して前記第2配線層を露出する第2貫通孔を形成する工程と、
    前記第1貫通孔に第1ビア配線を形成し、前記第2絶縁層上に前記第1ビア配線を介して前記電子部品と電気的に接続される第3配線層を形成するとともに、前記第2貫通孔に第2ビア配線を形成し、前記第3絶縁層上に前記第2ビア配線を介して前記第2配線層と電気的に接続される第4配線層を形成する工程と、
    を有し、
    前記第2絶縁層及び前記第3絶縁層を形成する工程では、前記第1配線層上に形成された前記第1絶縁層及び前記第2絶縁層の厚さと、前記第2配線層上に形成された前記第3絶縁層の厚さとが等しくなるように、前記第2絶縁層と前記第3絶縁層の厚さが設定されることを特徴とする配線基板の製造方法。
  7. 第1面と前記第1面とは反対側の第2面とを有し、前記第1面に形成された第1配線層と前記第2面に形成された第2配線層とを有するコア部に、前記第1面と前記第2面との間を貫通する開口部を形成する工程と、
    前記開口部を覆う粘着性を有する第1絶縁層とテープ基材とを含むテープの前記第1絶縁層を前記コア部の第1面側に貼着する工程と、
    前記開口部に露出された前記第1絶縁層上に電子部品を配置する工程と、
    前記電子部品及び前記コア部を前記第1絶縁層に対して押圧して、前記電子部品の接続端子の第1面及び前記第1配線層の第1面が前記テープ基材に接触するまで前記電子部品及び前記コア部を前記第1絶縁層に埋設し、前記電子部品の側面の少なくとも一部を被覆するように前記第1絶縁層を前記開口部内の一部に形成するとともに、前記第1絶縁層によって前記コア部の第1面を被覆する工程と、
    前記テープ基材を剥離する工程と、
    前記コア部の第1面側に形成された前記第1絶縁層の第1面と前記接続端子の第1面と前記第1配線層の第1面とを被覆する第2絶縁層を形成するとともに、前記第1絶縁層から露出された前記開口部内を充填し、前記コア部の第2面と前記第2配線層の第2面及び側面とを被覆する第3絶縁層を形成する工程と、
    前記第2絶縁層を貫通して前記接続端子の第1面を露出する第1貫通孔を形成するとともに、前記第3絶縁層を貫通して前記第2配線層の第2面を露出する第2貫通孔を形成する工程と、
    前記第1貫通孔に第1ビア配線を形成し、前記第2絶縁層の第1面上に前記第1ビア配線を介して前記接続端子と電気的に接続される第3配線層を形成するとともに、前記第2貫通孔に第2ビア配線を形成し、前記第3絶縁層の第2面上に前記第2ビア配線を介して前記第2配線層と電気的に接続される第4配線層を形成する工程と、
    を有し、
    前記第1絶縁層の第1面と、前記接続端子の第1面と、前記第1配線層の第1面とが同一平面上に形成され、
    前記第2絶縁層及び前記第3絶縁層を形成する工程では、前記第1配線層の第1面から前記第2絶縁層の第1面までの厚さと、前記第2配線層の第2面から前記第3絶縁層の第2面までの厚さとが等しくなるように、前記第2絶縁層と前記第3絶縁層の厚さが設定されることを特徴とする配線基板の製造方法。
  8. 前記開口部内に前記第1絶縁層を形成する工程では、
    前記電子部品の接続端子が前記テープ基材に接触するまで前記電子部品を前記第1絶縁層に埋設することを特徴とする請求項に記載の配線基板の製造方法。
  9. 前記開口部内に前記第1絶縁層を形成する工程では、
    前記開口部内に配置された前記電子部品の全面を被覆するように前記第1絶縁層が形成されることを特徴とする請求項6〜8のいずれか1つに記載の配線基板の製造方法。
JP2013121872A 2013-06-10 2013-06-10 配線基板及び配線基板の製造方法 Active JP6158601B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013121872A JP6158601B2 (ja) 2013-06-10 2013-06-10 配線基板及び配線基板の製造方法
US14/295,721 US9313894B2 (en) 2013-06-10 2014-06-04 Wiring substrate and manufacturing method of wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013121872A JP6158601B2 (ja) 2013-06-10 2013-06-10 配線基板及び配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017074429A Division JP6343058B2 (ja) 2017-04-04 2017-04-04 配線基板及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2014239187A JP2014239187A (ja) 2014-12-18
JP2014239187A5 true JP2014239187A5 (ja) 2016-02-18
JP6158601B2 JP6158601B2 (ja) 2017-07-05

Family

ID=52004496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013121872A Active JP6158601B2 (ja) 2013-06-10 2013-06-10 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9313894B2 (ja)
JP (1) JP6158601B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
US10159152B2 (en) * 2015-12-21 2018-12-18 Intel Corporation Development of the advanced component in cavity technology
US20180177045A1 (en) 2016-12-21 2018-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding Component in Component Carrier by Component Fixation Structure
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
EP3474639B1 (en) * 2017-10-20 2021-07-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding a component into a component carrier by transferring the component into a cavity being already filled with filling material
US10757813B2 (en) * 2018-10-12 2020-08-25 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
JP2021022615A (ja) * 2019-07-25 2021-02-18 イビデン株式会社 プリント配線板
JP2021022614A (ja) * 2019-07-25 2021-02-18 イビデン株式会社 プリント配線板
US11328986B2 (en) * 2019-08-28 2022-05-10 Intel Corporation Capacitor-wirebond pad structures for integrated circuit packages
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672169B2 (ja) * 1999-03-05 2005-07-13 日本特殊陶業株式会社 コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
TWI396481B (zh) * 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法
JP5395360B2 (ja) * 2008-02-25 2014-01-22 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP5149917B2 (ja) * 2009-03-27 2013-02-20 日立化成工業株式会社 熱硬化性樹脂組成物、並びにこれを用いたプリプレグ、積層板及び多層プリント配線板
US8299366B2 (en) 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
KR101204233B1 (ko) * 2010-12-22 2012-11-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2013080846A (ja) * 2011-10-04 2013-05-02 Ibiden Co Ltd 配線板及びその製造方法

Similar Documents

Publication Publication Date Title
JP2014239187A5 (ja)
JP2014239186A5 (ja)
JP2016192568A5 (ja)
JP2015070007A5 (ja)
JP2017108019A5 (ja)
JP2016207957A5 (ja)
JP2012109350A5 (ja)
JP2015041630A5 (ja)
JP2016063046A5 (ja)
JP2010171377A5 (ja)
JP2009135162A5 (ja)
TW200731897A (en) Method for fabricating circuit board with conductive structure
JP2013247353A5 (ja)
JP2014192452A5 (ja)
KR102158068B1 (ko) 임베디드 인쇄회로기판
JP2014003087A5 (ja)
JP2009283739A5 (ja)
JP2010267805A5 (ja)
JP2010219121A5 (ja) 半導体装置及びその製造方法、電子装置
JP2015185773A5 (ja)
JP2014049558A5 (ja)
JP2018125350A5 (ja)
JP2016149517A5 (ja)
JP2019083234A5 (ja)
JP2009004584A5 (ja)