JP2015185773A5 - - Google Patents

Download PDF

Info

Publication number
JP2015185773A5
JP2015185773A5 JP2014062735A JP2014062735A JP2015185773A5 JP 2015185773 A5 JP2015185773 A5 JP 2015185773A5 JP 2014062735 A JP2014062735 A JP 2014062735A JP 2014062735 A JP2014062735 A JP 2014062735A JP 2015185773 A5 JP2015185773 A5 JP 2015185773A5
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
core
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014062735A
Other languages
English (en)
Other versions
JP2015185773A (ja
JP6341714B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2014062735A priority Critical patent/JP6341714B2/ja
Priority claimed from JP2014062735A external-priority patent/JP6341714B2/ja
Priority to US14/663,921 priority patent/US10978383B2/en
Publication of JP2015185773A publication Critical patent/JP2015185773A/ja
Publication of JP2015185773A5 publication Critical patent/JP2015185773A5/ja
Application granted granted Critical
Publication of JP6341714B2 publication Critical patent/JP6341714B2/ja
Priority to US17/201,631 priority patent/US11430725B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本配線基板は、コア層と、前記コア層の一方の面に形成された第1配線層と、前記コア層の一方の面に、前記第1配線層を覆うように形成された第1絶縁層と、前記第1絶縁層に埋設されたビア配線と、前記第1絶縁層の前記コア層と接する面とは反対側の面である第1面に形成された第2配線層と、前記第1絶縁層の前記第1面に、前記第2配線層を覆うように形成された、前記第1絶縁層よりも薄い第2絶縁層と、を有し、前記第1配線層は、パッドと、前記パッドの周囲に設けられたプレーン層と、を含み、前記第1絶縁層の前記第1面及び前記ビア配線の一方の端面は研磨された面であり、前記ビア配線の一方の端面は、前記第1絶縁層の前記第1面から露出し、前記第2配線層と直接接合されており、前記ビア配線の他方の端面は、前記第1絶縁層内で前記パッドと直接接合されていることを要件とする。

Claims (13)

  1. コア層と、
    前記コア層の一方の面に形成された第1配線層と、
    前記コア層の一方の面に、前記第1配線層を覆うように形成された第1絶縁層と、
    前記第1絶縁層に埋設されたビア配線と、
    前記第1絶縁層の前記コア層と接する面とは反対側の面である第1面に形成された第2配線層と、
    前記第1絶縁層の前記第1面に、前記第2配線層を覆うように形成された、前記第1絶縁層よりも薄い第2絶縁層と、を有し、
    前記第1配線層は、パッドと、前記パッドの周囲に設けられたプレーン層と、を含み、
    前記第1絶縁層の前記第1面及び前記ビア配線の一方の端面は研磨された面であり、
    前記ビア配線の一方の端面は、前記第1絶縁層の前記第1面から露出し、前記第2配線層と直接接合されており、
    前記ビア配線の他方の端面は、前記第1絶縁層内で前記パッドと直接接合されている配線基板。
  2. 前記プレーン層は、グランド又は電源と接続されている請求項1記載の配線基板。
  3. 前記ビア配線の一方の端面は、前記第1絶縁層の前記第1面と面一である請求項1又は2記載の配線基板。
  4. 前記第2配線層は、シード層上に電解めっき層を積層した構造であり、
    前記ビア配線の一方の端面は、前記第2配線層を構成する前記シード層と直接接合されている請求項1乃至3の何れか一項記載の配線基板。
  5. 前記第1絶縁層はフィラーを含有しており、
    前記第2絶縁層は、前記第1絶縁層よりも少ない量のフィラーを含有しているか、又は、フィラーを含有していない請求項1乃至4の何れか一項記載の配線基板。
  6. 前記コア層の他方の面に形成された第3配線層と、
    前記コア層の他方の面に、前記第3配線層を覆うように形成された第3絶縁層と、
    前記第3絶縁層の前記コア層と接する面とは反対側の面である第2面に形成された第4配線層と、
    前記第3絶縁層の前記第2面に、前記第4配線層を選択的に露出するように形成されたソルダーレジスト層と、を有する請求項1乃至5の何れか一項記載の配線基板。
  7. 前記第2絶縁層側が電子部品が搭載される電子部品搭載面となり、前記ソルダーレジスト層側が外部接続端子が形成される外部接続端子面となる請求項6記載の配線基板。
  8. 前記第3配線層は、パッドと、前記パッドの周囲に設けられたプレーン層と、を含み、
    前記第3配線層のパッドは、前記コア層を貫通する貫通配線を介して、前記第1配線層のパッドと接続されている請求項6又は7記載の配線基板。
  9. 前記第1絶縁層及び前記第3絶縁層を構成する樹脂は非感光性であり、
    前記第2絶縁層及び前記ソルダーレジスト層を構成する樹脂は感光性である請求項6乃至8の何れか一項記載の配線基板。
  10. 前記第1絶縁層及び前記第3絶縁層の弾性率は、前記コア層の弾性率よりも小さく、
    前記第2絶縁層及び前記ソルダーレジスト層の弾性率は、前記第1絶縁層及び前記第3絶縁層の弾性率よりも小さい請求項6乃至9の何れか一項記載の配線基板。
  11. 前記第1絶縁層及び前記第3絶縁層の熱膨張係数は、前記コア層の熱膨張係数よりも大きく、
    前記第2絶縁層及び前記ソルダーレジスト層の熱膨張係数は、前記第1絶縁層及び前記第3絶縁層の熱膨張係数よりも大きい請求項6乃至10の何れか一項記載の配線基板。
  12. コア層の一方の面に、パッドと、前記パッドの周囲に設けられたプレーン層と、を含む第1配線層を形成する工程と、
    前記コア層の一方の面に、前記第1配線層を覆うように第1絶縁層を形成する工程と、
    前記第1絶縁層に、前記パッドを露出するビアホールを形成する工程と、
    前記第1絶縁層上に、前記ビアホール内を充填する金属層を形成する工程と、
    前記金属層及び前記第1絶縁層の上面を研磨し、前記第1絶縁層の上面を露出すると共に、前記第1絶縁層の上面に端面が露出するビア配線を形成する工程と、
    前記第1絶縁層の上面に、前記ビア配線の端面と直接接合された第2配線層を形成する工程と、
    前記第2配線層上に、前記第1絶縁層より薄い第2絶縁層を形成する工程と、を有する配線基板の製造方法。
  13. 前記コア層の他方の面に第3配線層を形成する工程と、
    前記コア層の他方の面に、前記第3配線層を覆うように第3絶縁層を形成する工程と、
    前記第3絶縁層の前記コア層と接する面とは反対側の面である第2面に第4配線層を形成する工程と、
    前記第3絶縁層の前記第2面に、前記第4配線層を選択的に露出するようにソルダーレジスト層を形成する工程と、を有する請求項12記載の配線基板の製造方法。
JP2014062735A 2014-03-25 2014-03-25 配線基板及びその製造方法 Active JP6341714B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014062735A JP6341714B2 (ja) 2014-03-25 2014-03-25 配線基板及びその製造方法
US14/663,921 US10978383B2 (en) 2014-03-25 2015-03-20 Wiring board and method of manufacturing the same
US17/201,631 US11430725B2 (en) 2014-03-25 2021-03-15 Wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014062735A JP6341714B2 (ja) 2014-03-25 2014-03-25 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015185773A JP2015185773A (ja) 2015-10-22
JP2015185773A5 true JP2015185773A5 (ja) 2017-02-02
JP6341714B2 JP6341714B2 (ja) 2018-06-13

Family

ID=54192464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014062735A Active JP6341714B2 (ja) 2014-03-25 2014-03-25 配線基板及びその製造方法

Country Status (2)

Country Link
US (2) US10978383B2 (ja)
JP (1) JP6341714B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017152536A (ja) * 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP6995743B2 (ja) * 2016-04-28 2022-01-17 デンカ株式会社 セラミック回路基板及びその製造方法
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
US11309252B2 (en) * 2017-11-13 2022-04-19 Dyi-chung Hu Package substrate and package structure
KR20220165719A (ko) 2020-04-10 2022-12-15 보에 테크놀로지 그룹 컴퍼니 리미티드 구동 기판, 구동 기판의 제작 방법 및 표시 장치

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6399892B1 (en) * 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
US7371974B2 (en) * 2001-03-14 2008-05-13 Ibiden Co., Ltd. Multilayer printed wiring board
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP3872712B2 (ja) * 2002-04-18 2007-01-24 日本特殊陶業株式会社 多層配線基板
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US7249337B2 (en) * 2003-03-06 2007-07-24 Sanmina-Sci Corporation Method for optimizing high frequency performance of via structures
KR100971104B1 (ko) * 2004-02-24 2010-07-20 이비덴 가부시키가이샤 반도체 탑재용 기판
JP2006100463A (ja) * 2004-09-29 2006-04-13 Ibiden Co Ltd プリント配線板用層間絶縁層、プリント配線板およびその製造方法
KR20060045208A (ko) * 2004-11-12 2006-05-17 삼성테크윈 주식회사 반도체 팩키지용 회로기판 및 이의 제조방법
JP4673207B2 (ja) * 2005-12-16 2011-04-20 イビデン株式会社 多層プリント配線板およびその製造方法
JP4964481B2 (ja) * 2006-03-24 2012-06-27 日本特殊陶業株式会社 配線基板
US8115113B2 (en) * 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
JP5121574B2 (ja) * 2008-05-28 2013-01-16 新光電気工業株式会社 配線基板及び半導体パッケージ
CN102106198B (zh) * 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP2010192784A (ja) * 2009-02-20 2010-09-02 Kyocera Corp 配線基板およびプローブカードならびに電子装置
US9299648B2 (en) * 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
WO2010134511A1 (ja) * 2009-05-20 2010-11-25 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP5460388B2 (ja) * 2010-03-10 2014-04-02 新光電気工業株式会社 半導体装置及びその製造方法
JP2012054395A (ja) * 2010-09-01 2012-03-15 Nec Corp 半導体パッケージ
US9006580B2 (en) * 2011-06-09 2015-04-14 Ngk Spark Plug Co., Ltd. Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
JP5808586B2 (ja) * 2011-06-21 2015-11-10 新光電気工業株式会社 インターポーザの製造方法
JP6081693B2 (ja) 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP5941735B2 (ja) * 2012-04-10 2016-06-29 新光電気工業株式会社 配線基板の製造方法及び配線基板
CN103843471A (zh) * 2012-04-26 2014-06-04 日本特殊陶业株式会社 多层布线基板及其制造方法
KR101412225B1 (ko) * 2012-08-10 2014-06-25 이비덴 가부시키가이샤 배선판 및 그 제조 방법
KR101420543B1 (ko) * 2012-12-31 2014-08-13 삼성전기주식회사 다층기판
US9000302B2 (en) * 2013-04-17 2015-04-07 Shinko Electric Industries Co., Ltd. Wiring board
JP5662551B1 (ja) * 2013-12-20 2015-01-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6298722B2 (ja) * 2014-06-10 2018-03-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
JP6375159B2 (ja) * 2014-07-07 2018-08-15 新光電気工業株式会社 配線基板、半導体パッケージ
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9520352B2 (en) * 2014-12-10 2016-12-13 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device

Similar Documents

Publication Publication Date Title
JP2017108019A5 (ja)
JP2015185773A5 (ja)
JP2014239186A5 (ja)
JP2016192568A5 (ja)
JP2016207957A5 (ja)
JP2013254830A5 (ja)
JP2012109566A5 (ja)
JP2012109350A5 (ja)
JP2014049476A5 (ja)
JP2010251395A5 (ja)
JP2012039090A5 (ja)
JP2010153505A5 (ja)
JP2009105393A5 (ja)
JP2010245259A5 (ja)
JP6606331B2 (ja) 電子装置
JP2015516693A5 (ja)
JP2015070007A5 (ja)
JP2015122385A5 (ja)
JP2006339559A5 (ja)
JP2016096292A5 (ja)
JP2014049477A5 (ja)
JP2010251367A5 (ja)
JP2014239187A5 (ja)
JP2013033894A5 (ja)
JP2016149517A5 (ja)