JP2015516693A5 - - Google Patents

Download PDF

Info

Publication number
JP2015516693A5
JP2015516693A5 JP2015512167A JP2015512167A JP2015516693A5 JP 2015516693 A5 JP2015516693 A5 JP 2015516693A5 JP 2015512167 A JP2015512167 A JP 2015512167A JP 2015512167 A JP2015512167 A JP 2015512167A JP 2015516693 A5 JP2015516693 A5 JP 2015516693A5
Authority
JP
Japan
Prior art keywords
cavity
module
substrate
contact
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015512167A
Other languages
English (en)
Other versions
JP2015516693A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/IB2013/053749 external-priority patent/WO2013171636A1/en
Publication of JP2015516693A publication Critical patent/JP2015516693A/ja
Publication of JP2015516693A5 publication Critical patent/JP2015516693A5/ja
Pending legal-status Critical Current

Links

Description

ある実施形態では導電性トレースは、空洞を取り囲む基板の表面に平行な、1つまたはそれ以上の平面に配置される導電線を有する。空洞を取り囲む基板の表面に直角な、基板の側面に複数の接点パッドを有し、ここにおいて少なくとも1つの導電線は、導電性接点の1つと基板のその側面上の接点パッドの1つとを接続するように構成される。
開示された実施形態では、モジュールは基板の外部表面の中または上に埋め込まれた1つまたはそれ以上のディスクリート電子部品を有する。ディスクリート電子部品または前記モジュール全体が事前設定の動作特性に適合するように構成されそしてトリミングされる。

Claims (20)

  1. 電子モジュールであって、
    空洞を内包する絶縁材料からなる基板と;
    前記空洞内に搭載された少なくとも1つの第1の電子部品と接触するように構成された前記空洞内の第1の導電性接点と;
    前記空洞の上をまたいで搭載される少なくとも1つの第2の電子部品に接触するように構成される、前記空洞を取り囲む前記基板の表面上の第2の導電性接点と;そして
    前記第1と第2の導電性接点と電気通信する前記基板内の導電性トレースと;
    を有することを特徴とする、モジュール。
  2. 前記導電性トレースは、前記空洞を取り囲む前記基板の表面に平行な1つまたはそれ以上の平面に配置される導電線を有し、
    前記空洞を取り囲む前記基板の表面に直角な前記基板の側面に複数の接点パッドを有し、ここにおいて少なくとも1つの前記導電線は、前記導電性接点の1つと前記基板の側面の前記接点パッドの1つとを接続するように構成される、
    ことを特徴とする請求項に記載のモジュール。
  3. 前記基板の外部表面の中または上に埋め込まれた1つまたはそれ以上のディスクリート電子部品を有する、ことを特徴とする請求項1または2に記載のモジュール。
  4. 前記ディスクリート電子部品は当該ディスクリート電子部品または前記モジュール全体が事前設定の動作特性に適合するように構成されそしてトリミングされる、ことを特徴とする請求項に記載のモジュール。
  5. 前記第1の導電性接点が配置される前記空洞は内部空洞であり、そして、前記第2導電性接点が上に配置される、前記内部空洞を取り囲む前記基板の表面は内部表面であり、ここにおいて、
    前記基板は、少なくとも1つの記第2の電子部品を含むように構成され、そして前記基板の外部表面に取り囲まれる外部空洞を有し、前記外部表面の上に第3の導電性接点が配置され、前記第3の導電性接点は前記外部空洞の上をまたいで搭載される少なくとも1つの第3の電子部品と接触するように構成される、
    ことを特徴とする請求項1−のいずれかに記載のモジュール。
  6. 前記空洞は前記基板の第1の側に形成され、そして前記基板は、前記基板の前記第1の側とは反対側の第2の側の上に1つまたはそれ以上の第3の電子部品を搭載するように構成される、ことを特徴とする請求項1−のいずれかに記載のモジュール。
  7. 前記基板の前記第1の側に形成された空洞は第1の空洞であり、そして第2の空洞は、前記基板の第2の側に形成され、前記第2の空洞内に搭載される少なくとも1つの前記第3の電子部品を含むように構成される、ことを特徴とする請求項に記載のモジュール。
  8. 前記基板の前記第2の側は、少なくとも別の1つの前記第3の電子部品が前記第2の空洞の上をまたいで搭載されるように構成される、ことを特徴とする請求項に記載のモジュール。
  9. 電気的および機械的に結合した少なくとも第1と第2のモジュールを含む電子組立体であって、それぞれの前記モジュールは:
    空洞を内包する絶縁材料からなる基板と;
    前記空洞内に搭載された少なくとも1つの第1の電子部品と接触するように構成された前記空洞内の第1の導電性接点と;
    前記空洞の上をまたいで搭載される少なくとも1つの第2の電子部品に接触するように構成される、前記空洞を取り囲む前記基板の表面上の第2の導電性接点と;そして
    前記第1と第2の導電性接点と電気通信する前記基板内の導電性トレースと;
    を有する、ことを特徴とする組立体。
  10. 少なくとも前記第1と第2のモジュールは前記モジュールの外部表面にそれぞれ接点パッドを有し、前記接点パッドは、前記導電性トレースと接続しそして少なくとも前記第1と第2のモジュール間の電気通信を提供するため前記組立体内で結合されている、ことを特徴とする請求項に記載の組立体。
  11. 少なくとも前記第1のモジュールは前記組立体内で前記第2のモジュールの上に積み重ねられている、ことを特徴とする請求項または10に記載の組立体。
  12. 前記第1のモジュールは、前記第1のモジュール内の前記空洞とは反対側の、前記第1のモジュールの基板の下面が、前記第2のモジュール内に形成された前記空洞の上をまたぎそして塞ぐように積み重ねられる、ことを特徴とする請求項11に記載の組立体。
  13. 前記第1のモジュールは、前記第1のモジュール内の前記空洞が前記第2のモジュール内に形成された前記空洞に対面するように積み重ねられる、ことを特徴とする請求項11に記載の組立体。
  14. 前記第1のモジュールは、前記第1のモジュール内の前記空洞を取り囲む前記第1のモジュールの前記基板の前記表面に直角な、前記第1のモジュールの側面上の接点パッドにより、前記第2のモジュールに接続される、ことを特徴とする請求項11に記載の組立体。
  15. 前記第1のモジュール内の前記空洞と前記第2のモジュール内の前記空洞が相互に平行なそれぞれの向きに開口するように、前記第1のモジュールが配向する、ことを特徴とする請求項14に記載の組立体。
  16. 前記第1のモジュール内の前記空洞と前記第2のモジュール内の前記空洞が相互に直角なそれぞれの向きに開口するように、前記第1のモジュールが配向する、ことを特徴とする請求項14に記載の組立体。
  17. 絶縁性ベースを有し、ここにおいて少なくとも前記第1と第2のモジュールが前記絶縁ベースの表面上に並んで搭載され、前記第1のモジュール内の前記空洞と前記第2のモジュール内の前記空洞が前記表面に直角な向きに開口する、ことを特徴とする請求項または10に記載の組立体。
  18. 電子モジュールを作成する方法であって、
    空洞を内包する絶縁材料からなる基板であって、前記空洞内の第1の導電性接点と、前記空洞を取り囲む前記基板の表面上の第2の導電性接点と、そして前記第1と第2の導電性接点と電気的に通信する前記基板内の導電性トレースと、を有する基板を提供するステップと;
    少なくとも1つの第1の電子部品を前記第1の導電性接点と接触して前記空洞内に搭載するステップと;そして
    少なくとも1つの第2の電子部品を、前記空洞の上をまたいで前記空洞を取り囲む前記基板の前記表面上に前記第2の導電性接点と接触して搭載するステップと;
    を有することを特徴とする方法。
  19. 前記基板を提供するステップは、前記基板の外部表面の中または上に1つまたはそれ以上のディスクリート電子部品を埋め込むステップを有し、
    前記1つまたはそれ以上のディスクリート電子部品を埋め込むステップは、前記部品または前記モジュール全体が事前設定の動作特性に適合するように前記埋め込まれた部品の少なくとも1つをトリミングするステップを有する、ことを特徴とする請求項18に記載の方法。
  20. 電子組立体を作成する方法であって、請求項18または19のいずれかの方法に従って作成された、少なくとも第1と第2のモジュールを電気的および機械的に結合させるステップを有する、ことを特徴とする方法。
JP2015512167A 2012-05-17 2013-05-09 電子集積のための3次元モジュール Pending JP2015516693A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261648098P 2012-05-17 2012-05-17
US61/648,098 2012-05-17
US201261654888P 2012-06-03 2012-06-03
US61/654,888 2012-06-03
US201261670616P 2012-07-12 2012-07-12
US61/670,616 2012-07-12
PCT/IB2013/053749 WO2013171636A1 (en) 2012-05-17 2013-05-09 Three-dimensional modules for electronic integration

Publications (2)

Publication Number Publication Date
JP2015516693A JP2015516693A (ja) 2015-06-11
JP2015516693A5 true JP2015516693A5 (ja) 2016-05-19

Family

ID=49583222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015512167A Pending JP2015516693A (ja) 2012-05-17 2013-05-09 電子集積のための3次元モジュール

Country Status (6)

Country Link
US (2) US20150131248A1 (ja)
EP (1) EP2850649A4 (ja)
JP (1) JP2015516693A (ja)
CN (1) CN104285278A (ja)
TW (1) TW201411800A (ja)
WO (1) WO2013171636A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9155198B2 (en) 2012-05-17 2015-10-06 Eagantu Ltd. Electronic module allowing fine tuning after assembly
US9156680B2 (en) * 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging
DE102013219833B4 (de) * 2013-09-30 2020-02-13 Infineon Technologies Ag Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
JP6320231B2 (ja) * 2014-08-04 2018-05-09 株式会社ワコム 位置指示器及びその製造方法
WO2016051533A1 (ja) * 2014-09-30 2016-04-07 富士機械製造株式会社 部品実装装置
US9516756B2 (en) * 2014-12-25 2016-12-06 Ezek Lab Company Limited Circuit module system
WO2016109696A1 (en) * 2015-01-02 2016-07-07 Voxei8, Inc. Electrical communication with 3d-printed objects
WO2017035007A1 (en) 2015-08-21 2017-03-02 Voxel8, Inc. Calibration and alignment of additive manufacturing deposition heads
US20180315911A1 (en) * 2015-10-23 2018-11-01 Heptagon Micro Optics Pte. Ltd. Electrical-Contact Assemblies
US11264548B2 (en) * 2016-02-24 2022-03-01 Magic Leap, Inc. Low profile interconnect for light emitter
WO2017160282A1 (en) 2016-03-15 2017-09-21 Intel Corporation Parasitic-aware integrated substrate balanced filter and apparatus to achieve transmission zeros
US11024574B2 (en) * 2016-03-15 2021-06-01 Intel Corporation Integrated substrate communication frontend
US20170283247A1 (en) * 2016-04-04 2017-10-05 Infineon Technologies Ag Semiconductor device including a mems die
US20170325327A1 (en) * 2016-04-07 2017-11-09 Massachusetts Institute Of Technology Printed circuit board for high power components
WO2018004686A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
TWI612861B (zh) * 2016-09-02 2018-01-21 先豐通訊股份有限公司 晶片埋入式電路板結構及其製造方法
WO2018123414A1 (ja) * 2016-12-28 2018-07-05 株式会社村田製作所 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法
CN108962846B (zh) * 2018-07-27 2020-10-16 北京新雷能科技股份有限公司 一种厚膜混合集成电路的封装结构及其制作方法
CN110943050B (zh) * 2018-09-21 2023-08-15 中兴通讯股份有限公司 一种封装结构及堆叠式封装结构
US11540395B2 (en) * 2018-10-17 2022-12-27 Intel Corporation Stacked-component placement in multiple-damascene printed wiring boards for semiconductor package substrates
CN109887886A (zh) * 2019-04-10 2019-06-14 中国电子科技集团公司第十三研究所 信号连接用三维垂直互联结构及方法
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
CN111785691B (zh) * 2020-05-13 2022-03-11 中国电子科技集团公司第五十五研究所 一种射频微系统三维封装外壳结构以及制作方法
JP2023132708A (ja) * 2022-03-11 2023-09-22 キオクシア株式会社 配線基板および半導体装置
CN115831880A (zh) * 2023-02-13 2023-03-21 成都华兴大地科技有限公司 新型芯片集成封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
JP2792473B2 (ja) * 1995-07-06 1998-09-03 日本電気株式会社 マルチチップモジュール
KR100206893B1 (ko) * 1996-03-11 1999-07-01 구본준 반도체 패키지 및 그 제조방법
FR2756133B1 (fr) 1996-11-21 1999-06-11 Alsthom Cge Alcatel Assemblage de modules electroniques multi-niveaux
FR2785450B1 (fr) * 1998-10-30 2003-07-04 Thomson Csf Module de composants superposes dans un meme boitier
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US7116557B1 (en) 2003-05-23 2006-10-03 Sti Electronics, Inc. Imbedded component integrated circuit assembly and method of making same
JP2005079408A (ja) * 2003-09-01 2005-03-24 Olympus Corp 小型高密度実装モジュール及びその製造方法
JP2005353925A (ja) * 2004-06-14 2005-12-22 Idea System Kk 多層配線基板および電子装置用基板
US7339278B2 (en) * 2005-09-29 2008-03-04 United Test And Assembly Center Ltd. Cavity chip package
JP2007201286A (ja) * 2006-01-27 2007-08-09 Kyocera Corp 表面実装モジュールの製造方法および表面実装モジュール
KR20070101579A (ko) * 2006-04-11 2007-10-17 엘지이노텍 주식회사 모듈 대 모듈 연결구조를 갖는 패키지 시스템
US9337116B2 (en) * 2010-10-28 2016-05-10 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interposer for stacking and electrically connecting semiconductor die

Similar Documents

Publication Publication Date Title
JP2015516693A5 (ja)
TW201546914A (zh) 基板及其製造方法
JP2013546199A5 (ja)
WO2009057654A1 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2017108019A5 (ja)
JP2013110298A5 (ja)
JP2016096292A5 (ja)
JP2013219253A5 (ja)
JP2014510407A5 (ja)
JP2011528176A5 (ja)
JP2011505072A5 (ja)
JP2012099352A5 (ja)
JP2014127706A5 (ja) 半導体装置の製造方法
JP2019530182A5 (ja)
GB2532869A (en) Semiconductor die and package jigsaw submount
JP2016092259A5 (ja)
JP2015185773A5 (ja)
JP2015050342A5 (ja)
JP2015133387A5 (ja)
JPWO2012063321A1 (ja) パッケージ
JP6312527B2 (ja) 放熱板を備えた電子部品の実装構造
JP6443265B2 (ja) 実装基板
JP2015012170A5 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP2015211196A5 (ja)
KR102200856B1 (ko) 회로 모듈 및 그 제조 방법