JP2015012170A5 - 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 - Google Patents
積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015012170A5 JP2015012170A5 JP2013137014A JP2013137014A JP2015012170A5 JP 2015012170 A5 JP2015012170 A5 JP 2015012170A5 JP 2013137014 A JP2013137014 A JP 2013137014A JP 2013137014 A JP2013137014 A JP 2013137014A JP 2015012170 A5 JP2015012170 A5 JP 2015012170A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor package
- wiring board
- conductor pads
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004020 conductor Substances 0.000 claims 16
- 239000000758 substrate Substances 0.000 claims 6
- 239000002184 metal Substances 0.000 claims 5
- 239000011347 resin Substances 0.000 claims 4
- 229920005989 resin Polymers 0.000 claims 4
- 238000007789 sealing Methods 0.000 claims 3
Description
本発明は、第1半導体パッケージと第2半導体パッケージとを積層した積層型半導体装置、積層型半導体装置を備えたプリント回路板、電子機器、及び積層型半導体装置の製造方法に関する。
そこで、本発明は、歩留まりが高い積層型半導体装置、プリント回路板、電子機器、積層型半導体装置の製造方法を提供することを目的とするものである。
Claims (9)
- 第1半導体素子と、一対の面のうち一方の面に前記第1半導体素子が実装され、前記一対の面のうち他方の面に接続端子が接続される接続用導体パッドが複数形成され、一対の面のうちいずれかの面に第1導体パッドが複数形成された第1配線基板と、を有する第1半導体パッケージと、
第2半導体素子と、一対の面のうちいずれかの面に前記第2半導体素子が実装され、一対の面のうちいずれかの面に第2導体パッドが複数形成された第2配線基板と、を有し、前記第1半導体パッケージの第1配線基板の一方の面に対向する側に配置された第2半導体パッケージと、
前記第1半導体パッケージと前記第2半導体パッケージとの間に介在し、前記第1半導体パッケージ及び前記第2半導体パッケージが固着された板本体、及び前記板本体を基端として前記第1配線基板の一方の面の端部に対向する位置まで突出する突出片を有する板部材と、
前記各第1導体パッドと前記各第2導体パッドとをそれぞれ電気的に接続する複数の金属ワイヤと、
少なくとも前記複数の第1導体パッド、前記複数の第2導体パッド及び前記複数の金属ワイヤを封止する封止樹脂と、を備え、
前記板部材は、
前記突出片における前記第1配線基板の一方の面に対向する面に配置され、前記第1配線基板の一方の面に接触する脚部を有する、ことを特徴とする積層型半導体装置。 - 前記第2配線基板及び前記板本体は、前記第1配線基板の一方の面に垂直な方向から見て、前記第1配線基板よりも小面積であり、且つ前記第1配線基板の一方の面の端部を除く領域内に配置されていることを特徴とする請求項1に記載の積層型半導体装置。
- 前記脚部は、前記突出片の先端に配置されていることを特徴とする請求項1又は2に記載の積層型半導体装置。
- 前記突出片が、前記第1配線基板の一方の面の端部のうち隅部に対向する位置に突出することを特徴とする請求項1乃至3のいずれか1項に記載の積層型半導体装置。
- 前記脚部は、前記第1配線基板の一方の面に対向する先端面を有し、前記先端面の前記第1配線基板の隅部側とは反対側の部分に切欠が形成されていることを特徴とする請求項4に記載の積層型半導体装置。
- 前記脚部は、前記第1配線基板の一方の面の端部に向かって先細る形状に形成されていることを特徴とする請求項1乃至5のいずれか1項に記載の積層型半導体装置。
- プリント配線板と、
前記プリント配線板に実装された請求項1乃至6のいずれか1項に記載の積層型半導体装置と、を備えたことを特徴とするプリント回路板。 - 請求項7に記載のプリント回路板を備えた電子機器。
- 第1半導体素子と、一対の面のうち一方の面に前記第1半導体素子が実装され、前記一対の面のうち他方の面に接続端子が接続される接続用導体パッドが複数形成され、一対の面のうちいずれかの面に第1導体パッドが複数形成された第1配線基板と、を有する第1半導体パッケージと、
第2半導体素子と、一対の面のうちいずれかの面に前記第2半導体素子が実装され、一対の面のうちいずれかの面に第2導体パッドが複数形成された第2配線基板と、を有し、前記第1半導体パッケージの第1配線基板の一方の面に対向する側に配置された第2半導体パッケージと、を備えた積層型半導体装置の製造方法において、
板本体、前記板本体から突出する突出片、及び前記突出片に配置された脚部を有する板部材の板本体を、前記板部材の脚部が前記第1半導体パッケージの第1配線基板の一方の面に接触するように前記第1半導体パッケージに固着する第1固着工程と、
前記板部材を前記第1半導体パッケージと前記第2半導体パッケージとで挟み込むように、前記第2半導体パッケージを前記板部材の板本体に固着する第2固着工程と、
前記各第1導体パッドと前記各第2導体パッドとをそれぞれ金属ワイヤで電気的に接続するワイヤボンディング工程と、
前記各第1導体パッド、前記各第2導体パッド及び前記各金属ワイヤに溶融樹脂を供給し、溶融樹脂を固化して前記各第1導体パッド、前記各第2導体パッド及び前記各金属ワイヤを封止する樹脂封止工程と、を備えたことを特徴とする積層型半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013137014A JP6128993B2 (ja) | 2013-06-28 | 2013-06-28 | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 |
US14/308,838 US9601470B2 (en) | 2013-06-28 | 2014-06-19 | Stacked semiconductor device, printed circuit board, and method for manufacturing stacked semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013137014A JP6128993B2 (ja) | 2013-06-28 | 2013-06-28 | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015012170A JP2015012170A (ja) | 2015-01-19 |
JP2015012170A5 true JP2015012170A5 (ja) | 2016-07-21 |
JP6128993B2 JP6128993B2 (ja) | 2017-05-17 |
Family
ID=52115407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013137014A Active JP6128993B2 (ja) | 2013-06-28 | 2013-06-28 | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9601470B2 (ja) |
JP (1) | JP6128993B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7236269B2 (ja) * | 2018-12-26 | 2023-03-09 | 新光電気工業株式会社 | 配線基板、半導体装置、及び配線基板の製造方法 |
CN110191579B (zh) * | 2019-06-11 | 2020-12-08 | Oppo广东移动通信有限公司 | 电路板组件及电子设备 |
JP2021090030A (ja) * | 2019-12-06 | 2021-06-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US11281833B1 (en) * | 2020-10-29 | 2022-03-22 | Hewlett Packard Enterprise Development Lp | Methods and systems for exchange bus routing |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6472741B1 (en) * | 2001-07-14 | 2002-10-29 | Siliconware Precision Industries Co., Ltd. | Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same |
AU2003272405A1 (en) | 2002-09-17 | 2004-04-08 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnection between stacked packages |
EP1556895A4 (en) * | 2002-10-08 | 2009-12-30 | Chippac Inc | SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY |
US8970049B2 (en) * | 2003-12-17 | 2015-03-03 | Chippac, Inc. | Multiple chip package module having inverted package stacked over die |
JP2008535273A (ja) * | 2005-03-31 | 2008-08-28 | スタッツ・チップパック・リミテッド | 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ |
JP2007281201A (ja) * | 2006-04-06 | 2007-10-25 | Toshiba Corp | 半導体装置 |
KR100854031B1 (ko) * | 2006-07-28 | 2008-08-26 | 삼성전자주식회사 | 적층형 비지에이 반도체 패키지 |
KR20100075204A (ko) * | 2008-12-24 | 2010-07-02 | 삼성전자주식회사 | 스터드 범프를 이용한 적층형 반도체 패키지, 반도체 패키지 모듈, 및 그 제조방법 |
JP2012033875A (ja) * | 2010-06-30 | 2012-02-16 | Canon Inc | 積層型半導体装置 |
WO2012165647A1 (en) | 2011-06-01 | 2012-12-06 | Canon Kabushiki Kaisha | Semiconductor device |
JP5921297B2 (ja) * | 2012-04-09 | 2016-05-24 | キヤノン株式会社 | 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法 |
-
2013
- 2013-06-28 JP JP2013137014A patent/JP6128993B2/ja active Active
-
2014
- 2014-06-19 US US14/308,838 patent/US9601470B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016192568A5 (ja) | ||
JP2015516693A5 (ja) | ||
JP2011524647A5 (ja) | ||
JP2011003715A5 (ja) | ||
JP2011082293A5 (ja) | ||
JP2014512694A5 (ja) | ||
JP2014510407A5 (ja) | ||
IN2012DN03251A (ja) | ||
JP2013225610A5 (ja) | ||
JP2014515187A5 (ja) | ||
JP2014127706A5 (ja) | 半導体装置の製造方法 | |
JP2009141169A5 (ja) | ||
JP2016213308A (ja) | プリント回路板及びプリント配線板 | |
JP2012099352A5 (ja) | ||
JP2014165238A5 (ja) | ||
JP2015115419A5 (ja) | ||
JP6226068B2 (ja) | 半導体装置 | |
GB2532869A (en) | Semiconductor die and package jigsaw submount | |
JP2014150102A5 (ja) | ||
JP2015012170A5 (ja) | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 | |
JP2018125349A5 (ja) | ||
JP2017130493A5 (ja) | ||
TWI704858B (zh) | 電子模組 | |
JP2016025297A5 (ja) | ||
JP2017530556A5 (ja) |