JP2014127706A5 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014127706A5 JP2014127706A5 JP2012286078A JP2012286078A JP2014127706A5 JP 2014127706 A5 JP2014127706 A5 JP 2014127706A5 JP 2012286078 A JP2012286078 A JP 2012286078A JP 2012286078 A JP2012286078 A JP 2012286078A JP 2014127706 A5 JP2014127706 A5 JP 2014127706A5
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- manufacturing
- width
- semiconductor device
- plan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims 17
- 238000004519 manufacturing process Methods 0.000 title claims 13
- 239000000463 material Substances 0.000 claims 7
- 229910000679 solder Inorganic materials 0.000 claims 7
- 239000000758 substrate Substances 0.000 claims 3
- 239000011347 resin Substances 0.000 claims 2
- 229920005989 resin Polymers 0.000 claims 2
- 239000003566 sealing material Substances 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 1
- 229920001187 thermosetting polymer Polymers 0.000 claims 1
Claims (13)
- 以下の工程を含む半導体装置の製造方法:
(a)チップ搭載面、前記チップ搭載面に形成された複数の端子、および前記複数の端子上にそれぞれ配置された複数の第1半田材、を備える配線基板を準備する工程;
ここで、
前記複数の端子のそれぞれは、第1部分と、第2部分と、第3部分と、を有し、
平面視において、前記第1部分、前記第2部分および前記第3部分は、第1方向に沿って配置されており、
平面視において、前記第1部分は、前記第2部分と前記第3部分との間に配置されており、
平面視において、前記第2部分および前記第3部分のそれぞれの幅は、前記第1部分の幅よりも大きく、
前記第1部分、前記第2部分および前記第3部分のそれぞれの幅は、前記第1方向と直交する第2方向に沿った長さであり、
(b)前記(a)工程の後、半導体チップの表面が前記配線基板の前記チップ搭載面と対向するように前記半導体チップを前記配線基板上に配置し、前記半導体チップの前記表面に形成された複数のパッドと前記配線基板の前記複数の端子を、前記複数のパッドにそれぞれ形成された複数の突起電極および前記複数の第1半田材を介して、それぞれ電気的に接続する工程;
ここで、
平面視において、前記複数の端子は、互いに隣り合って配置されており、
前記(b)工程では、前記複数の突起電極のそれぞれの中心が前記第2部分と前記第3部分との間に位置するように、前記半導体チップを前記配線基板上に配置する。 - 請求項1において、
平面視において、前記第2部分の面積と、前記第3部分の面積とが等しくなっている、半導体装置の製造方法。 - 請求項2において、
前記第2部分の幅と前記第3部分の幅とが等しくなっている、半導体装置の製造方法。 - 請求項3において、
前記複数の突起電極のそれぞれの端面には、第2半田材が形成されており、
前記(b)工程では、前記複数の第1および第2半田材を溶融させて互いに接合する、半導体装置の製造方法。 - 請求項4において、
前記複数の第1半田材のそれぞれは、
前記複数の端子の前記第1部分上に位置する第4部分と、
前記複数の端子の前記第2部分上に位置する第5部分と、
前記複数の端子の前記第3部分上に位置する第6部分と、
を有し、
前記(a)工程において、前記複数の第1半田材の前記第4部分の厚さは、前記複数の端子の前記第5部分および前記第6部分の厚さよりも薄い、半導体装置の製造方法。 - 請求項5において、
以下の工程を更に含む半導体装置の製造方法:
(c)前記(a)工程の後で、かつ、前記(b)工程の前に、前記配線基板の前記チップ搭載面のチップ搭載領域を覆うように絶縁性の封止材を配置する工程。 - 請求項6において、
前記封止材には熱硬化性樹脂が含まれる、半導体装置の製造方法。 - 請求項4において、
前記(b)工程では、平面視において、前記複数の突起電極のそれぞれの先端面の一部が、前記第2部分および前記第3部分と重なるように前記複数の突起電極を配置する、半導体装置の製造方法。 - 請求項4において、
前記複数の第1半田材のそれぞれは、
前記複数の端子の前記第1部分上に位置する第4部分と、
前記複数の端子の前記第2部分上に位置する第5部分と、
前記複数の端子の前記第3部分上に位置する第6部分と、
を有し、
前記(b)工程では、平面視において、前記複数の突起電極のそれぞれの先端面の一部が、前記第5部分および前記第6部分と重なるように前記複数の突起電極を配置する、半導体装置の製造方法。 - 請求項4において、
前記第2部分の前記第1方向に沿った長さは、前記第2部分の幅よりも大きく、
前記第3部分の前記第1方向に沿った長さは、前記第3部分の幅よりも大きい、半導体装置の製造方法。 - 請求項4において、
前記(a)工程で準備する前記配線基板は、
前記チップ搭載面を覆い、かつ前記複数の端子が露出するように形成された絶縁膜と、
前記絶縁膜に覆われ、かつ前記複数の端子と電気的に接続されている複数の配線と、
を備え、
前記複数の端子のそれぞれは、
前記複数の配線のうちの第1配線と前記第1配線が電気的に接続される第3部分との間に配置される第4部分と、
前記第2部分を介して前記第1部分の反対側に接続される第5部分と、
を有し、
前記第4部分は、前記第2方向に沿って、前記第2部分の幅および前記第3部分の幅よりも小さい幅を有し、
前記第5部分は、前記第2方向に沿って、前記第4部分の幅と等しい幅を有する、半導体装置の製造方法。 - 請求項4において、
前記複数の突起電極のそれぞれの先端面は、平面視において、前記第2部分および前記第3部分と重ならない、半導体装置の製造方法。 - 請求項5において、
以下の工程を更に含む半導体装置の製造方法:
(c)前記(b)工程の後、前記配線基板の前記チップ搭載面と前記半導体チップの間に樹脂を供給し、前記半導体チップの前記複数のパッドと前記配線基板の前記複数の端子の接合部を封止する工程。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012286078A JP5991915B2 (ja) | 2012-12-27 | 2012-12-27 | 半導体装置の製造方法 |
TW102137513A TWI600094B (zh) | 2012-12-27 | 2013-10-17 | Semiconductor device manufacturing method and semiconductor device |
US14/138,164 US9455240B2 (en) | 2012-12-27 | 2013-12-23 | Method of manufacturing semiconductor device and semiconductor device |
KR1020130164610A KR20140085359A (ko) | 2012-12-27 | 2013-12-26 | 반도체 장치의 제조 방법 및 반도체 장치 |
CN201320878884.1U CN203787415U (zh) | 2012-12-27 | 2013-12-27 | 半导体装置 |
CN201310741302.XA CN103903995A (zh) | 2012-12-27 | 2013-12-27 | 半导体装置的制造方法及半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012286078A JP5991915B2 (ja) | 2012-12-27 | 2012-12-27 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014127706A JP2014127706A (ja) | 2014-07-07 |
JP2014127706A5 true JP2014127706A5 (ja) | 2015-09-10 |
JP5991915B2 JP5991915B2 (ja) | 2016-09-14 |
Family
ID=50995260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012286078A Expired - Fee Related JP5991915B2 (ja) | 2012-12-27 | 2012-12-27 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9455240B2 (ja) |
JP (1) | JP5991915B2 (ja) |
KR (1) | KR20140085359A (ja) |
CN (2) | CN103903995A (ja) |
TW (1) | TWI600094B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2704185A4 (en) * | 2011-04-27 | 2014-10-29 | Murata Manufacturing Co | METHOD FOR PRODUCING AN ELECTRONIC COMPONENT MODULE AND ELECTRONIC COMPONENT MODULE |
US9881962B2 (en) * | 2013-12-10 | 2018-01-30 | Sony Corporation | Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof |
CN105762087B (zh) * | 2014-08-13 | 2019-01-11 | 台湾积体电路制造股份有限公司 | 用于迹线上凸块芯片封装的方法和装置 |
KR20160090705A (ko) * | 2015-01-22 | 2016-08-01 | 에스케이하이닉스 주식회사 | 패키지 기판 및 이를 이용한 반도체 패키지 |
JP6588214B2 (ja) * | 2015-03-19 | 2019-10-09 | 新光電気工業株式会社 | 電子部品装置と電子部品装置の製造方法 |
JP6704175B2 (ja) * | 2016-01-27 | 2020-06-03 | パナソニックIpマネジメント株式会社 | Ledモジュール及びそれを用いた照明器具 |
JP7167721B2 (ja) * | 2019-01-10 | 2022-11-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
TW202042359A (zh) * | 2019-05-02 | 2020-11-16 | 南茂科技股份有限公司 | 薄膜覆晶封裝結構 |
KR102520474B1 (ko) * | 2020-02-19 | 2023-04-11 | 주식회사 네패스 | 반도체 패키지 |
JP7413102B2 (ja) * | 2020-03-17 | 2024-01-15 | キオクシア株式会社 | 半導体装置 |
US11729915B1 (en) * | 2022-03-22 | 2023-08-15 | Tactotek Oy | Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3378334B2 (ja) * | 1994-01-26 | 2003-02-17 | 株式会社東芝 | 半導体装置実装構造体 |
JPH07297527A (ja) * | 1994-04-28 | 1995-11-10 | Toshiba Corp | プリント基板 |
JP3420076B2 (ja) * | 1998-08-31 | 2003-06-23 | 新光電気工業株式会社 | フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造 |
JP2005268346A (ja) * | 2004-03-17 | 2005-09-29 | Nagase & Co Ltd | 半導体パッケージ基板とその製造方法 |
JP4277777B2 (ja) * | 2004-09-28 | 2009-06-10 | セイコーエプソン株式会社 | 実装構造体、実装用基板、電気光学装置及び電子機器 |
JP5001731B2 (ja) * | 2007-07-02 | 2012-08-15 | 日東電工株式会社 | 配線回路基板と電子部品との接続構造 |
JP5378707B2 (ja) * | 2008-05-29 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2010278318A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置 |
JP2012028437A (ja) * | 2010-07-21 | 2012-02-09 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
US9257385B2 (en) * | 2011-12-07 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Landing areas of bonding structures |
-
2012
- 2012-12-27 JP JP2012286078A patent/JP5991915B2/ja not_active Expired - Fee Related
-
2013
- 2013-10-17 TW TW102137513A patent/TWI600094B/zh not_active IP Right Cessation
- 2013-12-23 US US14/138,164 patent/US9455240B2/en not_active Expired - Fee Related
- 2013-12-26 KR KR1020130164610A patent/KR20140085359A/ko not_active Application Discontinuation
- 2013-12-27 CN CN201310741302.XA patent/CN103903995A/zh active Pending
- 2013-12-27 CN CN201320878884.1U patent/CN203787415U/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2014127706A5 (ja) | 半導体装置の製造方法 | |
JP2013222966A5 (ja) | ||
JP2011142264A5 (ja) | ||
JP2012109566A5 (ja) | ||
JP2012054264A5 (ja) | ||
TW201436684A (zh) | 嵌埋有電子元件的線路板結構及其製法 | |
JP2006128455A5 (ja) | ||
JP2014515187A5 (ja) | ||
JP2014187184A5 (ja) | ||
JP2013066021A5 (ja) | ||
JP2016225414A5 (ja) | ||
JP2012099352A5 (ja) | ||
JP2018125349A5 (ja) | ||
JP2015115419A5 (ja) | ||
JP2009194189A5 (ja) | ||
TWI528469B (zh) | 半導體封裝件及其製法 | |
TWI529876B (zh) | 封裝堆疊結構及其製法 | |
TW201448163A (zh) | 半導體封裝件及其製法 | |
JP2019192667A5 (ja) | ||
JP2015012170A5 (ja) | 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法 | |
TWI492344B (zh) | 半導體封裝件及其製法 | |
JP2010040955A5 (ja) | ||
JP2007324506A5 (ja) | ||
TWI501370B (zh) | 半導體封裝件及其製法 | |
TWI423405B (zh) | 具載板之封裝結構 |