JP3420076B2 - フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造 - Google Patents

フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造

Info

Publication number
JP3420076B2
JP3420076B2 JP24622598A JP24622598A JP3420076B2 JP 3420076 B2 JP3420076 B2 JP 3420076B2 JP 24622598 A JP24622598 A JP 24622598A JP 24622598 A JP24622598 A JP 24622598A JP 3420076 B2 JP3420076 B2 JP 3420076B2
Authority
JP
Japan
Prior art keywords
chip mounting
flip
mounting substrate
connection
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24622598A
Other languages
English (en)
Other versions
JP2000077471A (ja
Inventor
吉弘 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP24622598A priority Critical patent/JP3420076B2/ja
Priority to US09/257,035 priority patent/US6229711B1/en
Publication of JP2000077471A publication Critical patent/JP2000077471A/ja
Application granted granted Critical
Publication of JP3420076B2 publication Critical patent/JP3420076B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ実装
基板の製造方法及びフリップチップ実装基板及びフリッ
プチップ実装構造に係り、特に接続媒体を介して電子部
品に設けられたバンプがフリップチップ実装されるフリ
ップチップ実装基板に関する。近年、例えば半導体装置
等の電子部品の高密度は急速に進められており、これに
伴い電子部品に配設された外部接続端子となるバンプの
バンプ間ピッチも狭ピッチ化してきている。
【０００２】従って、この電子部品がフリップチップ実
装されるフリップチップ実装基板においても、バンプが
接合される接続パッドを高密度に形成する必要があり、
かつ高い信頼性を持ってフリップチップ実装する必要が
ある。
【０００３】
【従来の技術】一般に、半導体チップ等の電子部品をフ
リップチップ実装基板にフリップチップ実装する場合、
予めフリップチップ実装基板に形成されている接続部導
体パターン（以下、単に導体パターンという）に接続媒
体として半田を配設しておく。そして、この導体パター
ンに半導体チップに設けられているバンプ（例えば、金
バンプ）を接合することにより、半導体チップをフリッ
プチップ実装基板にフリップチップ実装することが行な
われている。
【０００４】図１及び図２は従来のフリップチップ実装
基板１の構成を説明するための図であり、また図３及び
図４は従来のフリップチップ実装基板１への半導体チッ
プ７（電子部品）の実装構造を説明するための図であ
る。図１及び図２は、フリップチップ実装基板１の一部
を拡大して示す図である。各図に示すように、フリップ
チップ実装基板１は、大略すると回路基板２、導体パタ
ーン３Ａ，３Ｂ、ソルダーレジスト４、及び半田瘤５等
を有した構成とされている。
【０００５】導体パターン３Ａ，３Ｂは、回路基板２の
上面に所定のパターンで形成されている。この導体パタ
ーン３Ａ，３Ｂの一部には、半導体チップ７に形成され
たバンプ８（例えば、金バンプ）が接合される構成とな
っている。尚、以下の説明において、導体パターン３
Ａ，３Ｂで、金バンプ８が接合される部位を特に接続パ
ッド９というものとする。
【０００６】ここで、接続パッド９の幅寸法に注目する
と、従来では図２に示されるように、接続パッド９を含
めて導体パターン３Ａ，３Ｂの幅寸法は、その全体にわ
たり均一の幅寸法Ｗ３（具体的には、３０〜６０μｍ程
度）となるよう構成されていた。また、回路基板２の上
部には、絶縁材としてソルダーレジスト４が形成されて
いる。このソルダーレジスト４は、導体パターン３Ａ，
３Ｂの半導体チップ７が接合される位置を除き形成され
ている。
【０００７】即ち、ソルダーレジスト４は、半導体チッ
プ７と導体パターン３Ａ，３Ｂとの接合する位置に開口
部４ａを形成しており、この開口部４ａから露出した導
体パターン３Ａ，３Ｂに金バンプ８が接合される構成と
なっている。よって、導体パターン３Ａ，３Ｂの半導体
チップ７が接合されない部位は、ソルダーレジスト４に
より覆われ、これにより導体パターン３Ａ，３Ｂはソル
ダーレジスト４により保護される。
【０００８】尚、図２に示すように、導体パターン３Ａ
はその両端部がソルダーレジスト４により覆われた構成
とされており、また導体パターン３Ｂは一端部がソルダ
ーレジスト４により覆われ、他端部はソルダーレジスト
４の手前位置まで形成された構成とされている。半田瘤
５は、金バンプ８と導体パターン３Ａ，３Ｂとを電気的
及び機械的に接合する機能を奏するものである。この半
田瘤５は、半田粉を導体パターン３Ａ，３Ｂの表面にフ
ラックスと共にコーティングし半田粉を加熱溶融するこ
とにより形成する。溶融し液状となった半田には表面張
力が発生する。よって、この表面張力により半田は瘤状
となり、導体パターン３Ａ，３Ｂ上に半田瘤５が形成さ
れる。尚、この半田瘤の高さ（Ｈ）は、２０〜４０μｍ
程度である。
【０００９】
【発明が解決しようとする課題】ところで、半導体チッ
プ７をフリップチップ実装基板１に確実に実装するため
には、導体パターン３Ａ，３Ｂの接続パッド９に均一な
半田瘤５を形成する必要がある。このように、接続パッ
ド９に均一な半田瘤５を形成するには、半田が形成され
るエリアである接続パッド９の面積を広くすると良い。
これは、接続パッド９の面積が広くなるほど付着する半
田粉の総数が多くなり、半田粉数のバラツキの影響を受
け難くなるためである。
【００１０】一方、近年の半導体チップ７の高密度化に
伴い金バンプ８のバンプ間ピッチは狭ピッチ化し、この
狭ピッチ化に伴い接続パッド９（導体パターン３Ａ，３
Ｂ）の幅寸法Ｗ３も小さくなる傾向にある。従って、接
続パッド９の幅寸法Ｗ３を小さくしつつ、かつ接続パッ
ド９の面積を広くするには、接続パッド９の長さを長く
する必要がある。これは、従来では接続パッド９の幅寸
法Ｗ３は導体パターン３Ａ，３Ｂの幅寸法と等しいた
め、導体パターン３Ａ，３Ｂの長さを長くすることと等
価である。
【００１１】しかるに、接続パッド９（導体パターン３
Ａ，３Ｂ）の幅寸法Ｗ３を小さくしつつ、かつその長さ
を長くすると、半田粉が溶融した際に形成される半田瘤
５が不規則に発生する現象が生じる。例えば、接続パッ
ド９（導体パターン３Ａ，３Ｂ）の幅寸法Ｗ３が６０μ
m 以下で、その長さが３００μm 以上の形状になると、
半田粉を１０〜２０μm 程度の厚さで均一に形成しよう
としても、図１に示すように、導体パターン３Ａ，３Ｂ
上の不特定位置に半田瘤５が偏在してしまい、均一な半
田瘤５が得られない。
【００１２】このように、導体パターン３Ａ，３Ｂ上の
不特定位置に半田瘤５が偏在すると、所定の接続パッド
９の位置に対し、半田瘤５の形成位置がずれてしまう。
よって、図３に示すように半導体チップ７をフリップチ
ップ実装基板１に位置決めして対向させた際、金バンプ
８と半田瘤５の位置もずれてしまう。そして、金バンプ
８と対向する位置には、薄い膜厚の半田薄膜６のみが形
成された状態であるため、図４に示すように半導体チッ
プ７をフリップチップ実装基板１に実装しても、金バン
プ８と接続パッド９との間に十分な接合力を得ることが
できず、実装信頼性が低下してしまうという問題点があ
った。
【００１３】本発明は上記の点に鑑みてなされたもので
あり、接続媒体の瘤を接続パッド上に安定して形成する
ことにより実装信頼性の向上を図ったフリップチップ実
装基板の製造方法及びフリップチップ実装基板及びフリ
ップチップ実装構造を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。請求項１記載の発明に係るフリップ
チップ実装基板の製造方法は、配線となる配線パターン
と、該配線パターンと連続的に形成されると共にバンプ
が接合される接続パッドとを有する接続部導体パターン
を、前記配線パターンの幅寸法（Ｗ２）に対し、前記接
続パッドの幅寸法（Ｗ１）が大きく（Ｗ１＞Ｗ２）なる
よう回路基板上に形成し、前記配線パターンと前記接続
パッドとの表面に接続媒体を設け、該接続媒体を溶融さ
せ、前記配線パターン表面上の前記接続媒体を前記接続
パッド表面に集めることにより、前記接続パッド上に接
続媒体瘤を設けることを特徴とするものである。
【００１５】また、請求項２記載の発明は、回路基板上
に、接続媒体を介して電子部品に設けられたバンプがフ
リップチップ実装される接続部導体パターンを形成して
なるフリップチップ実装基板において、前記接続部導体
パターンを、配線となる配線パターンと、前記バンプが
接合される位置に前記配線パターンと連続的に形成され
た接続パッドとにより構成し、かつ、前記配線パターン
の幅寸法（Ｗ２）に対し、前記接続パッドの幅寸法（Ｗ
１）を大きく（Ｗ１＞Ｗ２）なるよう構成し、前記接続
パッドの形状を長方形状とすると共に、前記配線パター
ンの形状を単数或いは複数の矩形からなる形状とし、前
記接続パッドの幅寸法をＷ１とすると共に長さ寸法をＬ
１とした場合、前記接続パッドの幅寸法Ｗ１と長さ寸法
Ｌ１の比（Ｗ１／Ｌ１）が、0.2 ≦（Ｗ１／Ｌ１）≦0.
5 となるよう構成し、かつ、前記配線パターンの幅寸法
をＷ２とすると共に長さ寸法をＬ２とした場合、前記配
線パターンの幅寸法Ｗ２と長さ寸法Ｌ２の比（Ｗ２／Ｌ
２）が、0.1≦（Ｗ２／Ｌ２）≦2.0 となるよう構成し
たことを特徴とするものである。また、請求項３記載の
発明は、前記請求項１又は２記載のフリップチップ実装
用基板において、前記接続パッドの幅寸法（Ｗ１）と前
記配線パターンの幅寸法（Ｗ２）との差（Ｗ１−Ｗ２）
を１０μm 〜３０μm としたことを特徴とするものであ
る。
【００１６】また、請求項４記載の発明は、前記請求項
２乃至３のいずれか１項に記載のフリップチップ実装用
基板において、前記接続パッドのエッジに面取り部を形
成したことを特徴とするものである。また、請求項５記
載の発明は、前記請求項２乃至４のいずれか１項に記載
のフリップチップ実装用基板において、前記接続パッド
上に形成する接続媒体として半田を用いたことを特徴と
するものである。
【００１７】また、請求項６記載の発明は、前記請求項
２乃至５のいずれか１項に記載のフリップチップ実装用
基板において、前記回路基板材料としてプリント基板を
用いたことを特徴とするものである。また、請求項７記
載の発明は、前記請求項２乃至５のいずれか１項に記載
のフリップチップ実装用基板において、前記電子部品の
実装に寄与する部位を除き、前記回路基板上に絶縁膜を
形成したことを特徴とするものである。
【００１８】また、請求項８記載の発明は、前記請求項
７記載のフリップチップ実装用基板において、前記絶縁
膜をソルダーレジストとしたことを特徴とするものであ
る。また、請求項９記載の発明は、前記請求項２乃至８
のいずれか１項に記載のフリップチップ実装用基板にお
いて、前記接続パッドをペリフェラル形状に形成すると
共に、前記接続パッドのピッチを７０μｍ以上で、かつ
１２０μm 以下としたことを特徴とするものである。
【００１９】また、請求項１０記載の発明は、前記請求
項２乃至９のいずれか１項に記載のフリップチップ実装
用基板において、前記電子部品が半導体チップであるこ
とを特徴とするものである。また、請求項１１記載の発
明は、前記請求項２乃至１０のいずれか１項に記載のフ
リップチップ実装用基板において、前記接続パッドに実
装される前記バンプは、金（Ａｕ）を主成分とする材料
で形成されていること特徴とするものである。
【００２０】また、請求項１２記載の発明は、前記請求
項２乃至１０のいずれか１項に記載のフリップチップ実
装用基板において、前記接続パッドに実装される前記バ
ンプは、レベリング処理を行なうことにより均一高さと
されたスタッドバンプであることを特徴とするものであ
る。
【００２１】更に、請求項１３記載の発明は、前記請求
項２乃至１２のいずれか１項に記載のフリップチップ実
装用基板に前記バンプを有した前記電子部品をリップチ
ップ実装するフリップチップ実装構造において、フリッ
プチップ実装された前記フリップチップ実装用基板と前
記電子部品との間に、アンダーフィルレジンを配設した
ことを特徴とするものである。
【００２２】上記した各手段は、次のように作用する。
請求項１及び請求項２記載の発明によれば、接続部導体
パターンを配線パターンとバンプが接合される接続パッ
ドとにより構成すると共に、接続パッドの幅寸法Ｗ１が
配線パターンの幅寸法Ｗ１より大きく（Ｗ１＞Ｗ２）な
るよう構成したことにより、接続部導体パターンに配設
された接続媒体が溶融した際、この接続媒体は接続パッ
ド上に集まり瘤状に形成され（以下、接続パッド上形成
された瘤状の接続媒体を接続媒体瘤という）、配線パタ
ーンには接続媒体の薄膜が形成された構成となる。
【００２３】即ち、接続パッドの幅寸法Ｗ１を配線パタ
ーンの幅寸法Ｗ２より大きくすることにより、接続媒体
瘤は必ず接続パッド上に形成されることとなる。よっ
て、電子部品をフリップチップ実装基板に実装する際、
バンプの接続位置（即ち、接続パッド）には接続媒体瘤
が必ず存在するため、接続媒体を介したバンプと接続パ
ッドとの接合を確実に高い信頼性を持って行なうことが
できる。
【００２４】また、長方形状とされた接続パッドの幅寸
法をＷ１，長さ寸法をＬ１とした場合、幅寸法Ｗ１と長
さ寸法Ｌ１の比（Ｗ１／Ｌ１）が、0.2 ≦（Ｗ１／Ｌ
１）≦0.5 となるよう構成すると共に、矩形状とされた
配線パターンの幅寸法をＷ２，長さ寸法をＬ２とした場
合、幅寸法Ｗ２と長さ寸法Ｌ２の比（Ｗ２／Ｌ２）が、
0.1 ≦（Ｗ２／Ｌ２）≦2.0 となるよう構成したことに
より、接続媒体瘤をより確実に接続パッド上に形成する
ことが可能となる。
【００２５】また、請求項３記載の発明によれば、接続
パッドの幅寸法Ｗ１と配線パターンの幅寸法Ｗ２との差
（Ｗ１−Ｗ２）を１０μm 〜３０μm としたことによ
り、接続媒体瘤をより確実に接続パッド上に形成するこ
とが可能となる。請求項５記載の発明のように、接続パ
ッド上に形成する接続媒体としては、半田を用いること
が可能である。
【００２６】また、請求項６記載の発明のように、回路
基板材料としては、プリント基板を用いることが可能で
ある。また、請求項７記載の発明によれば、電子部品の
実装に寄与する部位を除き、回路基板上に絶縁膜を形成
したことにより、接続部導体パターンの電子部品が実装
されない部位を絶縁膜で保護することができる。
【００２７】また、請求項８記載の発明のように、絶縁
膜としては、ソルダーレジストを用いることができる。
また、請求項９記載の発明によれば、接続パッドをペリ
フェラル形状に形成すると共に、接続パッドのピッチを
７０μｍ〜１２０μm としたことにより、高密度化され
た電子部品に対しても十分対応することができる。
【００２８】また、請求項１０記載の発明のように、電
子部品としては、半導体チップを用いることが可能であ
る。また、請求項１１記載の発明のように、接続パッド
に実装されるバンプの材料としては、金（Ａｕ）を主成
分とする材料を用いることが可能である。
【００２９】また、請求項１２記載の発明によれば、接
続パッドに実装されるバンプをスタッドバンプとすると
共に、レベリング処理を行なうことにより均一高さとし
たことにより、フリップチップ実装基板に実装する際、
バンプ高さに起因して接合不良が発生することを抑制で
き、信頼性の高い実装を行なうことができる。
【００３０】更に、請求項１３記載の発明によれば、フ
リップチップ実装されたフリップチップ実装用基板と電
子部品との間に、アンダーフィルレジンを配設したこと
により、フリップチップ実装用基板と電子部品との熱膨
張差が存在しても、アンダーフィルレジンにより熱膨張
差に起因した接合位置の破損を防止でき、実装信頼性を
向上させることができる。
【００３１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図５及び図６は本発明の一実施
例であるフリップチップ実装基板１０の構成を説明する
ための図であり、また図７及び図８は本発明の一実施例
であるフリップチップ実装構造を説明するための図であ
る。
【００３２】先ず、図５及び図６を用いてフリップチッ
プ実装基板１０の構成について説明する。図５はフリッ
プチップ実装基板１０の一部を拡大して示す斜視図であ
り、図６はフリップチップ実装基板１０の一部を拡大し
て示す平面図である。各図に示すように、フリップチッ
プ実装基板１０は、大略すると回路基板１２、接続部導
体パターン１３Ａ，１３Ｂ（以下、導体パターン１３
Ａ，１３Ｂという）、ソルダーレジスト１４、及び半田
瘤１５等を有した構成とされている。
【００３３】回路基板１２は例えばプリント配線基板で
あり、その上面には導体パターン１３Ａ，１３Ｂが形成
されている。この導体パターン１３Ａ，１３Ｂは例えば
銅により形成されており、エッチング法等により所定の
パターンにパターニングされている。また、導体パター
ン１３Ａ，１３Ｂは、配線となる配線パターン１９，１
９Ａ，１９Ｂと、半導体チップ１７に設けられたバンプ
１８が接合される位置に形成された接続パッド２０とに
より構成されている。この配線パターン１９，１９Ａ，
１９Ｂと接続パッド２０は、連続的に形成された構成と
されている。
【００３４】尚、配線パターン１９，１９Ａ，１９Ｂと
接続パッド２０の具体的な寸法については、説明の便宜
上後述するものとする。また、回路基板１２の上部に
は、絶縁材としてソルダーレジスト１４が形成されてい
る。このソルダーレジスト１４は、導体パターン１３
Ａ，１３Ｂの半導体チップ１７が接合される位置を除き
形成されている。
【００３５】即ち、ソルダーレジスト１４は、半導体チ
ップ１７と導体パターン１３Ａ，１３Ｂとの接合する位
置に開口部２１を形成しており、この開口部２１から露
出した導体パターン１３Ａ，１３Ｂにバンプ１８が接合
される構成となっている。また、この開口部２１内に前
記した配線パターン１９，１９Ａ，１９Ｂ及び接続パッ
ド２０は形成された構成となっている。
【００３６】よって、導体パターン１３Ａ，１３Ｂの半
導体チップ１７が接合されない部位はソルダーレジスト
１４により覆われ、これにより導体パターン１３Ａ，１
３Ｂはソルダーレジスト１４により保護された構成とな
る。尚、図６に示すように、導体パターン１３Ａはその
両端部がソルダーレジスト１４により覆われた構成とさ
れている。従って、接続パッド２０を挟んで、図中右側
に配線パターン１９Ａが形成され、図中左側に配線パタ
ーン１９Ｂが形成された構成となっている。また、導体
パターン１３Ｂは一端部がソルダーレジスト１４により
覆われ、他端部はソルダーレジスト１４の手前位置まで
形成された構成とされている。
【００３７】半田瘤１５は、バンプ１８と導体パターン
１３Ａ，１３Ｂとを電気的及び機械的に接合する接続媒
体として機能を奏する。この半田瘤１５の高さＨは、半
田層形成条件にもよるが２０〜４０μm 程度が適切であ
る。ここで、図６を用いて導体パターン１３Ａ，１３Ｂ
を構成する配線パターン１９，１９Ａ，１９Ｂ及び接続
パッド２０の寸法について詳述する。
【００３８】接続パッド２０は、その幅寸法Ｗ１が３０
〜６０μm 程度に設定されており、またその長さ寸法Ｌ
１は２００〜３００μm 程度に設定されている。また、
配線パターン２の幅寸法Ｗ２，Ｗ３は、２０〜５０μm
程度に設定されている。この際、接続パッド２０の幅寸
法Ｗ１と配線パターン１９，１９Ａ，１９Ｂの幅寸法Ｗ
２，Ｗ３との差（Ｗ１−Ｗ２，またはＷ１−Ｗ３）は、
１０μm 〜３０μm 程度となるよう設定されている。
【００３９】即ち、本実施例に係るフリップチップ実装
基板１０では、接続パッド２０の幅寸法Ｗ１が、配線パ
ターン１９，１９Ａ，１９Ｂの幅寸法Ｗ２，Ｗ３に対し
て大きく（Ｗ１＞Ｗ２，Ｗ１＞Ｗ３）なるよう構成され
ている。更に、導体パターン１３Ａ，１３Ｂを構成する
配線パターン１９，１９Ａ，１９Ｂの形状、及び接続パ
ッド２０の形状に注目する。
【００４０】すると、導体パターン１３Ａは複数（２
個）の配線パターン１９Ａ，１９Ｂを有しており、各配
線パターン１９Ａ，１９Ｂの形状は夫々矩形（図６に示
す例では長方形状）とされている。また、導体パターン
１３Ｂは単数（１個）の配線パターン１９を有してお
り、この形状の形状も矩形（図６に示す例では長方形）
とされている。更に、各導体パターン１３Ａ，１３Ｂを
構成する接続パッド２０の形状は、長方形状とされてい
る。
【００４１】また、長方形状とされた接続パッド２０の
幅寸法Ｗ１と、その長さ寸法Ｌ１との関係に注目する
と、本実施例ではこの接続パッド２０の幅寸法Ｗ１と長
さ寸法Ｌ１の比（Ｗ１／Ｌ１）が、0.2 ≦（Ｗ１／Ｌ
１）≦0.5 となるよう構成されている。更に、矩形状と
された各配線パターン１９，１９Ａ，１９Ｂの幅寸法Ｗ
２，Ｗ３と、その長さ寸法Ｌ２，Ｌ３との関係に注目す
ると、本実施例ではこの配線パターン１９，１９Ａ，１
９Ｂの幅寸法Ｗ２，Ｗ３と長さ寸法Ｌ２の比（Ｗ２／Ｌ
２），（Ｗ３／Ｌ３）が、0.1 ≦（Ｗ２／Ｌ２）≦2.0
，0.1 ≦（Ｗ３／Ｌ３）≦2.0 となるよう構成されて
いる。
【００４２】尚、上記説明において、接続パッド２０の
形状を長方形状に限定しているのに対し、各配線パター
ン１９，１９Ａ，１９Ｂの形状を矩形状と述べているの
は、配線パターン１９，１９Ａ，１９Ｂでは（Ｗ２／Ｌ
２）＝１，（Ｗ３／Ｌ３）＝１である形状、即ち正方形
状が含まれるためである。上記のように、接続パッド２
０の幅寸法Ｗ０が配線パターン１９，１９Ａ，１９Ｂの
幅寸法Ｗ２より大きく（Ｗ１＞Ｗ２）なるよう構成した
ことにより、前記のように導体パターン１３Ａ，１３Ｂ
に配設された半田粉が溶融した際、この半田は接続パッ
ド２０上に集まり半田瘤１５を形成し、配線パターン１
９，１９Ａ，１９Ｂには半田の薄膜（半田薄膜１６）の
みが形成される現象が発生する。
【００４３】この現象は、特に接続パッド２０の幅寸法
Ｗ１と長さ寸法Ｌ１との比（Ｗ１／Ｌ１）が、0.2 ≦
（Ｗ１／Ｌ１）≦0.5 となるよう構成し、かつ、配線パ
ターン１９，１９Ａ，１９Ｂ幅寸法Ｗ２，Ｗ３と長さ寸
法Ｌ２，Ｌ３との比（Ｗ２／Ｌ２），（Ｗ３／Ｌ３）
が、0.1 ≦（Ｗ２／Ｌ２）≦2.0 ，0.1 ≦（Ｗ３／Ｌ
３）≦2.0 となるよう構成した場合に顕著に現れる。
【００４４】よって、接続パッド２０及び配線パターン
１９，１９Ａ，１９Ｂを形成する際、上記した条件を満
たすよう形成することにより、必ず半田瘤１５を接続パ
ッド２０上に形成することが可能となる。図７及び図８
は、上記構成とされたフリップチップ実装基板１０に半
導体チップ１７を実装する様子を示している。
【００４５】半導体チップ１７は、複数のバンプ１８が
形成されている。このバンプ１８は例えば金（Ａｕ）を
主成分とする材料で形成されており、ワイヤボンディン
グ技術を用いて形成されている。具体的には、バンプ１
８は金（Ａｕ）を主成分とする材料よりなるワイヤをワ
イヤボンディング装置により半導体チップ１７の電極部
（図示せず）にボンディングし、その後にワイヤを切断
することにより形成されるスタッドバンプである。ま
た、スタッドバンプ形成後、レベリング処理を行なうこ
とにより、各バンプ１８の高さは均一の高さとされてい
る。
【００４６】このように、バンプ１８をスタッドバンプ
としても、レベリング処理を行なうことによりその高さ
は均一化され、よってフリップチップ実装基板１０に実
装する際、バンプ高さに起因して接合不良が発生するこ
とを防止でき、信頼性の高い実装を行なうことができ
る。また、バンプ１８は半導体チップ１７にペリフェラ
ル状に形成されている。また、半導体チップ１７は高密
度化が図られており、各バンプ１８のバンプ間ピッチは
７０μｍ以上で、かつ１２０μm 以下とされている。よ
って、前記した接続パッド２０も、回路基板１２上にペ
リフェラル形状に形成されており、そのパッド間ピッチ
も７０μｍ以上で、かつ１２０μm 以下となるよう形成
されており、高密度化された半導体チップ１７に対応す
るよう構成されている。
【００４７】ここで図７に注目すると、前記のように本
実施例に係るフリップチップ実装基板１０では半田瘤１
５が必ず接続パッド２０上に存在した構成であるため、
半導体チップ１７をフリップチップ実装基板１０に位置
決めして対向させた際、バンプ１８と半田瘤１５は必ず
対向した状態となる。よって、半導体チップ１７をフリ
ップチップ実装基板１０にフェイスダウンしフリップチ
ップ実装すると、バンプ１８は必ず半田瘤１５と接合す
る。よって、図８に示すように、半田（半田瘤１５）を
介して全てのバンプ１８と接続パッド２０を確実に接合
することができ、半導体チップ１７をフリップチップ実
装基板１０に高い信頼性を持って実装することができ
る。
【００４８】また図８に示すように、本実施例では、半
導体チップ１７の実装後、半導体チップ１７とフリップ
チップ実装基板１０との間にアンダーフィルレジン２３
を配設している。このように、半導体チップ１７とフリ
ップチップ実装用基板１０との間にアンダーフィルレジ
ン２３を配設したことにより、半導体チップ１７とフリ
ップチップ実装用基板１０との間に熱膨張差が存在して
も、アンダーフィルレジン２３によりこの熱膨張差に起
因した接合位置の破損を防止することができる。よっ
て、アンダーフィルレジン２３を配設することにより、
更に実装信頼性の向上を図ることができる。
【００４９】図９は、前記したフリップチップ実装用基
板１０を実際に形成した時の一例を示している。同図に
示すように、フリップチップ実装用基板１０の形成時に
おいて接続パッド２０をパターン形成する際、実際にエ
ッジが直角に形成されることはなく、結果的に接続パッ
ド２０のエッジには面取り部２２が形状される。尚、上
記した実施例では、接続媒体として半田を用いた例を示
したが、接続媒体は半田に限定されるものではなく、鉛
を用いない各種接続媒体，他の導電性金属等を用いるこ
とも可能である。
【００５０】また、上記した実施例では、電子部品とし
て半導体チップを用いた例を示したが、バンプ或いはリ
ードを有する他の構成の電子部品を本発明に係るフリッ
プチップ実装基板に実装することも可能である。
【００５１】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１，請求項
２，請求項３，請求項５，請求項６，請求項８，請求項
１０，及び請求項１１記載の発明によれば、接続媒体は
接続パッド上に集まり接続媒体瘤を形成するため、電子
部品をフリップチップ実装基板に実装する際、バンプの
接続位置（即ち、接続パッド）には接続媒体瘤が必ず存
在することとなり、よって接続媒体を介したバンプと接
続パッドとの接合を確実に高い信頼性を持って行なうこ
とができる。
【００５２】また、接続媒体瘤をより確実に接続パッド
上に形成することが可能となる。また、請求項７記載の
発明によれば、接続部導体パターンの電子部品が実装さ
れない部位は絶縁膜で保護されるため、この部位が損傷
することを防止でき、フリップチップ実装基板の信頼性
を向上させることができる。また、絶縁膜を接続媒体の
広がりを防止するダムとして機能させることができる。
【００５３】また、請求項９記載の発明によれば、高密
度化された電子部品に対しても十分対応することが可能
となる。また、請求項１２記載の発明によれば、フリッ
プチップ実装基板に実装する際、バンプ高さに起因して
接合不良が発生することを抑制でき、信頼性の高い実装
を行なうことができる。
【００５４】更に、請求項１３記載の発明によれば、フ
リップチップ実装用基板と電子部品との熱膨張差が存在
しても、アンダーフィルレジンにより熱膨張差に起因し
た接合位置の破損を防止でき、実装信頼性を向上させる
ことができる。
【図面の簡単な説明】
【図１】従来の一例であるフリップチップ実装基板の斜
視図である。
【図２】従来の一例であるフリップチップ実装基板の平
面図である。
【図３】従来フリップチップ実装基板の問題点を説明す
るための図である（その１）。
【図４】従来フリップチップ実装基板の問題点を説明す
るための図である（その２）。
【図５】本発明の一実施例であるフリップチップ実装基
板の斜視図である。
【図６】本発明の一実施例であるフリップチップ実装基
板の平面図である。
【図７】本発明の一実施例であるフリップチップ実装基
板に半導体チップを実装する様子を示す図である。
【図８】本発明の一実施例であるフリップチップ実装構
造を示す図である。
【図９】本発明の一実施例であるフリップチップ実装基
板の変形例を示す図である。
【符号の説明】
１０ フリップチップ実装基板 １２ 回路基板 １３Ａ，１３Ｂ 導体パターン １４ ソルダーレジスト １５ 半田瘤 １６ 半田薄膜 １７ 半導体チップ １８ 金バンプ １９，１９Ａ，１９Ｂ 配線パターン ２０ 接続パッド ２２ 面取り部 ２３ アンダーフィルレジン Ｌ０ 接続部導体パターン長さ（３００〜７００μm ） Ｌ１ 接続パッド長さ（２００〜３００μm ） Ｌ２，Ｌ３ 配線パターン長さ（１００〜５００μm ） Ｗ０ 接続パッド幅（３０〜６０μm ） Ｗ１，Ｗ２ 配線パターン幅（２０〜５０μm ） Ｈ 半田瘤高さ（２０〜４０μm ）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−144816（ＪＰ，Ａ) 特開 平５−243714（ＪＰ，Ａ) 特開 平６−53278（ＪＰ，Ａ) 特開 平10−107079（ＪＰ，Ａ) 特開 平11−297759（ＪＰ，Ａ) 特開 平９−135073（ＪＰ，Ａ) 特開 平11−102926（ＪＰ，Ａ) 実開 平５−31232（ＪＰ，Ｕ) 実開 昭64−29830（ＪＰ，Ｕ) 特表 平６−511353（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 配線となる配線パターンと、該配線パタ
    ーンと連続的に形成されると共にバンプが接合される接
    続パッドとを有する接続部導体パターンを、前記配線パ
    ターンの幅寸法（Ｗ２）に対し、前記接続パッドの幅寸
    法（Ｗ１）が大きく（Ｗ１＞Ｗ２）なるよう回路基板上
    に形成し、 前記配線パターンと前記接続パッドとの表面に接続媒体
    を設け、 該接続媒体を溶融させ、前記配線パターン表面上の前記
    接続媒体を前記接続パッド表面に集めることにより、前
    記接続パッド上に接続媒体瘤を設けることを特徴とする
    フリップチップ実装基板の製造方法。
  2. 【請求項２】 回路基板上に、接続媒体を介して電子部
    品に設けられたバンプがフリップチップ実装される接続
    部導体パターンを形成してなるフリップチップ実装基板
    において、 前記接続部導体パターンを、配線となる配線パターン
    と、前記バンプが接合される位置に前記配線パターンと
    連続的に形成された接続パッドとにより構成し、 かつ、前記配線パターンの幅寸法（Ｗ２）に対し、前記
    接続パッドの幅寸法（Ｗ１）を大きく（Ｗ１＞Ｗ２）な
    るよう構成し、 前記接続パッドの形状を長方形状とすると共に、前記配
    線パターンの形状を単数或いは複数の矩形からなる形状
    とし、 前記接続パッドの幅寸法をＷ１とすると共に長さ寸法を
    Ｌ１とした場合、前記接続パッドの幅寸法Ｗ１と長さ寸
    法Ｌ１の比（Ｗ１／Ｌ１）が、0.2 ≦（Ｗ１／Ｌ１）≦
    0.5 となるよう構成し、 かつ、前記配線パターンの幅寸法をＷ２とすると共に長
    さ寸法をＬ２とした場合、前記配線パターンの幅寸法Ｗ
    ２と長さ寸法Ｌ２の比（Ｗ２／Ｌ２）が、0.1≦（Ｗ２
    ／Ｌ２）≦2.0 となるよう構成したこと を特徴とするフ
    リップチップ実装用基板。
  3. 【請求項３】 請求項２記載のフリップチップ実装用基
    板において、 前記接続パッドの幅寸法（Ｗ１）と前記
    配線パターンの幅寸法（Ｗ２）との差（Ｗ１−Ｗ２）を
    １０μm 〜３０μm としたことを特徴とするフリップチ
    ップ実装用基板。
  4. 【請求項４】 請求項２または３記載のフリップチップ
    実装用基板において、 前記接続パッドのエッジに面取り部を形成したことを特
    徴とするフリップチップ実装用基板。
  5. 【請求項５】 請求項２乃至４のいずれか１項に記載の
    フリップチップ実装用基板において、 前記接続パッド上に形成する接続媒体として半田を用い
    たことを特徴とするフリップチップ実装用基板。
  6. 【請求項６】 請求項２乃至５のいずれか１項に記載の
    フリップチップ実装用基板において、 前記回路基板材料としてプリント基板を用いたことを特
    徴とするフリップチップ実装用基板。
  7. 【請求項７】 請求項２乃至５のいずれか１項に記載の
    フリップチップ実装用基板において、 前記電子部品の実装に寄与する部位を除き、前記回路基
    板上に絶縁膜を形成したことを特徴とするフリップチッ
    プ実装用基板。
  8. 【請求項８】 請求項７記載のフリップチップ実装用基
    板において、 前記絶縁膜をソルダーレジストとしたことを特徴とする
    フリップチップ実装用基板。
  9. 【請求項９】 請求項２乃至８のいずれか１項に記載の
    フリップチップ実装用基板において、 前記接続パッドをペリフェラル形状に形成すると共に、 前記接続パッドのピッチを７０μｍ以上で、かつ１２０
    μm 以下としたことを特徴とするフリップチップ実装用
    基板。
  10. 【請求項１０】 請求項２乃至９のいずれか１項に記載
    のフリップチップ実装用基板において、 前記電子部品が半導体チップであることを特徴とするフ
    リップチップ実装用基板。
  11. 【請求項１１】 請求項２乃至１０のいずれか１項に記
    載のフリップチップ実装用基板において、 前記接続パッドに実装される前記バンプは、金（Ａｕ）
    を主成分とする材料で形成されていること特徴とするフ
    リップチップ実装用基板。
  12. 【請求項１２】 請求項２乃至１０のいずれか１項に記
    載のフリップチップ実装用基板において、 前記接続パッドに実装される前記バンプは、レベリング
    処理を行なうことにより均一高さとされたスタッドバン
    プであることを特徴とするフリップチップ実装用基板。
  13. 【請求項１３】 請求項２乃至１２のいずれか１項に記
    載のフリップチップ実装用基板に前記バンプを有した前
    記電子部品をフリップチップ実装するフリップチップ実
    装構造において、 フリップチップ実装された前記フリップチップ実装用基
    板と前記電子部品との間に、アンダーフィルレジンを配
    設したことを特徴とするフリップチップ実装構造。
JP24622598A 1998-08-31 1998-08-31 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造 Expired - Fee Related JP3420076B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24622598A JP3420076B2 (ja) 1998-08-31 1998-08-31 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
US09/257,035 US6229711B1 (en) 1998-08-31 1999-02-25 Flip-chip mount board and flip-chip mount structure with improved mounting reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24622598A JP3420076B2 (ja) 1998-08-31 1998-08-31 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造

Publications (2)

Publication Number Publication Date
JP2000077471A JP2000077471A (ja) 2000-03-14
JP3420076B2 true JP3420076B2 (ja) 2003-06-23

Family

ID=17145383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24622598A Expired - Fee Related JP3420076B2 (ja) 1998-08-31 1998-08-31 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造

Country Status (2)

Country Link
US (1) US6229711B1 (ja)
JP (1) JP3420076B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477523B2 (en) 2006-02-24 2009-01-13 Elpida Memory, Inc. Semiconductor device and method of manufacturing semiconductor device
US8304663B2 (en) 2007-05-31 2012-11-06 Kyocera Slc Technologies Corporation Wiring board and manufacturing method thereof
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20130112736A (ko) 2012-04-04 2013-10-14 산에이카가쿠 가부시키가이샤 땜납 실장 기판과 그 제조방법, 및 반도체 장치
US9918388B2 (en) 2013-01-09 2018-03-13 Sony Corporation Circuit substrate, method of manufacturing circuit substrate, and electronic component

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6919515B2 (en) * 1998-05-27 2005-07-19 International Business Machines Corporation Stress accommodation in electronic device interconnect technology for millimeter contact locations
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6404064B1 (en) * 2000-07-17 2002-06-11 Siliconware Precision Industries Co., Ltd. Flip-chip bonding structure on substrate for flip-chip package application
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US20060163729A1 (en) * 2001-04-18 2006-07-27 Mou-Shiung Lin Structure and manufacturing method of a chip scale package
JP3581111B2 (ja) * 2001-05-01 2004-10-27 新光電気工業株式会社 半導体素子の実装基板及び実装構造
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US7138583B2 (en) * 2002-05-08 2006-11-21 Sandisk Corporation Method and apparatus for maintaining a separation between contacts
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
TW543923U (en) * 2002-10-25 2003-07-21 Via Tech Inc Structure of chip package
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
JP2006351559A (ja) * 2003-06-23 2006-12-28 Shinko Electric Ind Co Ltd 配線基板および配線基板への半導体チップ実装構造
TWI534915B (zh) 2003-11-10 2016-05-21 恰巴克有限公司 引線上凸塊之倒裝晶片互連
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
KR100629079B1 (ko) * 2004-12-09 2006-09-26 엘지전자 주식회사 씨오에프
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2008535225A (ja) 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
JP2006310477A (ja) * 2005-04-27 2006-11-09 Akita Denshi Systems:Kk 半導体装置及びその製造方法
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
TWI320219B (en) 2005-07-22 2010-02-01 Method for forming a double embossing structure
JP4751121B2 (ja) * 2005-07-22 2011-08-17 京セラＳｌｃテクノロジー株式会社 配線基板
JP2007109884A (ja) * 2005-10-13 2007-04-26 Shinko Electric Ind Co Ltd 実装基板および半導体装置
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
JP4758813B2 (ja) 2006-04-26 2011-08-31 新光電気工業株式会社 実装基板
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP4385061B2 (ja) * 2006-08-28 2009-12-16 ハリマ化成株式会社 はんだペースト組成物およびその用途
JP2008117805A (ja) * 2006-10-31 2008-05-22 Toshiba Corp プリント配線板、プリント配線板の電極形成方法およびハードディスク装置
KR100764668B1 (ko) * 2006-11-02 2007-10-08 삼성전기주식회사 플립칩 접속용 기판 및 그 제조방법
JP4956173B2 (ja) * 2006-12-19 2012-06-20 新光電気工業株式会社 フリップチップ実装用基板
JP4618260B2 (ja) * 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
JP5066935B2 (ja) 2007-02-22 2012-11-07 富士通株式会社 電子部品および電子装置の製造方法
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP5050583B2 (ja) * 2007-03-12 2012-10-17 富士通セミコンダクター株式会社 配線基板及び電子部品の実装構造
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
JP5018155B2 (ja) 2007-03-16 2012-09-05 富士通セミコンダクター株式会社 配線基板、電子部品の実装構造、及び半導体装置
JP4343236B2 (ja) 2007-03-30 2009-10-14 シャープ株式会社 回路基板、および回路基板の形成方法
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
JP2009105139A (ja) 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
JP5107012B2 (ja) 2007-12-12 2012-12-26 新光電気工業株式会社 配線基板及び電子部品の実装構造の製造方法
JP2010010611A (ja) * 2008-06-30 2010-01-14 Toshiba Corp プリント回路板及び電子機器
US8153905B2 (en) 2009-02-27 2012-04-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US8536458B1 (en) 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
US8089148B1 (en) 2009-08-11 2012-01-03 Amkor Technology, Inc. Circuit board and semiconductor device having the same
US8486758B2 (en) * 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
JP2012160500A (ja) 2011-01-31 2012-08-23 Sony Corp 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
CN103443916B (zh) * 2011-03-09 2016-03-02 日立化成株式会社 半导体元件搭载用封装基板的制造方法、半导体元件搭载用封装基板以及半导体封装
JP5769001B2 (ja) * 2011-03-09 2015-08-26 日立化成株式会社 半導体素子搭載用パッケージ基板及び半導体パッケージ
US8492893B1 (en) 2011-03-16 2013-07-23 Amkor Technology, Inc. Semiconductor device capable of preventing dielectric layer from cracking
CN103493191B (zh) * 2011-04-27 2017-09-26 株式会社村田制作所 电子元器件模块的制造方法及电子元器件模块
JP5789431B2 (ja) * 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8927875B2 (en) 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
JP2013105908A (ja) * 2011-11-14 2013-05-30 Ngk Spark Plug Co Ltd 配線基板
JP5778557B2 (ja) * 2011-11-28 2015-09-16 新光電気工業株式会社 半導体装置の製造方法、半導体装置、及び半導体素子
TWI446844B (zh) * 2012-07-25 2014-07-21 Wistron Corp 印刷電路板及印刷電路板之製造方法
JP5991915B2 (ja) * 2012-12-27 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5960633B2 (ja) 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
EP3051583B1 (en) * 2013-09-27 2018-09-19 Renesas Electronics Corporation Semiconductor device and manufacturing method for same
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
JP5992078B2 (ja) * 2015-08-03 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置
TWI586228B (zh) * 2016-03-31 2017-06-01 元鼎音訊股份有限公司 印刷電路板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724775U (ja) * 1980-07-17 1982-02-08
JPH04354398A (ja) * 1991-05-31 1992-12-08 Internatl Business Mach Corp <Ibm> 配線基板及びその製造方法
US5528001A (en) * 1992-02-14 1996-06-18 Research Organization For Circuit Knowledge Circuit of electrically conductive paths on a dielectric with a grid of isolated conductive features that are electrically insulated from the paths
JPH0677632A (ja) * 1992-02-24 1994-03-18 Matsushita Electric Ind Co Ltd 回路基板
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JP3348528B2 (ja) * 1994-07-20 2002-11-20 富士通株式会社 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置
AU3415095A (en) * 1994-09-06 1996-03-27 Sheldahl, Inc. Printed circuit substrate having unpackaged integrated circuit chips directly mounted thereto and method of manufacture
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
US5547740A (en) * 1995-03-23 1996-08-20 Delco Electronics Corporation Solderable contacts for flip chip integrated circuit devices
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7477523B2 (en) 2006-02-24 2009-01-13 Elpida Memory, Inc. Semiconductor device and method of manufacturing semiconductor device
US8304663B2 (en) 2007-05-31 2012-11-06 Kyocera Slc Technologies Corporation Wiring board and manufacturing method thereof
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20130112736A (ko) 2012-04-04 2013-10-14 산에이카가쿠 가부시키가이샤 땜납 실장 기판과 그 제조방법, 및 반도체 장치
US9565754B2 (en) 2012-04-04 2017-02-07 San-Ei Kagaku Co., Ltd. Solder-mounted board, production method therefor, and semiconductor device
US9918388B2 (en) 2013-01-09 2018-03-13 Sony Corporation Circuit substrate, method of manufacturing circuit substrate, and electronic component

Also Published As

Publication number Publication date
US6229711B1 (en) 2001-05-08
JP2000077471A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
JP3420076B2 (ja) フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
US6259608B1 (en) Conductor pattern for surface mount devices and method therefor
US6002172A (en) Substrate structure and method for improving attachment reliability of semiconductor chips and modules
US5889326A (en) Structure for bonding semiconductor device to substrate
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
KR100290193B1 (ko) 반도체장치및그제조방법
US6528879B2 (en) Semiconductor device and semiconductor module
US6414374B2 (en) Semiconductor device including edge bond pads and methods
TW200525666A (en) Bump-on-lead flip chip interconnection
JP2008205232A (ja) 導体パターンの形成方法
JP2907168B2 (ja) 半導体装置および半導体装置と基板の接合構造
KR100334449B1 (ko) 반도체장치의형성방법
US7169643B1 (en) Semiconductor device, method of fabricating the same, circuit board, and electronic apparatus
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
JP3367826B2 (ja) 半導体メモリ装置及びその製造方法
JP2803664B2 (ja) 基板接続構造
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置
JP3897250B2 (ja) 半導体パッケージ用基板とその製造方法
JPH10233401A (ja) 半導体装置
JP3410199B2 (ja) 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板
JP3175786B2 (ja) フリップチップの実装方法
JPH05136201A (ja) 半導体装置用電極と実装体
JP2741611B2 (ja) フリップチップボンディング用基板
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees