JP2006310477A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】 半導体チップの電極と配線との高精度のフリップ・チップ接続を図る。
【解決手段】 上面及び下面に所定パターンの配線を有し上面及び下面の前記配線の一部は上下面を貫通する配線で接続される配線基板と、配線基板の上面配線に半田を介して電極がフリップ・チップ接続される半導体チップと、配線基板の下面配線に重ねて形成される外部電極端子とを有する半導体装置であって、電極が接続される配線表面部分はその周囲の配線部分よりも窪みかつ窪み上の半田は他の配線表面の半田よりも厚くなっている。また、配線基板の上面と半導体チップの下面の隙間には絶縁性樹脂が充填されて封止体が形成され、封止体によって隙間が塞がれている。
【選択図】 図９

Description

本発明は半導体装置及びその製造方法に係わり、特に、配線基板の一面に設けた配線の表面に半田粉末を付け、その後突起電極を配線に重ね、かつ半田粉末を一次的に溶融させて突起電極を配線に接続することによって半導体チップを配線基板に固定する技術に適用して有効な技術に関する。

半導体装置の一つとして、配線基板の一面に設けた配線上に突起電極を重ねて半導体チップを搭載するいわゆるフリップ・チップ接続構造が知られている。配線基板の他の一面には外部電極端子が設けられている。フリップ・チップ接続構造の一つとして、半導体チップの一面に設けた金バンプ電極（金スタッド電極）を配線基板の上面に設けたバー状の配線（導体パターン）に半田を介してフリップ・チップ実装する例が知られている（例えば、特許文献１）。

特許文献１には、フリップチップ実装基板に設けられる接続部導体パターンを、配線となる配線パターンと、バンプが接合される位置に配線パターンと連続的に形成されかつ配線パターンの幅よりも幅が広い接続パッドとで構成した構造が記載されている。これにより、接続部導体パターンに配設された接続媒体（半田）を溶融した際、半田は接続パッドに集まり瘤状に形成され、配設パターンには接続媒体の薄膜が形成された構成になる。バンプは前記瘤状部分に接続される。

特開２０００−７７４７１号公報

本出願人においては、半導体チップの一面に設けた金バンプ電極（金スタッド電極）を、配線基板に設けたバー状の配線の一部に半田を介して接続する構造のＢＧＡ（Ball Grid Array）型半導体装置を製造している。

しかし、この接続において、金スタッド電極と配線を半田で確実に接続できない場合が発生することがあることが判明した。この不良発生のメカニズムを分析検討した結果、配線の表面にあらかじめ設けておいた半田膜は薄いため、リフロー（一次的溶融）時において、溶融した半田が金スタッド電極部分に向かって充分吸い込まれないことによるものであると分かった。
そこで、本発明者は、配線において金スタッド電極の接続位置に半田の盛り上がり部を形成しておくことを考え本発明をなした。

本発明の目的は、半導体チップの電極と配線との接続の信頼性が高い半導体装置の製造技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

（１）半導体装置は、
第１の面及びこの第１の面の反対面となる第２の面に所定パターンの配線を有し、前記第１及び第２の面の前記配線の一部は前記第１の面及び第２の面間を貫通する配線で接続される配線基板と、
前記配線基板の第１の面の前記配線に半田を介して電極が接続（フリップ・チップ接続）される半導体チップと、
前記配線基板の第２の面の前記配線に重ねて形成される外部電極端子とを有する半導体装置であって、
前記電極が接続される前記配線部分の表面はその周囲の配線部分よりも窪み、かつ前記窪み上の前記半田は他の配線表面の半田よりも厚くなっていることを特徴とする。

また、前記配線は金属箔から形成され、前記配線の表面に金属めっき膜が選択的に形成され、前記金属めっき膜が設けられない部分で前記窪みが形成されている。前記金属箔は銅箔からなり、前記金属めっき膜は銅めっき膜である。前記半導体チップの電極は金バンプ電極である。前記配線基板の第１の面の前記電極が接続される前記配線部分は、前記電極が接続される部分から所定距離離れた部分以遠は絶縁膜で覆われ、前記絶縁膜で覆われない前記配線表面全域に前記半田が付着している。前記窪みは細長い前記配線の途中にその幅員全域に亘って形成されている。前記配線基板の第１の面と前記半導体チップの隙間には絶縁性樹脂が充填されて前記隙間が塞がれている。

このような半導体装置は、以下の工程を有する製造方法で製造される。
（ａ）第１の面及びこの第１の面の反対面となる第２の面に所定パターンの配線を有し、前記第１及び第２の面の前記配線の一部は前記第１の面及び第２の面間を貫通する配線で接続されてなる製品形成部を、縦横に整列配置した配線母基板を準備する工程、
（ｂ）前記各製品形成部の第１の面の前記配線の表面に半田層を形成する工程、
（ｃ）前記各製品形成部の第１の面の前記配線に半導体チップの電極を重ね、前記半田を一時的に溶融して前記配線と前記電極を接続する工程、
（ｄ）前記各製品形成部において、前記配線母基板と前記半導体チップとの隙間を絶縁性樹脂で塞ぐ工程、
（ｅ）前記各製品形成部において、前記配線母基板の第２の面に外部電極端子を形成する工程、
（ｆ）前記配線母基板を前記各製品形成部の境界線で切断して前記製品形成部を個片化する工程によって半導体装置を製造する方法であって、
前記工程（ａ）では、前記各製品形成部の第１の面の前記電極を接続する前記配線において、
前記電極に対面する配線部分の表面を周囲の配線部分よりも窪んだ窪みに形成しておき、
前記工程（ｂ）と前記工程（ｃ）との間に、
（ｇ）前記半田を一次的に溶融させ、溶融した前記半田が前記窪みに流入して衝突することを利用して前記窪み部分に周囲よりも盛り上がった半田盛り上がり部を形成する工程を行い、
前記工程（ｃ）では、前記半導体チップの前記電極を前記半田盛り上がり部に重ねて前記配線と前記電極を前記半田で接続することを特徴とする。

また、前記工程（ａ）では、前記配線を金属箔（銅箔）から形成し、前記配線の表面に金属めっき膜（銅めっき膜）を選択的に形成して、前記金属めっき膜が設けられない部分で前記窪みを形成する。また、前記工程（ｂ）では、前記配線の表面にめっきによって前記半田膜を形成する。また、前記工程（ａ）の配線母基板を準備する工程では、前記各製品形成部の第１の面の前記電極が接続される前記配線部分を細長い配線に形成し、この細長い配線の途中にその幅員全域に亘って前記窪みを形成した配線母基板を準備する。また、工程（ｃ）で使用する前記半導体チップは、その電極を金バンプ電極で形成する。また、工程（ａ）では、前記配線母基板としては、前記各製品形成部の第１の面の前記電極が接続される前記配線部分において、前記電極が接続される部分から所定距離離れた部分以遠を絶縁膜で覆った構造の配線母基板を準備し、前記工程（ｂ）では、前記絶縁膜で覆われない前記配線表面全域に前記半田膜を形成する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）半導体装置の製造においては、半導体チップのフリップ・チップ接続の前に、半導体チップの電極が接続される配線部分の表面に窪みを設け、その後配線表面に半田膜を形成し、さらに半田膜をリフローする。このリフローによって、溶融した半田は窪み内に周囲から流入しかつ衝突し、窪み内において盛り上がる現象が発生する。そこで、リフロー時間を所定時間内に行うことにより、半田盛り上がり部を維持したまま半田は硬化する。従って、半導体チップのフリップ・チップ接続において、半導体チップの電極（金バンプ電極）を前記半田盛り上がり部に重ねるようにしてリフローすることによって、充分な半田量で金バンプ電極を配線に接続することができる。この結果、配線と電極との接続の信頼性が高い半導体装置を提供することができる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図１乃至図１０は本発明の実施例１の半導体装置に係わる図であり、図１及び図２は半導体装置の構造に係わる図であり、図３乃至図１０は半導体装置の製造方法に係わる図である。

本実施例１の半導体装置１は、図２に示すように、四角形の配線基板２を有する。この配線基板２は、例えば、厚さ０．６ｍｍのガラス・エポキシ樹脂配線基板からなり、第１の面（図１では上面）２ａ及び第２の面（図１では下面）２ｂに所定パターンの配線３，４を有している。これら配線３，４の少なくとも一部は配線基板２の上下面間を貫通する配線５で接続されている。

配線基板２の第２の面２ｂでは、配線４を除く表面は絶縁膜（ソルダーレジスト膜）６で覆われている。配線４にはボール状のバンプ電極７が重ねて形成されている。このバンプ電極７は外部電極端子となる。バンプ電極７は、例えば、図２に示すように、四角形の配線基板２の各辺に沿って所定ピッチで配列されている。これにより、半導体装置１はＢＧＡ型半導体装置となる。また、バンプ電極７は、例えば、半田ボール（ＰｂＳｎ半田ボール）である。なお、実施例１では、配線基板２の下面となる第２の面２ｂに一列にバンプ電極７を配列したが、複数列配置構造に対しても本発明を同様に適用でき、実施例１による効果を得ることができる。

配線基板２の第１の面２ａ側の配線３には、図１に示すように、半導体チップ１０がフリップ・チップ接続によって固定される。半導体チップ１０の第１の面１０ａには、金バンプ電極１１が設けられている。この金バンプ電極１１は、半導体チップ１０の第１の面１０ａに設けられた電極１２上に金ワイヤをネイルヘッドボンディングで接続した後、細いワイヤ部分を破断させて形成した金スタッド電極１１である。また、必要ならば、レベリング処理を行い、各電極１２上に接続した金スタッド電極１１の高さを一定にしてもよい。

金スタッド電極１１が接続される配線部分には、図１及び図１０に示すように、窪み１３が形成されている。本実施例１では、配線３の表面に選択的に金属めっき膜１４を形成するが、この金属めっき膜１４を設けない部分で窪み１３を形成する。配線３及び金属めっき膜１４等の寸法の一例を挙げれば、以下のとおりである。配線３は、その厚さが１２μｍであり、幅が５０μｍである。金属めっき膜１４の厚さは１０μｍである。また、途切れる金属めっき膜１４の開口長さは１００μｍとなる。従って、窪み１３は、その深さが１０μｍとなり、幅が５０μｍとなり、長さが１００μｍとなる。本発明はこれらの寸法に限定されるものではない。

また、配線基板２の第１の面２ａには、図１に示すように、絶縁膜（ソルダーレジスト膜）１５が設けられるが、細長いバー状の配線３はその両端をソルダーレジスト膜１５で覆われている。そして、このソルダーレジスト膜１５間に露出する配線３の表面全域には半田１６が所定の厚さで形成されている。

半田１６は、半導体チップ１０をフリップ・チップ接続する前に形成され、かつリフロー処理される。このリフロー処理において、配線３及び金属めっき膜１４上の半田１６は溶融し、流動性を帯びる。配線３から外れた領域はガラス・エポキシ樹脂板からなることから、半田の濡れは起きず、半田はガラス・エポキシ樹脂板上を広がることがなく、金属めっき膜１４及び配線３の表面上を流動する。配線３上の金属めっき膜１４も導体であることから金属めっき膜１４も配線となる。このようなことから、配線の表面には段差が発生する。この段差があるため、配線上で溶融した半田は窪み１３に向かって流れだし、窪み１３内で衝突して盛り上がる。そこで、この盛り上がった状態のときリフローを終了させて半田を硬化させることによって、図９に示すように、半田盛り上がり部１７が形成される。そこで、半導体チップ１０をフリップ・チップ接続する場合、図９に示すように、半導体チップ１０の金スタッド電極１１を半田盛り上がり部１７に対面させ、かつ重ね合わせ、半田をリフロー処理することによって、図１０及び図１に示すように、金スタッド電極１１と配線３を半田盛り上がり部１７の半田１６で接続する。従って、金スタッド電極１１が接続される窪み１３の半田１６の厚さは窪み１３から外れた領域の半田１６よりも数倍厚くなる。充分な半田量により、金スタッド電極１１の周面に半田が吸い上がる結果、確実な接続が可能になり、配線３と金スタッド電極１１との接続の信頼性が高くなる。

一方、半導体チップ１０の下面である第１の面１０ａと配線基板２の第１の面２ａとの間の隙間２０には絶縁性樹脂が充填されて封止体２１が形成されている。この封止体２１は隙間２０を塞ぐことになり、半導体装置１の耐湿性が向上する。

つぎに、本実施例１の半導体装置１の製造方法について、図３乃至図１０を参照して説明する。本実施例１の半導体装置は、図３のフローチャートで示すように、配線基板（配線母基板）準備（Ｓ０１）、半田コート（Ｓ０２）、半田盛り上がり部形成（Ｓ０３）、半導体チップ接続（Ｓ０４）、封止体形成（Ｓ０５）、外部電極端子形成（Ｓ０６）、個片化（Ｓ０７）の各工程を経て製造される。

半導体装置１の製造においては、図６に示すように配線基板が準備される（Ｓ０１）。この配線基板は、図１、図２及び図９で説明した配線基板２が縦横に整列配置連結され、その外周に配線基板構造とならない枠部が設けられた構造になっている。そこで、この配線基板を、特に配線母基板３０と呼称する。図６に示すように、枠部３０ｃの内側にマトリックス状に整列配列された四角形部分が、配線母基板３０を切断した際配線基板２となる部分である。配線母基板３０の状態では、前記四角形部分を製品形成部３０ｄと呼称する。

配線母基板３０は、特に限定はされないが、図６に示すように、製品形成部３０ｄが６列１７行の数配列されたパターンになっている。製品形成部３０ｄの構造は、図１及び図２で説明したとおりである。

図７は、製品形成部３０ｄを拡大した状態を示すものであり、配線母基板３０の第１の面３０ａを示すものである。二点鎖線で囲まれる四角形部分が製品形成部３０ｄになる。製品形成部３０ｄの第１の面３０ａには絶縁膜（ソルダーレジスト膜）１５が形成されているが、四角形枠状にソルダーレジスト膜１５が設けられない四角形枠領域３１が設けられている。図７において、粗いハッチングを施した部分がソルダーレジスト膜１５が設けられた領域である。

四角形枠領域３１の各辺において、各辺に直交する方向に複数本の配線３が平行に配置されている。図７では、特に限定はされないが、各辺において７本の配線３が相互に平行に配置されている。各配線３は四角形枠領域３１の内側のソルダーレジスト膜１５の端から四角形枠領域３１の外側のソルダーレジスト膜１５の端に向かって延在している。そして、各配線３の表面には金属めっき膜１４が設けられている。この金属めっき膜１４は、配線３の中間領域を除いて設けられている。図７において、点々が施された部分が金属めっき膜１４が存在する領域であり、間隔が狭いハッチングが施された部分が配線３が露出する領域であり、この部分が先に説明した半導体チップ１０の金スタッド電極１１が半田１６を介して接続される部分である。金属めっき膜１４は配線３と共に配線を形成することから、金属めっき膜１４が設けられない部分は配線表面の窪み１３となる。

図８は１本の配線３を取り出して示す概念的な図であり、図８（ａ）は断面図、図８（ｂ）は平面図である。配線３は銅箔をエッチングして形成され、その厚さ（Ｄ）が１２μｍであり、幅（Ｆ）が５０μｍである。金属めっき膜１４は銅めっき膜であり、その厚さ（Ｃ）は１０μｍである。ソルダーレジスト膜１５の厚さ（Ｂ）は２０μｍである。また、配線３上で金属めっき膜１４が途切れる開口の長さ（Ａ）は１００μｍである。さらに、四角形枠領域３１の各辺の幅Ｅは２００μｍである。
図８（ｂ）に示すように、窪み１３は細長い配線３の途中にその幅員全域に亘って形成されている状態となる。

図４及び図５は半導体装置１の製造各工程の状態を製品形成部３０ｄの断面図で示すものである。図４（ａ）は、配線母基板３０の製品形成部３０ｄを示す断面図である。図４（ａ）に示すように、配線母基板３０の第１の面３０ａ側に配線３及びソルダーレジスト膜１５を有し、第１の面３０ａの反対面となる第２の面３０ｂに配線４及びソルダーレジスト膜６を有する構造になっている。また、配線３には選択的に金属めっき膜１４が設けられている。金属めっき膜１４も配線となる。従って、金属めっき膜１４が設けられない部分と、金属めっき膜１４が設けられた部分との間に段差が付き、配線の表面は金属めっき膜１４が設けられない部分は窪み１３となる。

つぎに、図４（ｂ）に示すように、配線３及び金属めっき膜１４の表面に半田コート処理（Ｓ０２）を行い、半田膜１６ａを形成する。この状態では、配線母基板３０の第１の面３０ａの金スタッド電極１１が接続される配線３部分は、金スタッド電極１１が接続される部分から所定距離離れた部分以遠は絶縁膜（ソルダーレジスト膜）１５で覆われ、絶縁膜１５で覆われない配線３の表面全域に半田（半田膜１６ａ）が付着している。

つぎに、図４（ｃ）に示すように、配線３及び金属めっき膜１４の表面に形成した半田膜１６ａをリフローする（Ｓ０３）。このリフローによって半田膜１６ａは溶融する。また、配線面には前述のように窪み１３が設けられ、段差があるため、溶融した半田は窪み１３内に流入する。この半田の流れによって、窪み１３内では半田同士が衝突して盛り上がりを形成する。

図８（ｃ）及び図８（ｄ）は１本の配線３を取り出して示す概念的な図である。図８（ｃ）は配線３及び金属めっき膜１４上に半田膜１６ａを形成した状態を示す図であり、図８（ｄ）は半田盛り上がり部１７を形成した状態を示す図である。

図８（ｃ）に示すように、例えば、厚さ（Ｇ）が１０μｍの半田膜１６ａを形成することによって、図８（ｄ）に示すように高さ（Ｈ）が２０μｍにもなる半田盛り上がり部１７を形成することができる。図８（ｅ）は配線３を上面方向から見た図であり、配線３の中間に楕円状に半田盛り上がり部１７が形成されていることを示すものである。

半田膜１６ａを形成する一つの方法は、半田ディップ方式で配線３及び金属めっき膜１４に半田膜１６ａを形成する方法がある。

また、他の一つの方法は、配線３が銅箔から形成され、金属めっき膜１４が銅めっき膜であることから、市販の銅金属に反応する界面活性剤を用いて半田膜１６ａを形成する。即ち、前記界面活性剤を配線３及び金属めっき膜１４の表面に付着させて粘着膜を形成し、その後、この粘着膜に半田粉末を付着させて半田粉末層（半田粉末膜）を形成し、かつフラックスを塗布し、ついで半田粉末層をリフローすることによって半田膜１６ａを形成する。この方法では、リフロー時間を調整することによって半田膜１６ａの形成、その後の半田の窪み１３への流入を生じさせることができ、半田盛り上がり部１７を形成することができる。

つぎに、図４（ｄ）及び図９に示すように、半導体チップ１０をフリップ・チップ接続によって配線母基板３０の製品形成部３０ｄに接続する（Ｓ０４）。即ち、半導体チップ１０の第１の面１０ａには、金スタッド電極１１が設けられている。この金スタッド電極１１は半導体チップ１０の電極１２上に形成されている。また、図４（ｄ）に示すように、半導体チップ１０の各金スタッド電極１１に対応して、製品形成部３０ｄの各配線３には窪み１３が設けられている。そして、この窪み１３部分には半田盛り上がり部１７が形成されている。そこで、半導体チップ１０を降下させ、各半田盛り上がり部１７に金スタッド電極１１が重なるように半導体チップ１０を配線母基板３０上に載置し、かつリフローを行って半田１６を溶融させる。溶融した半田１６はその表面張力によって金スタッド電極１１の表面に吸い上げられる。窪み１３には多量に半田が存在することから、図５（ａ）及び図１０に示すように、半田は金スタッド電極１１の周面に充分な量で吸い上げられ、金スタッド電極１１と配線３が半田１６を介して接続されることになる。この結果、半田による接続の信頼性は高くなる。

つぎに、図５（ｂ）に示すように、配線母基板３０の第１の面３０ａと半導体チップ１０の第１の面１０ａとの間の隙間２０に絶縁性樹脂を充填（アンダーフィル樹脂充填）して隙間２０を塞ぐ封止体２１を形成する（Ｓ０５）。これにより、電極１２（金スタッド電極１１）を有する半導体チップ１０の第１の面１０ａが保護されるとともに、金スタッド電極１１の接続部分を含む配線３が保護されるため、耐湿性が高くなる。絶縁性樹脂としては、例えば、エポキシ樹脂が使用される。

つぎに、図５（ｃ）に示すように、配線母基板３０の第２の面３０ｂを上面とした状態で第２の面３０ｂに設けられた配線４上にバンプ電極７を形成する（Ｓ０６）。このバンプ電極７が外部電極端子となる。バンプ電極７は、例えば、ＰｂＳｎ半田ボールを配線４上に付着させ、かつリフローによって形成する。

つぎに、配線母基板３０ａを図示しないダイシングブレードで縦横に切断して製品形成部３０ｄ毎に個片化し、図１に示す半導体装置１を複数製造する（Ｓ０７）。配線母基板３０は切断されて配線基板２になる。

本実施例１の半導体装置の製造技術によれば、以下の効果を有する。
（１）半導体装置１の製造においては、半導体チップ１０のフリップ・チップ接続の前に、半導体チップ１０の電極（金スタッド電極１１）が接続される配線３部分の表面に窪み１３を設け、その後配線３の表面に半田膜１６ａを形成し、さらに半田膜１６ａをリフローする。このリフローによって、溶融した半田１６は窪み１３内に周囲から流入しかつ衝突し、窪み１３内において盛り上がる現象が発生する。そこで、リフロー時間を所定時間内に行うことにより、半田盛り上がり部１７を維持したまま半田１６は硬化する。従って、半導体チップ１０のフリップ・チップ接続において、半導体チップ１０の電極（金バンプ電極１１）を半田盛り上がり部１７に重ねるようにしてリフローすることによって、充分な半田量で金バンプ電極１１を配線３に接続することができる。この結果配線３と電極（金バンプ電極１１）との接続の信頼性が高い半導体装置１を製造することができる。

図１１（ａ），（ｂ）は本発明の実施例２の半導体装置の製造方法に係わる配線母基板３０の一部の図である。図１１（ａ）は配線母基板３０の製品形成部３０ｄの一部の斜視図である。図１１（ｂ）は図１１（ａ）の製品形成部３０ｄに半田膜を形成し、かつリフローによって半田盛り上がり部１７を形成した状態を示す断面図である。図１１（ｂ）は実施例１の図９の配線母基板３０に対応する図である。

実施例１では、細い配線３の途中部分に金属めっき膜１４を設けない構造として、金属めっき膜１４を設けない部分を窪み１３としたが、本実施例２の場合は、配線３の一部にのみ金属めっき膜１４を設けない構造として、窪み１３を配線３の一部に形成したものである。従って、窪み１３の周縁は無端状に繋がる孔構造になっている。このような窪み１３構造にしても、配線３及び金属めっき膜１４上に半田膜を形成し、この半田膜をリフローすることによって、窪み１３の周囲の半田が窪み１３（孔）に流れこむことから、図１１（ｂ）に示すように、実施例１と同様に窪み１３上に半田盛り上がり部１７を形成することができる。

本実施例２においては、配線母基板３０を準備する工程において、各製品形成部３０ｄの第１の面３０ａの金スタッド電極１１が接続される配線３部分の一部に、周縁が無端状に繋がる窪み１３を形成した配線母基板３０を準備する。

本実施例２の半導体装置の製造方法においても、半導体チップの電極（金スタッド電極１１）と配線３とを半田１６を介して確実に接続することができ、実施例１と同様な効果を得ることができる。

図１２は本発明の実施例３の半導体装置の製造方法に係わる図である。図１２（ａ）〜（ｃ）は半導体装置の製造工程の一部を示す模式的断面図である。
本実施例３の半導体装置の製造方法では、実施例１の半導体装置の製造方法において、配線（配線３及び金属めっき膜１４）上の半田膜１６ａをリフローした際、窪み１３部分に半田盛り上がり部を形成することなく平坦化し、その後、半導体チップ１０を接続するものである。

図１２（ａ）は、実施例１の半田コート工程（Ｓ０２）における図４（ｂ）に対応する図である。即ち、図１２（ａ）は、配線母基板３０の第１の面３０ａの配線３及び金属めっき膜１４上に半田膜１６ａを形成した図である。

本実施例３では、半田コート後、リフローを行い、図１２（ｂ）に示すように、配線（配線３及び金属めっき膜１４）上の半田１６の表面の平坦化を図る。そして、この状態で半導体チップ１０の金スタッド電極１１を窪み１３に対応させて配線母基板３０に重ね、つぎに、再度半田１６をリフローし、図１２（ｃ）に示すように、金スタッド電極１１を半田１６を介して配線３に接続する。

本実施例３では、半田コート後のリフローにおいて、窪み１３上に半田盛り上がり部１７を形成せず、リフロー時間を実施例１の場合よりも長くして、半田１６の表面を平坦化するが、窪み１３には金属めっき膜１４上の半田の厚さよりも半田が厚くなっていることから、充分な半田量で金スタッド電極１１の接続が可能になり、半田接続の信頼性が高くなる。本実施例３における半田膜１６ａの形成方法は、実施例１と同様に半田ディップ方式あるいは界面活性剤を用いる方法で半田膜１６ａを形成する。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、実施例１では、半導体チップと配線母基板との隙間に絶縁性樹脂を充填して封止体を形成したが、配線母基板の第１の面側全体に絶縁性樹脂を形成して半導体チップをこの絶縁性樹脂で封止する構造としてもよい。

また、実施例１では、本発明をＢＧＡ型半導体装置の製造技術に適用したが、バンプ電極７を配線４に形成する工程において、半田ボールを取り付けることなく、半田めっき等を施して、平坦な外部電極端子を形成することによって半導体装置をＬＧＡ（Land Grid
Array）型とすることもできる。

本発明の実施例１である半導体装置の断面図である。 本実施例１の半導体装置の底面図である。 本実施例１の半導体装置の製造方法を示すフローチャートである。 本実施例１の半導体装置の製造において、配線基板準備工程から半導体チップのフリップ・チップ接続工程までを示す工程断面図である。 本実施例１の半導体装置の製造において、半導体チップのフリップ・チップ接続工程からボール電極形成工程までを示す工程断面図である。 実施例１の半導体装置の製造で用いる配線母基板の模式的平面図である。 前記配線母基板の製品形成部を示す模式的拡大平面図である。 前記製品形成部の配線の一部を示す模式図である。 本実施例１の半導体装置の製造における半導体チップのフリップ・チップ接続状態を示す一部の拡大断面図である。 本実施例１の半導体装置の製造において、半導体チップの電極と配線が接続された状態を示す一部の拡大断面図である。 本発明の実施例２である半導体装置の製造工程の一部を示す模式図である。 本発明の実施例３である半導体装置の製造工程の一部を示す模式的断面図である。

符号の説明

１…半導体装置、２…配線基板、２ａ…第１の面、２ｂ…第２の面、３，４…配線、５…配線、６…絶縁膜（ソルダーレジスト膜）、７…バンプ電極、１０…半導体チップ、１１…金スタッド電極、１２…電極、１３…窪み、１４…金属めっき膜、１５…絶縁膜（ソルダーレジスト膜）、１６…半田、１７…半田盛り上がり部、２０…隙間、２１…封止体、３０…配線母基板、３０ａ…第１の面、３０ｂ…第２の面、３０ｃ…枠部、３０ｄ…製品形成部、３１…四角形枠領域。

Claims (22)

1. 第１の面及びこの第１の面の反対面となる第２の面に所定パターンの配線を有し、前記第１及び第２の面の前記配線の一部は前記第１の面及び第２の面間を貫通する配線で接続される配線基板と、
   前記配線基板の第１の面の前記配線に半田を介して電極が接続される半導体チップと、
   前記配線基板の第２の面の前記配線に重ねて形成される外部電極端子とを有する半導体装置であって、
   前記電極が接続される前記配線部分の表面はその周囲の配線部分よりも窪み、かつ前記窪み上の前記半田は他の配線表面の半田よりも厚くなっていることを特徴とする半導体装置。
2. 前記配線は金属箔から形成され、前記配線の表面に金属めっき膜が選択的に形成され、前記金属めっき膜が設けられない部分で前記窪みが形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記金属箔は銅箔からなり、前記金属めっき膜は銅めっき膜であることを特徴とする請求項２に記載の半導体装置。
4. 前記半導体チップの電極は金バンプ電極であることを特徴とする請求項１に記載の半導体装置。
5. 前記配線基板の第１の面の前記電極が接続される前記配線部分は、前記電極が接続される部分から所定距離離れた部分以遠は絶縁膜で覆われ、前記絶縁膜で覆われない前記配線表面全域に前記半田が付着していることを特徴とする請求項１に記載の半導体装置。
6. 前記窪みは細長い前記配線の途中にその幅員全域に亘って形成されていることを特徴とする請求項１に記載の半導体装置。
7. 前記窪みは前記配線の一部に形成され、前記窪みの周縁は無端状に繋がっていることを特徴とする請求項１に記載の半導体装置。
8. 前記配線基板の第１の面と前記半導体チップの隙間には絶縁性樹脂が充填されて前記隙間が塞がれていることを特徴とする請求項１に記載の半導体装置。
9. （ａ）第１の面及びこの第１の面の反対面となる第２の面に所定パターンの配線を有し、 前記第１及び第２の面の前記配線の一部は前記第１の面及び第２の面間を貫通する配線で接続されてなる製品形成部を、縦横に整列配置した配線母基板を準備する工程、
   （ｂ）前記各製品形成部の第１の面の前記配線の表面に半田層を形成する工程、
   （ｃ）前記各製品形成部の第１の面の前記配線に半導体チップの電極を重ね、前記半田を一時的に溶融して前記配線と前記電極を接続する工程、
   （ｄ）前記各製品形成部において、少なくとも前記電極を有する前記半導体チップの面側を絶縁性樹脂で覆う工程、
   （ｅ）前記各製品形成部において、前記配線母基板の第２の面に外部電極端子を形成する工程、
   （ｆ）前記配線母基板を前記各製品形成部の境界線で切断して前記製品形成部を個片化する工程によって半導体装置を製造する方法であって、
   前記工程（ａ）では、前記各製品形成部の第１の面の前記電極を接続する前記配線において、前記電極に対面する配線部分の表面を周囲の配線部分よりも窪んだ窪みに形成しておき、
   前記工程（ｂ）と前記工程（ｃ）との間に、
   （ｇ）前記半田を一次的に溶融させ、溶融した前記半田が前記窪みに流入して衝突することを利用して前記窪み部分に周囲よりも盛り上がった半田盛り上がり部を形成する工程を行い、
   前記工程（ｃ）では、前記半導体チップの前記電極を前記半田盛り上がり部に重ねて前記配線と前記電極を前記半田で接続することを特徴とする半導体装置の製造方法。
10. 前記工程（ｂ）では、前記配線の表面にめっきによって前記半田膜を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
11. 前記工程（ｂ）では、（ｊ）前記配線の表面に界面活性剤を塗布する工程、
    （ｋ）前記配線の表面に半田粉末を塗布して前記界面活性剤の作用によって半田粉末層を形成する工程を行い、
    その後、前記工程（ｇ）では、前記半田粉末層を一次的に溶融させて、前記窪み部分に前記半田盛り上がり部を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
12. 前記工程（ａ）では、前記配線を金属箔から形成し、前記配線の表面に金属めっき膜を選択的に形成して、前記金属めっき膜が設けられない部分で前記窪みを形成することを特徴とする請求項９に記載の半導体装置の製造方法。
13. 前記工程（ａ）では、前記配線を銅箔で形成し、前記配線の表面に銅めっき膜を選択的に形成して、前記銅めっき膜が設けられない部分で前記窪みを形成することを特徴とする請求項９に記載の半導体装置の製造方法。
14. 前記工程（ａ）の配線母基板を準備する工程では、前記各製品形成部の第１の面の前記電極が接続される前記配線部分を細長い配線に形成し、この細長い配線の途中にその幅員全域に亘って前記窪みを形成した配線母基板を準備することを特徴とする請求項９に記載の半導体装置の製造方法。
15. 前記工程（ａ）の配線母基板を準備する工程では、前記各製品形成部の第１の面の前記電極が接続される前記配線部分の一部に、周縁が無端状に繋がる前記窪みを形成した配線母基板を準備することを特徴とする請求項９に記載の半導体装置の製造方法。
16. 前記工程（ｃ）で使用する前記半導体チップは、その電極を金バンプ電極で形成することを特徴とする請求項９に記載の半導体装置の製造方法。
17. 前記工程（ａ）では、前記配線母基板としては、前記各製品形成部の第１の面の前記電極が接続される前記配線部分において、前記電極が接続される部分から所定距離離れた部分以遠を絶縁膜で覆った構造の配線母基板を準備し、
    前記工程（ｂ）では、前記絶縁膜で覆われない前記配線表面全域に前記半田膜を形成することを特徴とする請求項９に記載の半導体装置の製造方法。
18. 前記工程（ｄ）では、前記配線母基板と前記半導体チップとの隙間を絶縁性樹脂で塞ぐことを特徴とする請求項９に記載の半導体装置の製造方法。
19. （ａ）第１の面及びこの第１の面の反対面となる第２の面に所定パターンの配線を有し、前記第１及び第２の面の前記配線の一部は前記第１の面及び第２の面間を貫通する配線で接続されてなる製品形成部を、縦横に整列配置した配線母基板を準備する工程、
    （ｂ）前記各製品形成部の第１の面の前記配線の表面に半田層を形成する工程、
    （ｃ）前記各製品形成部の第１の面の前記配線に半導体チップの電極を重ね、前記半田を一時的に溶融して前記配線と前記電極を接続する工程、
    （ｄ）前記各製品形成部において、前記配線母基板と前記半導体チップとの隙間を絶縁性樹脂で塞ぐ工程、
    （ｅ）前記各製品形成部において、前記配線母基板の第２の面に外部電極端子を形成する工程、
    （ｆ）前記配線母基板を前記各製品形成部の境界線で切断して前記製品形成部を個片化する工程によって半導体装置を製造する方法であって、
    前記工程（ａ）では、前記各製品形成部の第１の面の前記電極を接続する前記配線において、前記電極に対面する配線部分の表面を周囲の配線部分よりも窪んだ窪みに形成しておき、
    前記工程（ｂ）と前記工程（ｃ）との間に、
    （ｇ）前記半田を一次的に溶融させて前記窪み領域を含めて前記半田表面を平坦化する工程を行い、
    前記工程（ｃ）では、前記半導体チップの前記電極を前記窪みの厚い前記半田部分に重ねて前記配線と前記電極を前記半田で接続することを特徴とする半導体装置の製造方法。
20. 前記工程（ａ）では、前記配線を金属箔から形成し、前記配線の表面に金属めっき膜を選択的に形成して、前記金属めっき膜が設けられない部分で前記窪みを形成することを特徴とする請求項１９に記載の半導体装置の製造方法。
21. 前記工程（ｂ）では、前記配線の表面にめっきによって前記半田膜を形成することを特徴とする請求項１９に記載の半導体装置の製造方法。
22. 前記工程（ｂ）では、（ｊ）前記配線の表面に界面活性剤を塗布する工程、
    （ｋ）前記配線の表面に半田粉末を塗布して前記界面活性剤の作用によって半田粉末層を形成する工程を行い、
    その後、前記工程（ｇ）では、前記半田粉末層を一次的に溶融させて、表面が平坦な前記半田膜を形成することを特徴とする請求項１９に記載の半導体装置の製造方法。

Images