JP2007220740A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007220740A JP2007220740A JP2006036886A JP2006036886A JP2007220740A JP 2007220740 A JP2007220740 A JP 2007220740A JP 2006036886 A JP2006036886 A JP 2006036886A JP 2006036886 A JP2006036886 A JP 2006036886A JP 2007220740 A JP2007220740 A JP 2007220740A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- solder resist
- resist film
- wiring
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】アンダーフィル樹脂内に気泡を発生させない。
【解決手段】配線の一部で形成される接続パッドを第1の面に複数有する配線基板と、前記接続パッドに導電性の接合材によって電極が接続される半導体チップと、前記配線基板と前記半導体チップとの間の隙間を埋める絶縁性の樹脂(アンダーフィル樹脂)とを有し、前記配線を覆うように前記配線基板の前記第1の面に設けられるソルダーレジスト膜を部分的に開口して形成される開口の底に前記接続パッドは形成され、前記開口の縁を形成する前記ソルダーレジスト膜部分は前記開口の内側に向かって徐々に薄くなり、前記開口の周壁は開口の内側に向かって徐々に低くなる傾斜面になっている。アンダーフィル樹脂は前記開口の内外を覆い、かつ開口の周縁部分では前記傾斜面上にアンダーフィル樹脂が密着している。
【選択図】図3
【解決手段】配線の一部で形成される接続パッドを第1の面に複数有する配線基板と、前記接続パッドに導電性の接合材によって電極が接続される半導体チップと、前記配線基板と前記半導体チップとの間の隙間を埋める絶縁性の樹脂(アンダーフィル樹脂)とを有し、前記配線を覆うように前記配線基板の前記第1の面に設けられるソルダーレジスト膜を部分的に開口して形成される開口の底に前記接続パッドは形成され、前記開口の縁を形成する前記ソルダーレジスト膜部分は前記開口の内側に向かって徐々に薄くなり、前記開口の周壁は開口の内側に向かって徐々に低くなる傾斜面になっている。アンダーフィル樹脂は前記開口の内外を覆い、かつ開口の周縁部分では前記傾斜面上にアンダーフィル樹脂が密着している。
【選択図】図3
Description
本発明は半導体装置及びその製造方法に係わり、特に、配線基板と、この配線基板にフリップ・チップ接続した半導体チップとの間の隙間を絶縁性のアンダーフィル樹脂で埋め込む技術に適用して有効な技術に関する。
半導体装置の一つとして、配線基板の一面に設けた配線上に突起電極を重ねて半導体チップを搭載するいわゆるフリップ・チップ接続構造が知られている。フリップ・チップ接続構造の一つとして、半導体チップの一面に設けた電極(バンプ)を配線基板の上面に設けた配線にフリップ・チップ実装する例が知られている(例えば、特許文献1)。
特許文献1には、半導体チップを回路基板上にフェースダウンで搭載し、半導体チップと回路基板との間隙に封止材料を充填する半導体装置の製造方法において、封止材料(封止層)中にボイドを発生し難くする技術が開示されている。この技術では、ボイドの発生を抑止するため、回路基板上に封止材料(封止層)を搭載する際、半導体チップのバンプ電極が接続される配線電極が露出するように孔部を設けておく。その後、半導体チップをフェースダウンによって回路基板上に接続する。このフェースダウン接続によって半導体チップのバンプ電極は配線電極に接続されるとともに、封止材料は回路基板面と半導体チップ面間の隙間を埋めるように広がる。
一方、配線基板上にフリップ・チップ接続された半導体チップと、配線基板との間に半導体チップの一側から封止樹脂を注入する技術が知られている(例えば、特許文献2)。特許文献2には、フィルム基板上にフェースダウン接続された半導体チップと、フィルム基板との間に半導体チップの一側から封止樹脂を注入する技術が開示されている。
CSP(Chip Size Package)、BGA(Ball Grid Array)等の半導体装置において、半導体装置の小型・薄型化を図るために配線基板に半導体チップをフリップ・チップ接続する構造が多用されている。また、半導体装置の耐湿性の向上を図るため、配線基板と半導体チップとの間の隙間を絶縁性の樹脂(アンダーフィル樹脂)で埋める構造が採用されている。
従来のBGA型の半導体装置は図25に示すような構造になっている。図25はBGA型の半導体装置の概略構造を示す模式図である。半導体装置70は、配線基板71の上面に半導体チップ72がフリップ・チップ接続によって接続された構造になっている。半導体チップ72の突起電極73は図示しない配線(接続パッド)に電気的に接続されている。半導体チップ72と配線基板71との間の隙間は絶縁性の樹脂からなるアンダーフィル樹脂74で埋められている。半導体チップ72及びアンダーフィル樹脂74等は、配線基板71に形成された絶縁性の樹脂からなる封止体75で覆われている。配線基板71の下面には外部電極端子76が複数設けられている。
図26は半導体装置70の端部分を示すより詳細な拡大断面図である。配線基板71は、絶縁性のボードコア77の上面及び下面にそれぞれ配線78,79を有している。これら配線78,79は必要箇所でボードコア77を貫通して設けられる導体80を介して電気的に接続されている。また、ボードコア77の上下面には絶縁性のソルダーレジスト膜81,82が選択的に設けられている。ソルダーレジスト膜81,82は導体80を形成するためのスルーホールをも埋め尽くしている。
ボードコア77の上面のソルダーレジスト膜81から露出する配線78部分(接続パッド83)にはハンダ層84が形成され、かつこのハンダ層84上には半導体チップ72の突起電極73がハンダ86によって固定されている。突起電極73は半導体チップ72の電極85の表面に形成されている。なお、広義には電極85及び突起電極73による構造部分をも電極と呼称する。
また、ボードコア77の下面のソルダーレジスト膜82から露出する配線79部分(接続部87)にはハンダ層88が重ねて形成され、かつこのハンダ層88にはハンダボール電極89が固定されている。このハンダボール電極89によって外部電極端子76が形成されている。
このような半導体装置70においては、図25に示すように配線基板71と半導体チップ72との間に充填されたアンダーフィル樹脂74内に気泡(ボイド)90が発生してしまうことがある。
図27は半導体チップの突起電極が接続される接続パッド83部分を示す模式図である。図26に示す半導体チップ72では、四角形の半導体チップ72の各辺に沿って一列に電極が配置される。この1列の電極を接続するための接続パッド83は、図27に示すようにソルダーレジスト膜81を部分的に設けない長方形の開口91内に並列に位置するようになる。図27において、右上がりの斜線(ハッチング)を施した部分がソルダーレジスト膜81が存在する領域であり、点々を施した部分が開口91の底に露出したボードコア77の表面であり、右下がりの斜線(ハッチング)を施した部分が配線78である。配線78の中央部分が接続パッド83である。配線78の表面は図示しないがハンダ層84で覆われている。図28は開口91の一部を拡大した斜視図である。図28は配線78の表面を覆うハンダ層84は省略してある。
開口91はソルダーレジスト膜81を選択的にエッチングして形成することから、開口91の周壁は、図28に示すように、ボードコア77の表面に垂直に近い壁構造となる。配線基板71に半導体チップ72をフリップ・チップ接続する場合、例えば、アンダーフィル樹脂74を配線基板71の上面に所定のパターンに塗布する。その後、アンダーフィル樹脂74上に半導体チップ72を位置決めして重ね、図29(a)に示すように、半導体チップ72を配線基板71に太線矢印で示すように押し付ける。この結果、図29(a),(b)に示すように、配線基板71上のアンダーフィル樹脂74は半導体チップ72に押し潰されて横方向に延在する矢印に示すように配線基板71の表面に広がる。
このアンダーフィル樹脂74の広がる状態において、図29(a)に示すように、アンダーフィル樹脂74がソルダーレジスト膜81部分から開口91に広がる際、開口91の垂直壁に近い壁と開口底とによって形成される隅部にアンダーフィル樹脂74が入り込まない場合は隅部に空気が残留し気泡(ボイド)90が発生してしまう。この現象は、図29(b)に示すように、アンダーフィル樹脂74が開口91からソルダーレジスト膜81に広がる際にも生じやすい。即ち、図29(b)に示すように、アンダーフィル樹脂74が開口91からソルダーレジスト膜81に広がる際、開口91の垂直壁に近い壁と開口底とによって形成される隅部にアンダーフィル樹脂74が入り込まない場合、隅部に空気が残留し気泡(ボイド)90が発生してしまう。
そこで、本発明者は、開口底と開口の周壁とが形成する空間部分にもアンダーフィル樹脂を確実に充填できる方法の検討の結果本発明をなした。
本発明の目的は、配線基板と半導体チップとの間のアンダーフィル樹脂内に気泡が発生し難い構造の半導体装置及びその製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)半導体装置は、
配線の一部で形成される接続パッドを第1の面に複数有する配線基板と、
前記接続パッドに導電性の接合材によって電極が接続される半導体チップと、
前記配線基板と前記半導体チップとの間の隙間を埋める絶縁性の樹脂とを有し、
前記配線を覆うように前記配線基板の前記第1の面にソルダーレジスト膜が設けられ、
前記ソルダーレジスト膜は部分的に開口されて開口が形成され、
前記開口の底には前記接続パッドが位置してなる半導体装置であって、
前記開口の縁を形成する前記ソルダーレジスト膜部分は前記開口の内側に向かって徐々に薄くなっていることを特徴とする。従って、前記開口の縁を形成する前記ソルダーレジスト膜の表面は開口の内側に向かって傾斜している。
配線の一部で形成される接続パッドを第1の面に複数有する配線基板と、
前記接続パッドに導電性の接合材によって電極が接続される半導体チップと、
前記配線基板と前記半導体チップとの間の隙間を埋める絶縁性の樹脂とを有し、
前記配線を覆うように前記配線基板の前記第1の面にソルダーレジスト膜が設けられ、
前記ソルダーレジスト膜は部分的に開口されて開口が形成され、
前記開口の底には前記接続パッドが位置してなる半導体装置であって、
前記開口の縁を形成する前記ソルダーレジスト膜部分は前記開口の内側に向かって徐々に薄くなっていることを特徴とする。従って、前記開口の縁を形成する前記ソルダーレジスト膜の表面は開口の内側に向かって傾斜している。
このような半導体装置は、
(a)配線の一部で形成される接続パッドを第1の面に複数有し、前記配線を覆うように前記第1の面に設けられるソルダーレジスト膜を部分的に開口して形成される開口の底に前記接続パッドが位置する配線基板を準備する工程、
(b)前記配線基板の前記第1の面に絶縁性の樹脂を塗布する工程、
(c)前記配線基板の前記第1の面に電極が対面する状態で半導体チップを押し付け、前記各電極を前記各接続パッドに接続させるとともに、前記絶縁性の樹脂を前記半導体チップで押し広げて前記配線基板と前記半導体チップの間の隙間を埋める工程とを有する半導体装置の製造方法であって、
前記工程(a)においては、前記ソルダーレジスト膜で前記開口を形成する際、前記開口と、前記開口の縁部分が前記開口の内側に向かって徐々に薄くなるソルダーレジスト膜部分を形成することによって製造される。
(a)配線の一部で形成される接続パッドを第1の面に複数有し、前記配線を覆うように前記第1の面に設けられるソルダーレジスト膜を部分的に開口して形成される開口の底に前記接続パッドが位置する配線基板を準備する工程、
(b)前記配線基板の前記第1の面に絶縁性の樹脂を塗布する工程、
(c)前記配線基板の前記第1の面に電極が対面する状態で半導体チップを押し付け、前記各電極を前記各接続パッドに接続させるとともに、前記絶縁性の樹脂を前記半導体チップで押し広げて前記配線基板と前記半導体チップの間の隙間を埋める工程とを有する半導体装置の製造方法であって、
前記工程(a)においては、前記ソルダーレジスト膜で前記開口を形成する際、前記開口と、前記開口の縁部分が前記開口の内側に向かって徐々に薄くなるソルダーレジスト膜部分を形成することによって製造される。
より具体的製造方法では、
前記工程(a)においては、
(d)前記各開口に対応する開口部を有し、前記開口部の縁部分の下面は、前記開口部の内側に向かって徐々に突出する押圧面を有するマスクを準備する工程、
(e)前記配線基板の前記第1の面にソルダーレジスト膜を形成する工程、
(f)前記ソルダーレジスト膜に前記マスクを重ねかつ前記マスクを前記ソルダーレジスト膜に押し付けて前記開口部の縁部分に対応する前記ソルダーレジスト膜の厚さが前記押圧面によって前記開口部の内側に向かって徐々に薄くなるように形成する工程、
(g)前記マスクをエッチング用マスクとして使用し、前記マスクの開口部内の前記ソルダーレジスト膜部分をエッチング除去して前記開口と、前記開口の縁部分が前記開口の内側に向かって徐々に薄くなるソルダーレジスト膜部分を形成する工程とを有することを特徴とする。
前記工程(a)においては、
(d)前記各開口に対応する開口部を有し、前記開口部の縁部分の下面は、前記開口部の内側に向かって徐々に突出する押圧面を有するマスクを準備する工程、
(e)前記配線基板の前記第1の面にソルダーレジスト膜を形成する工程、
(f)前記ソルダーレジスト膜に前記マスクを重ねかつ前記マスクを前記ソルダーレジスト膜に押し付けて前記開口部の縁部分に対応する前記ソルダーレジスト膜の厚さが前記押圧面によって前記開口部の内側に向かって徐々に薄くなるように形成する工程、
(g)前記マスクをエッチング用マスクとして使用し、前記マスクの開口部内の前記ソルダーレジスト膜部分をエッチング除去して前記開口と、前記開口の縁部分が前記開口の内側に向かって徐々に薄くなるソルダーレジスト膜部分を形成する工程とを有することを特徴とする。
(2)前記(1)の構成において、
より具体的製造方法では、
前記工程(a)においては、
(j)前記各開口に対応する開口部を有し、前記開口部の縁部分は所定の幅に亘って編み目構造となり、かつ編み目の間隔は前記開口部の縁側では粗く、前記開口部の外側に向かって徐々に密になる構造のマスクを準備する工程、
(k)前記配線基板の前記第1の面にソルダーレジスト膜を形成する工程、
(l)前記ソルダーレジスト膜に前記マスクを密着するように重ねる工程、
(m)前記マスクをエッチング用マスクとして前記ソルダーレジスト膜をエッチングして前記開口と、前記開口の縁部分が前記開口の内側に向かって徐々に薄くなるソルダーレジスト膜部分を形成することを特徴とする。
より具体的製造方法では、
前記工程(a)においては、
(j)前記各開口に対応する開口部を有し、前記開口部の縁部分は所定の幅に亘って編み目構造となり、かつ編み目の間隔は前記開口部の縁側では粗く、前記開口部の外側に向かって徐々に密になる構造のマスクを準備する工程、
(k)前記配線基板の前記第1の面にソルダーレジスト膜を形成する工程、
(l)前記ソルダーレジスト膜に前記マスクを密着するように重ねる工程、
(m)前記マスクをエッチング用マスクとして前記ソルダーレジスト膜をエッチングして前記開口と、前記開口の縁部分が前記開口の内側に向かって徐々に薄くなるソルダーレジスト膜部分を形成することを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記(1)の手段によれば、(a)配線基板にフリップ・チップ接続される半導体チップの突起電極は、配線基板の表面に部分的に塗布されたアンダーフィル樹脂を半導体チップで押し潰す操作に基づいて接続パッドに接続される。接続パッドは、配線基板の表面に設けられるソルダーレジスト膜を開口して形成した開口の底に位置している。開口の縁部分(周壁)を構成するソルダーレジスト膜部分は開口の内側に向かって徐々に低く(薄く)なる傾斜面となっている。従って、押し潰されて広がるアンダーフィル樹脂がソルダーレジスト膜上から開口内に広がる際、アンダーフィル樹脂は傾斜面を下りながら広がり、また、開口内からソルダーレジスト膜上に広がるアンダーフィル樹脂は傾斜面を登るようにして広がるため、空気を巻き込み難くなる。この結果、開口部分を覆うアンダーフィル樹脂部分を含みアンダーフィル樹脂内に気泡(ボイド)が発生し難くなる。
前記(1)の手段によれば、(a)配線基板にフリップ・チップ接続される半導体チップの突起電極は、配線基板の表面に部分的に塗布されたアンダーフィル樹脂を半導体チップで押し潰す操作に基づいて接続パッドに接続される。接続パッドは、配線基板の表面に設けられるソルダーレジスト膜を開口して形成した開口の底に位置している。開口の縁部分(周壁)を構成するソルダーレジスト膜部分は開口の内側に向かって徐々に低く(薄く)なる傾斜面となっている。従って、押し潰されて広がるアンダーフィル樹脂がソルダーレジスト膜上から開口内に広がる際、アンダーフィル樹脂は傾斜面を下りながら広がり、また、開口内からソルダーレジスト膜上に広がるアンダーフィル樹脂は傾斜面を登るようにして広がるため、空気を巻き込み難くなる。この結果、開口部分を覆うアンダーフィル樹脂部分を含みアンダーフィル樹脂内に気泡(ボイド)が発生し難くなる。
前記(2)の手段では、エッチング用のマスクをソルダーレジスト膜に重ねてエッチングして開口を形成するが、エッチング用マスクとして、マスクの開口部の縁部分を編み目構造としてある。そして、編み目構造の編み目の間隔は、開口部の縁側では粗く、開口部の外側に向かって徐々に密になる構造としている。従って、ソルダーレジスト膜のエッチング時、編み目が粗い部分ではエッチング液の供給が多く、編み目が密になるにつれてエッチング液の供給量が少なくなるため、エッチング液の供給量の違いによってエッチング量が変化する。この結果、開口の縁を形成するソルダーレジスト膜部分は前記(1)の手段によって得られたと同様に、開口の内側に向かって徐々に薄くなる構造となり、開口の周壁は開口の内側に向かって徐々に下がる傾斜面となる。このような構造によれば、前記(1)の手段によって得られたと同様に、開口部分を覆うアンダーフィル樹脂部分を含みアンダーフィル樹脂内に気泡(ボイド)が発生し難くなる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1乃至図20は本発明の実施例1である半導体装置及びその製造方法に係わる図である。図1乃至図4は半導体装置の構造に係わる図であり、図5乃至図20は半導体装置の製造方法に係わる図である。
実施例1においては、BGA型の半導体装置及びその製造方法に本発明を適用した例について説明する。半導体装置1は図1乃至図4に示すような構造になっている。図1は半導体装置の平面図、図2は図1のA−A線に沿う拡大断面図、図3は図2の一部を示す拡大断面図、図4は半導体装置の配線基板の一部を示す模式的斜視図である。
実施例1の半導体装置1は、図1及び図2に示すように、四角形の配線基板2を有する。この配線基板2は、例えば、厚さ0.1mmのガラス・エポキシ樹脂配線基板からなり、第1の面(図2では上面)2a及び第2の面(図2では下面)2bに所定パターンの配線3,4を有している。即ち、図2に示すように、ガラス・エポキシ樹脂からなるボードコア13の第1の面13aに配線3を有し、第2の面13bに配線4を有している。また、これら配線3,4の少なくとも一部はボードコア13の上下面間を貫通する導体(配線)5で接続されている。配線3,4及び導体5は銅で形成されている。配線3,4は、例えば、厚さ15μm程度となっている。
配線基板2の第1の面2a側は厚さ35μmの絶縁膜(ソルダーレジスト膜)9で覆われている。ソルダーレジスト膜9は部分的に開口されて開口10が設けられている。この開口10の底にはボードコア13の第1の面13aが露出するとともに、この第1の面13a上には複数の配線3が平行に複数本並んで設けられている。そして、各配線3の中間部分が接続パッド11となっている。図1では開口10は一点鎖線で描いた細長の長方形で示されている。ソルダーレジスト膜9の厚さが35μmであることから、開口10の深さは35μmとなる。開口10は四角形の配線基板2の各辺に沿ってそれぞれ延在している。開口10の幅員方向に延在するハッチングを施した細い長方形部分が配線3である。この配線3は、図2に示すように、その表面は厚さ15μm程度のハンダ層12で覆われている。
前記接続パッド11は、フリップ・チップ接続する半導体チップ15の一面に設けた複数の電極に対応している。半導体チップ15の一面には、電極16が設けられているとともに、この電極16には重ねて突起電極17が設けられている。電極16及び突起電極17をも含めて広義には電極と呼称する。また、これは特に限定はされないが、突起電極17は、金ワイヤをネイルヘッドボンディングで電極16に接続し、その後ワイヤを接合部近傍で切断させて形成した金スタッド電極で形成されている。
半導体チップ15は、図2に示すように、フリップ・チップ接続によって配線基板2に接続されている。即ち、半導体チップ15の電極(突起電極17)は接合材18によって接続パッド11(配線3)に接続されている。接合材18は、例えばハンダである。半導体チップ15の下面とソルダーレジスト膜9の表面との隙間aは、例えば、50μm程度である。
また、半導体チップ15の下面とソルダーレジスト膜9の表面との隙間aには、絶縁性の樹脂(アンダーフィル樹脂20)が充填されて隙間aを埋めている。アンダーフィル樹脂は特に限定はされないが、例えば、エポキシ系の樹脂からなる。その特性は以下のとおりである。樹脂に含まれるフィラーの最大粒径は1μm以下である。粘度は25Pa・s、比重は1.6、熱伝導率は0.55W/m・sである。熱膨張係数α1(常温での熱膨張係数)は28ppm/℃、熱膨張係数α2(ガラス転移温度での熱膨張係数)は95ppm/℃である。また、曲げ強さは100Mpa、曲げ弾性率は6.3paである。
半導体装置1は、配線基板2の第1の面2a側に絶縁性の樹脂によって封止体21が形成されている。この封止体21はその外形が配線基板2と同じ形状となり、半導体チップ15を覆っている。封止体21は、例えば、エポキシ樹脂で形成されている。
このような半導体装置1は、図3及び図4に示すように、開口10の周壁25が傾斜面となっている。図4は配線基板2の第1の面2a側の開口10部分を示す模式図である。開口10の底にはボードコア13の平坦な表面が露出し、ボードコア13上には配線3が1本示されている。配線3の表面は図示しないハンダ層12で覆われている。これは、開口10を形成した後、配線3の表面にハンダをメッキすることによる。
このような半導体装置1は、その製造時、半導体チップ15を配線基板2にフリップ・チップ接続する前に配線基板2の第1の面2aにアンダーフィル樹脂20を所定量塗布しておく。その後、半導体チップ15を配線基板2に押し付ける操作によって半導体チップ15でアンダーフィル樹脂20を押し広げる。このアンダーフィル樹脂20の流動時、アンダーフィル樹脂20は深さ25μmの開口10部分もアンダーフィル樹脂20で埋めながら移動する。この移動の際、配線基板2の第1の面2aの窪みとなる開口10はその周壁25が傾斜面となることから、開口10の底面と周壁25とによって形成される隅部に空気が残留し難くなり、硬化したアンダーフィル樹脂20内に気泡(ボイド)が発生し難くなる。
一方、配線基板2の第2の面2bには、図2に示すように、厚さ35μm程度の絶縁膜(ソルダーレジスト膜)26が配線4を覆うように設けられている。ソルダーレジスト膜26には電極形成用孔27が複数設けられている。この電極形成用孔27の底には配線4が位置している。また、電極形成用孔27内の配線4の表面にはハンダ層28が設けられている。そして、このハンダ層28によって電極形成用孔27には突起電極29が形成されている。突起電極29はボール状のハンダ電極(例えば、PbSnハンダボール)で形成されている。この突起電極29は半導体装置1の外部電極端子を構成し、図1及び図2に示すように、四角形の配線基板2の各辺に沿って所定ピッチで配列される。これにより、半導体装置1はBGA型半導体装置となる。図1では点線で描いた円が突起電極29(外部電極端子)である。ソルダーレジスト19は導体(配線)5を形成するために設けられたスルーホールの内部をも埋め尽くし、上下のソルダーレジスト膜9及びソルダーレジスト膜26を連結している。
つぎに、本実施例1の半導体装置1の製造方法について、図5乃至図20を参照して説明する。本実施例1の半導体装置は、図5のフローチャートで示すように、配線基板(配線母基板)準備(S101)、アンダーフィル樹脂塗布(S102)、半導体チップ接続(フリップ・チップ接続,アンダーフィル樹脂充填:S103)、樹脂層形成(S104)、外部電極端子形成(S105)、個片化(S106)の各工程を経て製造される。
半導体装置1の製造においては、図6に示すように配線基板が準備される(S101)。この配線基板は、図1乃至図4で説明した配線基板2が縦横に整列配置連結された構造(マトリックス)になっている。そこで、この配線基板を、特に配線母基板30と呼称する。配線母基板30は、特に限定はされないが、図6に示すように、マトリックスが左右二つ配置された構造になっている。マトリックスから外れる部分は枠部30cとなる。マトリックスにおいて、点線枠で囲まれる四角形部分が製品形成部30dとなり、点線部分で切断することによって配線基板2となる。
図7は、製品形成部30dを拡大した状態を示すものであり、配線母基板30の第1の面30aを示すものである。点線で囲まれる四角形部分が製品形成部30dになる。製品形成部30dの第1の面30aは絶縁膜(ソルダーレジスト膜)9で覆われているが、半導体チップ15の突起電極17を接続するための配線3の接続パッド11が露出するように、開口10が設けられている。開口10の長手方向に直交する幅員方向に沿って示されるハッチングを施した部分が配線3であり、配線3の中央寄りの部分が突起電極17が接続される接続パッド11を形成する。開口10内の薄黒い部分がボードコア13の表面部分である。省略してあるが、配線3の表面には厚さ15μm程度のハンダ層12が設けられている。
図8は製品形成部30dを拡大した状態を示すものであり、配線母基板30の第2の面30bを示すものである。点線で囲まれる四角形部分が製品形成部30dになる。製品形成部30dの第2の面30bはソルダーレジスト膜26で覆われているが、部分的に除去されて電極形成用孔27が設けられている。この電極形成用孔27の底には配線4が位置している。省略してあるが、配線4の表面には厚さ15μm程度のハンダ層28が設けられている。
図9は製品形成部30dの表裏面の配線3,4の接続関係を示す模式図である。図10は図9のB−B線に沿う拡大断面図である。図9及び図10により、第1の面30aに位置する配線3と、第2の面30bに位置する電極形成用孔27の底の配線4が電気的に接続されていることがわかる。なお、図10において配線母基板30を貫通するように示される2本の一点鎖線間が製品形成部30dである。以下同様の図でも2本の一点鎖線間が製品形成部30dである。
ここで、開口10の周壁25を傾斜面に形成する配線母基板30の製造方法について、図11乃至図14を参照しながら説明する。
ここで、開口10の周壁25を傾斜面に形成する配線母基板30の製造方法について、図11乃至図14を参照しながら説明する。
配線母基板30は、スルーホールが形成された所定の大きさのボードコア13を準備した後、ボードコア13の第1の面及び第2の面に配線3,4を形成し、ついでボードコア13の第1の面及び第2の面に所定パターンのソルダーレジスト膜9,26を形成し、その後メッキを行って配線3,4の表面にハンダ層12,28を形成することによって形成される。図11(a)〜(d)及び図12(a)及び(b)では、ボードコア13の第1の面13a側において、傾斜した周壁25を有する開口10の形成方法を模式図を用いて説明する。同図では、隣接する二つの製品形成部30dのそれぞれ一つの開口10の形成について説明する。また、ボードコア13の第1の面13aの反対面となる第2の面13b側の配線及びソルダーレジストについては省略する。
まず最初に、図13に示すような耐腐食性金属等からなる弾性体で形成される加圧用マスク33を準備する。加圧用マスク33は、例えば、厚さ5mm程度の合金工具鋼で形成されている。この加圧用マスク33は、図6に示す配線母基板30の各製品形成部30dの各開口10(図7参照)に対応する開口部34を有している。図14は図13のC−C線に沿う拡大断面図である。図14に示すように、開口部34にあっては、開口部34の縁部分35の下面は、開口部34の内側に向かって徐々に下面側に突出する傾斜した押圧面36を有する構造になっている。加圧用マスク33の下面がボードコア13の第1の面13a側に対面するようになる。そして、この押圧面36が第1の面13aのソルダーレジスト膜9に形成される開口10の傾斜した周壁25(図4参照)を形成することになる。実施例では、図14に示すように、押圧面36の表面は平坦な面としてあることから、周壁25の傾斜面は平坦な面になる。押圧面36の表面を曲面としておいてもよい。押圧面36を曲面にしておけば、開口10の周壁25の傾斜面は曲面になる。この押圧面36の表面形状の選択によって気泡(ボイド)が発生し難い周壁25を形成することができる。
つぎに、図11(a)に示すように、ボードコア13の第1の面13aに所定パターンの配線を形成する。
つぎに、図11(b)に示すように、ボードコア13の第1の面13aの全体にソルダーレジスト膜9を形成する。
つぎに、図11(c)に示すように、ソルダーレジスト膜9に加圧用マスク33を位置合わせして重ねる。
つぎに、図11(b)に示すように、ボードコア13の第1の面13aの全体にソルダーレジスト膜9を形成する。
つぎに、図11(c)に示すように、ソルダーレジスト膜9に加圧用マスク33を位置合わせして重ねる。
つぎに、図11(d)に示すように、図示しないプレス機械の加圧プランジャ37によって矢印で示すように降下する押圧板38で加圧用マスク33を押し下げる。この押し下げによって、加圧用マスク33はソルダーレジスト膜9に押し付けられ、突出した縁部分35はソルダーレジスト膜9内に入り込み、先端はボードコア13の表面(第1の面13a)に弾力的に接触する。この接触が開口部34の全周で確実に行われるように、縁部分35の先端は先細の断面構造となっている。この加圧用マスク33の押し付けによってソルダーレジスト膜9は縁部分35の先端で分断(切断)される。この切断によって開口10の縁が形成される。そして、この縁の外側のソルダーレジスト膜9は、部分では、ソルダーレジスト膜9の厚さが押圧面36によって開口部34の内側に向かって徐々に薄くなる構造となる。換言するならば、縁部分35が食い込んだソルダーレジスト膜部分では、ソルダーレジスト膜9の端が押圧面36に対応した傾斜面になる。また、縁部分35の先端で分断されたソルダーレジスト膜9部分は開口部34内に位置している。
つぎに、縁部分35がボードコア13に圧接する状態を維持したまま、図示しない複数の耐腐食性のクランパでボードコア13及び加圧用マスク33の外周部分を固定し、図示しないエッチング槽に入れてエッチングを行う。クランパ及び加圧用マスク33を耐腐食性の材質で形成することは、エッチング液でエッチングされないようにするためである。図12(a)は、加圧用マスク33の開口部34内に分断されたソルダーレジスト膜9部分がエッチング液39に晒される状態を模式的に示す図である。
図12(a)に示すように、加圧用マスク33をソルダーレジスト膜9に押し付けた状態でエッチング液39(例えば、アルカリ系のエッチング液)で開口10内に位置する露出したソルダーレジスト膜9部分をエッチング除去する。このエッチングによって加圧用マスク33の開口部34に位置する分断されたソルダーレジスト膜9の部分のみがエッチング除去される。エッチング液39は縁部分35がボードコア13の表面及び配線3の表面に弾力的に接触していることから、開口部34の外側には浸入せず、確実に傾斜した周壁25を形成することができる。
ボードコア13を図示しないエッチング槽から取り出し、クランパを外し、ボードコア13を洗浄して付着しているエッチング液39を除去することによって、図12(b)のボードコア13、即ち、図10で示す配線母基板30を製造することができる。
なお、前記開口10の形成時のエッチング処理によって、ボードコア13の第2の面13bのソルダーレジスト膜26に電極形成用孔27を形成することができる。例えば、配線3,4を形成したボードコア13の第1及び第2の面13a,13bにそれぞれソルダーレジスト膜9,26を形成し、ソルダーレジスト膜26にはその表面に電極形成用孔27に対応する部分に孔を有するホトレジスト膜を形成しておく。そして、加圧用マスク33の開口部34内のソルダーレジスト膜9をエッチング除去する際、同時に前記孔の底に露出するソルダーレジスト膜26をエッチング除去することによって、開口10の形成時共に電極形成用孔27を形成することできる。
つぎに、図15に示すように、各製品形成部30dの第1の面30aに溶融状態のアンダーフィル樹脂20(絶縁性の樹脂、例えば、エポキシ樹脂)を塗布する(S102)。このアンダーフィル樹脂20は半導体チップ15の押し付けによって広げられて製品形成部30dの第1の面30a上を広がり、第1の面30aと半導体チップ15との隙間を埋める。このため、アンダーフィル樹脂20が半導体チップ15の押し付けによって効果体に広がるように塗布する必要がある。アンダーフィル樹脂20の塗布は、例えば、図15に示すように、四角形の製品形成部30dの対角線に沿うように×印状に塗布する。図15は模式的な図であり、実際は×印を形成する直線部分は所定の幅を有する。
つぎに、図16に示すように、配線母基板30の各製品形成部30dの第1の面30aに電極(突起電極17)が対面する状態で半導体チップ15をアンダーフィル樹脂20を押し付けてフリップ・チップ接続を行うとともに、配線母基板30と半導体チップ15との隙間をアンダーフィル樹脂で充填する(S103)。
半導体チップ15の押し付け(押し下げ)によって、流動状態にあるアンダーフィル樹脂20は、図17(a)に示すように、配線母基板30の第1の面30a上を押し潰されて広がり、ソルダーレジスト膜9上から開口10内に流れ込む。開口10の縁部分(周壁25)を構成するソルダーレジスト膜部分は、開口10の内側に向かって徐々に低く(薄く)なる傾斜面(下り坂)となっている。従って、押し潰されて広がるアンダーフィル樹脂20がソルダーレジスト膜9上から開口10内に広がる際、アンダーフィル樹脂20は傾斜面を下りながら広がり、開口10内からソルダーレジスト膜9上に広がる際は、図17(b)に示すように、アンダーフィル樹脂20は傾斜面を登るようにして広がるため、空気を巻き込み難くなる。即ち、開口10の底面(ボードコア13の第1の面13a)と周壁25とのなす角は90度よりも十分に大きい鈍角(例えば、135〜150度程度)となる。従って、ソルダーレジスト膜9の平坦な上面と開口10の縁の傾斜面とのなす角も90度よりも十分に大きい鈍角(例えば、135〜150度程度)となる。このため、平坦なソルダーレジスト膜9の表面から傾斜面に入る部分、及び傾斜面からボードコア13の第1の面13aに移る部分において、流れて広がるアンダーフィル樹脂20によって空気は順次押し出されるため、アンダーフィル樹脂20内への空気の残留がなくなる。
また、半導体チップ15のフリップ・チップ接続時、配線母基板30を支持する図示しないテーブル及び半導体チップ15を押し下げる図示しない加圧機構に内蔵される加熱機構によってフリップ・チップ接続部分は所定温度に加熱される。この結果、半導体チップ15の突起電極17は、突起電極17に塗布されていた接合材18及び接続パッド11に塗布されていたハンダ層12によって電気的に接続される。
さらに、アンダーフィル樹脂20は所定時間加熱処理(キュアー処理)されて硬化し、アンダーフィル樹脂層を形成することになる。この結果、開口部分を覆うアンダーフィル樹脂部分を含みアンダーフィル樹脂内に気泡(ボイド)が発生し難くなる。
つぎに、図18に示すように配線母基板30の第1の面30a側に絶縁性の樹脂によって所定高さの樹脂層21aを形成し、半導体チップ15,アンダーフィル樹脂20及び第1の面30aを覆う(S104)。樹脂層21aは、例えば、エポキシ樹脂で形成する。また、樹脂層21aは、例えば、トランスファモールディング装置によって形成する。
つぎに、図19に示すように、配線母基板30の第2の面30bを上面とした状態で第2の面30bに設けられた配線4上に突起電極29を固定して外部電極端子を形成する(S105)。電極形成用孔27に位置する配線4の表面はハンダ層28で覆われている、そして、このハンダ層28上に突起電極29が接続される。突起電極29は、例えば、PbSn半田ボールを配線4上に付着させ、かつリフローによって形成する。
つぎに、図20に示すように、配線母基板30をダイシングブレード46で縦横に切断して配線母基板30を個片化する(S106)。ダイシングブレード46による切断は製品形成部30dの縁に沿って行われ、かつダイシングテープ45の途中深さまでとされる。これにより、個片化された半導体装置1はダイシングテープ45に支持されることになる。そこで、ダイシング終了後、ダイシングテープ45を剥がすことによって、図1及び図2に示す半導体装置1を複数製造することができる。配線母基板30は切断されて配線基板2になり、樹脂層21aは封止体21になる。
本実施例1の半導体装置の製造技術によれば、以下の効果を有する。
(1)配線基板2(配線母基板30)にフリップ・チップ接続される半導体チップ15の突起電極17は、配線母基板30の表面に部分的に塗布されたアンダーフィル樹脂20を半導体チップ15で押し潰す操作に基づいて接続パッド11に接続される。接続パッド11は、配線母基板30の表面に設けられるソルダーレジスト膜9を開口して形成した開口10の底に位置している。開口10の縁部分(周壁25)を構成するソルダーレジスト膜部分は開口10の内側に向かって徐々に低く(薄く)なる傾斜面となっている。従って、押し潰されて広がるアンダーフィル樹脂20がソルダーレジスト膜9上から開口10内に広がる際、アンダーフィル樹脂20は傾斜面を下りながら広がり、また、開口10内からソルダーレジスト膜9上に広がるアンダーフィル樹脂20は傾斜面を登るようにして広がるため、空気を巻き込み難くなる。この結果、開口10部分を覆うアンダーフィル樹脂部分を含みアンダーフィル樹脂20内に気泡(ボイド)が発生し難くなる。
(1)配線基板2(配線母基板30)にフリップ・チップ接続される半導体チップ15の突起電極17は、配線母基板30の表面に部分的に塗布されたアンダーフィル樹脂20を半導体チップ15で押し潰す操作に基づいて接続パッド11に接続される。接続パッド11は、配線母基板30の表面に設けられるソルダーレジスト膜9を開口して形成した開口10の底に位置している。開口10の縁部分(周壁25)を構成するソルダーレジスト膜部分は開口10の内側に向かって徐々に低く(薄く)なる傾斜面となっている。従って、押し潰されて広がるアンダーフィル樹脂20がソルダーレジスト膜9上から開口10内に広がる際、アンダーフィル樹脂20は傾斜面を下りながら広がり、また、開口10内からソルダーレジスト膜9上に広がるアンダーフィル樹脂20は傾斜面を登るようにして広がるため、空気を巻き込み難くなる。この結果、開口10部分を覆うアンダーフィル樹脂部分を含みアンダーフィル樹脂20内に気泡(ボイド)が発生し難くなる。
図21乃至図24は本発明の実施例2である半導体装置の製造方法に係わる図である。図21は半導体装置の製造方法において使用するエッチング用マスクの模式的平面図、図22はエッチング用マスクの一部を示す模式的平面図、図23は図22のD部分の拡大平面図である。図24は前記エッチング用マスクを使用して製品形成部の第1の面のソルダーレジスト膜に開口を形成する方法を示す工程断面図である。
実施例2は、実施例1の半導体装置の製造方法において、ソルダーレジスト膜9を開口して周壁25が傾斜面となる開口10を形成する他の実施例である。実施例1の場合は加圧用マスク33を使用して傾斜面を形成したが、実施例2ではエッチング用マスク50を使用しエッチングによって傾斜面を形成する。
エッチング用マスク50は耐腐食性材質からなり、図22に示すような平面パターンとなっている。このエッチング用マスク50は、図6に示す配線母基板30の各製品形成部30dの各開口10(図7参照)に対応する開口部51を有している。
図22は単一の開口部51を含む部分の模式的平面図である。開口部51の縁部分、即ち、開口部51の縁全周に沿って所定の幅に亘って編み目部(編み目構造)52が形成されている。編み目部52は、図21では省略し、図22ではクロスハッチングで示してある。図23は図22の編み目部52を含むD部分を拡大して示す模式的平面図である。線で囲まれる白色部分が編み目の孔53であり、エッチング液が通過できる領域である。また、線の部分はエッチング液の通過を阻止する部分となる。
図23に示すように、編み目の孔53は開口部51の縁54寄りは大きく、編み目部52の奥側(開口部51の外側)になるほど小さくなっている。このことは、編み目の孔53を通してエッチング用マスク50の下面側に供給されるエッチング液の量が、編み目部52の位置によって変化することを意味する。
編み目部52では、開口部51の縁54であるeから、編み目部52の奥側(開口部51の外側)であるfに向かう(矢印方向)につれて編み目は粗から密に順次変化する構造になっている。従って、eからfに向かうにつれて編み目部52を通してのエッチング液の供給量は少なくなる構造となる。換言するならば、fから開口部51の縁54側のeに向かうにつれて編み目部52を透過してのエッチング液の供給量は徐々に多くなり、開口部51に至ってはエッチング液の供給を阻止するものは無くなることになる。
実施例2では、このような構造のエッチング用マスク50を用いて開口10を形成する際同時に傾斜面となる周壁25を形成するものである。
図24(a)乃至(e)に開口の形成方法を模式的に示す。
図24(a)に示すように、第1の面13aに配線3を形成したボードコア13を用意する。
つぎに、図24(b)に示すように、厚さ25μmのソルダーレジスト膜9をボードコア13の第1の面13aに形成する。
つぎに、図24(c)に示すように、ボードコア13の第1の面13a上にエッチング用マスク50を載置する。この際、エッチング用マスク50がソルダーレジスト膜9に密着するように重ねる。
図24(a)に示すように、第1の面13aに配線3を形成したボードコア13を用意する。
つぎに、図24(b)に示すように、厚さ25μmのソルダーレジスト膜9をボードコア13の第1の面13aに形成する。
つぎに、図24(c)に示すように、ボードコア13の第1の面13a上にエッチング用マスク50を載置する。この際、エッチング用マスク50がソルダーレジスト膜9に密着するように重ねる。
つぎに、図24(d)に示すように、エッチング用マスク50が重ねられたボードコア13を図示しないエッチング槽に入れ、エッチング用マスク50をマスクとして使用し、マスクから露出するソルダーレジスト膜9をエッチングする。このエッチングにより、開口部51内の領域に対応するソルダーレジスト膜9部分は、エッチング液56の通過を阻止するものが無いことから、エッチングは順調に進む。編み目部52に対応するソルダーレジスト膜9部分では、開口部51の縁54であるe部分では開口部51からエッチング液56が流入するとともに、e部分では編み目の孔53が大きく編み目が粗いことからエッチングは開口部51に近似した速度でエッチングが進む。しかし、編み目部52のeからfに向かうにつれて編み目は徐々に密となることから、編み目の孔53を通過するエッチング液56の量が少なくなり、エッチング速度が低下する。
この結果、図24(d)に示すように、開口部51の下のソルダーレジスト膜9は一定の深さでエッチングが進むが、編み目部52の下のソルダーレジスト膜9は傾斜面の状態となりながらエッチングが進む。ボードコア13の第1の面13aが露出する段階でエッチングを終了する。その後、エッチング用マスク50を外し、ボードコア13を洗浄して付着しているエッチング液56を除去することによって、図24(d)のボードコア13、即ち、図10で示す配線母基板30を製造することができる。
実施例2の半導体装置の製造方法では、エッチング用マスク50をソルダーレジスト膜9に重ねてエッチングして開口10を形成するが、エッチング用マスク50として、マスク50の開口部51の縁部分を編み目構造(編み目部)52としてある。そして、編み目構造52の編み目の間隔は、開口部51の縁54側では粗く、開口部51の外側に向かって徐々に密になる構造としている。従って、ソルダーレジスト膜9のエッチング時、編み目が粗い部分ではエッチング液の供給が多く、編み目が密になるにつれてエッチング液56の供給量が少なくなるため、エッチング液56の供給量の違いによってエッチング量が変化する。この結果、開口10の縁を形成するソルダーレジスト膜部分は実施例1の場合と同様に、開口10の内側に向かって徐々に薄くなる構造となり、開口10の周壁25は開口10の内側に向かって徐々に下がる傾斜面となる。このような構造によれば、開口10部分を覆うアンダーフィル樹脂部分を含みアンダーフィル樹脂20内に気泡(ボイド)が発生し難くなる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施例1、2では、フリップ・チップ接続とアンダーフィル樹脂充填を同時に行う方法について示したが、本発明はフリップ・チップ接続後にアンダーフィル樹脂充填を行う方法についても同様に適用でき同様に気泡(ボイド)の発生を抑止することができる。
即ち、配線母基板30の第1の面30aに半導体チップ15をフリップ・チップ接続した後、特許文献2と同様に、配線母基板30と半導体チップ15との隙間に、半導体チップ15の一側からアンダーフィル樹脂20を注入して隙間を完全に塞ぐ(充填)。この実施例においても、開口10の周壁25が体斜面となっていることから、アンダーフィル樹脂20内に気泡(ボイド)が発生しなくなる。
なお、この実施例の場合も実施例1と同様に、その後、樹脂層21aの形成、突起電極29の形成、個片化の各工程処理がなされて半導体装置1が製造される。
1…半導体装置、2…配線基板、2a…第1の面、2b…第2の面、3,4…配線、5…導体(配線)、9…絶縁膜(ソルダーレジスト膜)、10…開口、11…接続パッド、12…ハンダ層、13…ボードコア、13a…第1の面、13b…第2の面、15…半導体チップ、16…電極、17…突起電極、18…接合材、19…ソルダーレジスト、20…アンダーフィル樹脂、21…封止体、25…周壁、26…ソルダーレジスト膜、27…電極形成用孔、28…ハンダ層、29…突起電極、33…加圧用マスク、34…開口部、35…縁部分、36…押圧面、37…加圧プランジャ、38…押圧板、39…エッチング液、45…ダイシングテープ、46…ダイシングブレード、50…エッチング用マスク、51…開口部、52…編み目部(編み目構造)、53…編み目の孔、54…縁、56…エッチング液、70…半導体装置、71…配線基板、72…半導体チップ、73…突起電極、74…アンダーフィル樹脂、75…封止体、76…外部電極端子、77…ボードコア、78,79…配線、80…導体、81,82…ソルダーレジスト膜、83…接続パッド、84…ハンダ層、85…電極、86…ハンダ、87…接続部、88…ハンダ層、89…ハンダボール電極、90…気泡(ボイド)、91…開口。
Claims (5)
- 配線の一部で形成される接続パッドを第1の面に複数有する配線基板と、
前記接続パッドに導電性の接合材によって電極が接続される半導体チップと、
前記配線基板と前記半導体チップとの間の隙間を埋める絶縁性の樹脂とを有し、
前記配線を覆うように前記配線基板の前記第1の面にソルダーレジスト膜が設けられ、
前記ソルダーレジスト膜は部分的に開口されて開口が形成され、
前記開口の底には前記接続パッドが位置してなる半導体装置であって、
前記開口の縁を形成する前記ソルダーレジスト膜部分は前記開口の内側に向かって徐々に薄くなっていることを特徴とする半導体装置。 - 前記開口の縁を形成する前記ソルダーレジスト膜の表面は開口の内側に向かって傾斜していることを特徴とする請求項1に記載の半導体装置。
- (a)配線の一部で形成される接続パッドを第1の面に複数有し、前記配線を覆うように前記第1の面に設けられるソルダーレジスト膜を部分的に開口して形成される開口の底に前記接続パッドが位置する配線基板を準備する工程、
(b)前記配線基板の前記第1の面に絶縁性の樹脂を塗布する工程、
(c)前記配線基板の前記第1の面に電極が対面する状態で半導体チップを押し付け、前記各電極を前記各接続パッドに接続させるとともに、前記絶縁性の樹脂を前記半導体チップで押し広げて前記配線基板と前記半導体チップの間の隙間を埋める工程とを有する半導体装置の製造方法であって、
前記工程(a)においては、前記ソルダーレジスト膜で前記開口を形成する際、前記開口と、前記開口の縁部分が前記開口の内側に向かって徐々に薄くなるソルダーレジスト膜部分を形成することを特徴とする半導体装置の製造方法。 - 前記工程(a)においては、
(d)前記各開口に対応する開口部を有し、前記開口部の縁部分の下面は、前記開口部の内側に向かって徐々に突出する押圧面を有するマスクを準備する工程、
(e)前記配線基板の前記第1の面にソルダーレジスト膜を形成する工程、
(f)前記ソルダーレジスト膜に前記マスクを重ねかつ前記マスクを前記ソルダーレジスト膜に押し付けて前記開口部の縁部分に対応する前記ソルダーレジスト膜の厚さが前記押圧面によって前記開口部の内側に向かって徐々に薄くなるように形成する工程、
(g)前記マスクをエッチング用マスクとして使用し、前記マスクの開口部内の前記ソルダーレジスト膜部分をエッチング除去して前記開口と、前記開口の縁部分が前記開口の内側に向かって徐々に薄くなるソルダーレジスト膜部分を形成する工程とを有することを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記工程(a)においては、
(j)前記各開口に対応する開口部を有し、前記開口部の縁部分は所定の幅に亘って編み目構造となり、かつ編み目の間隔は前記開口部の縁側では粗く、前記開口部の外側に向かって徐々に密になる構造のマスクを準備する工程、
(k)前記配線基板の前記第1の面にソルダーレジスト膜を形成する工程、
(l)前記ソルダーレジスト膜に前記マスクを密着するように重ねる工程、
(m)前記マスクをエッチング用マスクとして前記ソルダーレジスト膜をエッチングして前記開口と、前記開口の縁部分が前記開口の内側に向かって徐々に薄くなるソルダーレジスト膜部分を形成することを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036886A JP2007220740A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006036886A JP2007220740A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007220740A true JP2007220740A (ja) | 2007-08-30 |
Family
ID=38497725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006036886A Pending JP2007220740A (ja) | 2006-02-14 | 2006-02-14 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007220740A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289914A (ja) * | 2008-05-28 | 2009-12-10 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2010140990A (ja) * | 2008-12-10 | 2010-06-24 | Renesas Electronics Corp | 配線基板、配線基板の製造方法、半導体装置 |
JP2014022592A (ja) * | 2012-07-19 | 2014-02-03 | Renesas Electronics Corp | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116857A (ja) * | 1996-10-08 | 1998-05-06 | Fuji Xerox Co Ltd | 回路基板 |
JP2002343931A (ja) * | 2001-05-17 | 2002-11-29 | Hitachi Ltd | 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体 |
JP2005019815A (ja) * | 2003-06-27 | 2005-01-20 | Seiko Epson Corp | 半導体装置およびその製造方法、回路基板ならびに電子機器 |
-
2006
- 2006-02-14 JP JP2006036886A patent/JP2007220740A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10116857A (ja) * | 1996-10-08 | 1998-05-06 | Fuji Xerox Co Ltd | 回路基板 |
JP2002343931A (ja) * | 2001-05-17 | 2002-11-29 | Hitachi Ltd | 配線基板およびその製造方法、マルチチップモジュールおよびその製造方法並びにマルチチップモジュール実装構造体 |
JP2005019815A (ja) * | 2003-06-27 | 2005-01-20 | Seiko Epson Corp | 半導体装置およびその製造方法、回路基板ならびに電子機器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289914A (ja) * | 2008-05-28 | 2009-12-10 | Shinko Electric Ind Co Ltd | 配線基板 |
JP2010140990A (ja) * | 2008-12-10 | 2010-06-24 | Renesas Electronics Corp | 配線基板、配線基板の製造方法、半導体装置 |
JP2014022592A (ja) * | 2012-07-19 | 2014-02-03 | Renesas Electronics Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545366B2 (en) | Multiple chip package semiconductor device | |
JP4740765B2 (ja) | 半導体装置及びその製造方法 | |
US9508594B2 (en) | Fabricating pillar solder bump | |
TW201336038A (zh) | 具有導線搭接貫孔的堆疊封裝總成 | |
JP2004247530A (ja) | 半導体装置及びその製造方法 | |
JP2006128455A (ja) | 半導体装置およびその製造方法 | |
JP2006261485A (ja) | 半導体装置およびその製造方法 | |
US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
JP5453678B2 (ja) | 半導体パッケージおよびその製造方法 | |
KR101208028B1 (ko) | 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 | |
CN106463427B (zh) | 半导体装置及其制造方法 | |
JP5667381B2 (ja) | 半導体装置及びその製造方法 | |
JP2019091922A (ja) | 半導体装置 | |
JP2012028513A (ja) | 半導体装置及びその製造方法 | |
JP2007220740A (ja) | 半導体装置及びその製造方法 | |
JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3833136B2 (ja) | 半導体構造およびボンディング方法 | |
JP2005340450A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006310477A (ja) | 半導体装置及びその製造方法 | |
JP2009099816A (ja) | 半導体装置とその製造方法および半導体装置の実装方法 | |
JP2007207805A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2014150213A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4626063B2 (ja) | 半導体装置の製造方法 | |
JP4828997B2 (ja) | 半導体パッケージおよびその実装方法、ならびにその半導体パッケージに使用する絶縁配線基板およびその製造方法 | |
JP4561969B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |