JP5453678B2 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JP5453678B2
JP5453678B2 JP2010147196A JP2010147196A JP5453678B2 JP 5453678 B2 JP5453678 B2 JP 5453678B2 JP 2010147196 A JP2010147196 A JP 2010147196A JP 2010147196 A JP2010147196 A JP 2010147196A JP 5453678 B2 JP5453678 B2 JP 5453678B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
pedestal
semiconductor
shape
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010147196A
Other languages
English (en)
Other versions
JP2012015142A (ja
JP2012015142A5 (ja
Inventor
陽平 五十嵐
康 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010147196A priority Critical patent/JP5453678B2/ja
Priority to KR1020110061455A priority patent/KR101730916B1/ko
Priority to US13/169,335 priority patent/US8803304B2/en
Priority to TW100122795A priority patent/TWI527186B/zh
Publication of JP2012015142A publication Critical patent/JP2012015142A/ja
Publication of JP2012015142A5 publication Critical patent/JP2012015142A5/ja
Application granted granted Critical
Publication of JP5453678B2 publication Critical patent/JP5453678B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92227—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体パッケージおよびその製造方法に関し、さらに詳細には、配線基板上に複数の半導体チップが積層されて形成される半導体パッケージおよびその製造方法に関する。
現在、半導体チップ等の半導体装置を用いた電子機器の高性能化が進められており、配線基板へ半導体チップを搭載する場合の高密度化や、また半導体チップを搭載した半導体パッケージの小型化、省スペース化等が求められている。
このため、配線基板上に複数の半導体チップを積層して搭載する構造を有する半導体パッケージに関して様々な構造が提案されている。また、このような半導体パッケージの製造方法に関しても、様々な技術が提案されている。
しかし、半導体パッケージに関しては、２段目の半導体チップ以降は順次、外形サイズを小さくしていく必要があり、積層される半導体チップの外形寸法に制約がある点が課題であった。
ここで、上記の課題を解決する技術の例として、図６に示す半導体パッケージ１００およびその製造方法が提案されている（特許文献１参照）。より詳しくは、半導体パッケージ１００は、回路基板１０３上に第１のＬＳＩチップ１０４と、その上に大きい第２のＬＳＩチップ１０６が積層搭載された半導体装置であって、第１のＬＳＩチップ１０４と回路基板１０３との間隙を充填したアンダーフィル材１１０の一部は第１のＬＳＩチップ１０４の外周部にはみ出た形で、第１のＬＳＩチップ１０４の上平面と同一面に設けられている構成を備え、これにより、大きい第２のＬＳＩチップ１０６の底面を受ける台座を構成し、安定に積層搭載できるものであり、チップ外形制約を緩和するとともに、安定的な生産性と高い信頼性を得ることができるというものである。
特開２００２−１８４９３６号公報
ここで、本願出願人において半導体パッケージ１００と同様の構造を有する半導体パッケージ２００（図９参照）の試作・検討を行ったところ、下記の点が課題として生じた。
先ず、半導体パッケージ２００の製造方法の概略を説明すると、第１の半導体チップ２１０の電極部に金（Ａｕ）バンプ２１１を形成し、第１の半導体チップ２１０が接続される配線基板２３０の電極部２３２にははんだコート２３７を形成する。次いで、ＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）に例示されるフィルム状の熱硬化性樹脂（以下、「熱硬化性樹脂フィルム」という）２０３を配線基板２３０に貼り付ける。次いで、第１の半導体チップ２１０の金（Ａｕ）バンプ２１１と、熱硬化性樹脂フィルム２０３を貼り付けた配線基板２３０のはんだコート部２３７とを加熱圧着によって接続を行う。その際に熱硬化性樹脂フィルム２０３が同時に硬化される。次いで、熱硬化性樹脂フィルム２０３を所定の温度、時間により完全に硬化させる。次いで、第１の半導体チップ２１０の上に、第２の半導体チップ２２０をダイボンディングにより接合するというものである。
上記の工程を備える半導体パッケージ２００の製造方法を実施すると、配線基板２３０と第１の半導体チップ２１０とを加熱圧着する際に、図７の写真（第２の半導体チップ２２０を取り去った状態で撮影）に示すように、熱硬化性樹脂フィルム２０３が配線基板２３０と第１の半導体チップ２１０との間から当該第１の半導体チップ２１０の外方へ（外周部から外側に向けて）流出する。このとき、熱硬化性樹脂フィルム２０３は、同図７のように当該フィルムの中心部から同心円状に広がる性質を有する。
ここで課題となったのが、第１の半導体チップ２１０上に搭載する第２の半導体チップ２２０が、当該第１の半導体チップ２１０からオーバーハングする設計（Ｌ：オーバーハング量）の場合、すなわち、第２の半導体チップ２２０の外形が、第１の半導体チップ２１０の外形よりも大きい場合には、製造工程中において図８の写真（図７のコーナー部Ｂを拡大した写真である）および図９の概略図（図７に示す平面に対して垂直方向の断面を模式的に表した図である）に示すように、第２の半導体チップ２２０の外縁部２２０ａ（特にコーナー部）の下に空隙（符号Ｃで表示）が生じ易いことであった。すなわち、当該空隙が生じると、第２の半導体チップ２２０上面の外縁部２２０ａに設けられる電極部（不図示）と配線基板２３０上の電極部２３３とをワイヤボンディングによって接続する工程において、第２の半導体チップ２２０が撓む原因となり、接続が不安定となる。また、全体をモールドする工程において、第１の半導体チップ２１０と第２の半導体チップ２２０との境界面に隙間が生じてモールドボイドの危険が高まる。これらの課題は、第２の半導体チップ２２０のオーバーハング量Ｌが大きい場合程、顕著に生じ得る。
上記の課題に対して、従来技術では、配線基板と第１の半導体チップとの間から外方へ流出する熱硬化性樹脂フィルムを台座とすることによって、オーバーハング量を縮小して空隙の発生を抑制しようとしていた。しかし、台座とするための形状（流出量）はプロセス条件や部材のばらつきにより安定した形状を形成することが非常に困難であった。一方、大きな形状の熱硬化性樹脂フィルムを設けて、十分な台座形状を確保しようとすると、前述の同心円状に広がる性質に起因して、辺部からの流出量が過大となって配線基板上のワイヤボンディング用電極部を覆ってしまうという問題が発生する。
本発明は上記事情に鑑みてなされたものであり、半導体パッケージにおいて上層の半導体チップが、下層の半導体チップより外形が大きい場合に、上層の半導体チップの外縁部の下に空隙が発生することを防止して、接続の安定性およびモールドボイド発生の抑制を図ることが可能な半導体パッケージおよびその製造方法を提供することを目的とする。
一実施形態として、以下に開示するような解決手段により、前記課題を解決する。
開示の半導体パッケージは、配線基板の上に、熱硬化性樹脂フィルムを介して第１の半導体チップがフリップチップ実装方式により加熱圧着され、前記第１の半導体チップの上に、第２の半導体チップが搭載されて形成される半導体パッケージにおいて、前記第２の半導体チップは、前記第１の半導体チップより外形が大きく、前記配線基板上には、前記第１の半導体チップの外周よりも外方の位置で、且つ前記第２の半導体チップの外縁部の直下の位置に、該第２の半導体チップの下面に接触しない高さの突起状の台座が設けられ、前記熱硬化性樹脂フィルムは、前記台座を包み込む形状を有し、前記第１の半導体チップの外周よりも外方の位置における上面が該第１の半導体チップの上面と同一の平坦面に形成され、且つ、前記第２の半導体チップの外周よりも外方に配設される外縁部がフィレット形状に形成されており、前記台座として、前記第２の半導体チップのコーナー部に対応する位置に、コーナー部台座が設けられると共に、前記第２の半導体チップの隣接するコーナー部間の辺部に対応する位置に、前記コーナー部台座と連続でもしくは不連続で辺部台座が設けられることを要件とする。
開示の半導体パッケージによれば、上層の半導体チップが、下層の半導体チップより外形が大きい場合に、製造工程中において、上層の半導体チップの外縁部の下に空隙が発生することを防止することができる。
その結果、第２の半導体チップ上面の外縁部に設けられた電極部と配線基板上の電極部とをワイヤボンディングによって接続する際に、第２の半導体チップの外縁部の撓みが防止でき、接続の安定化を図ることができる。また、モールドを行う際に、モールドボイド発生の抑制を図ることができる。
本発明の実施形態に係る半導体パッケージの例を示す概略図である。 本発明の実施形態に係る半導体パッケージの台座の形成例を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 本発明の実施形態に係る半導体パッケージの製造方法を説明するための説明図である。 従来の実施形態に係る半導体パッケージの例を示す概略図である。 本願出願人が試作・検討を行った半導体パッケージの構成および課題を説明するための写真である。 本願出願人が試作・検討を行った半導体パッケージの構成および課題を説明するための写真である。 本願出願人が試作・検討を行った半導体パッケージの構成および課題を説明するための説明図である。
本発明の実施形態に係る半導体パッケージ１について説明する。
図１は、半導体パッケージ１の例を示す概略図（断面図）である。なお、図中において、説明の便宜上、実際の寸法・縮尺とは異なって図示されている部分がある。
半導体パッケージ１は、配線基板３０上に第１の半導体チップ１０が搭載され、さらにその上に、第２の半導体チップ２０が搭載されて形成される半導体パッケージである。より具体的には、配線基板３０上に、熱硬化性樹脂フィルム３を介して加熱圧着によって第１の半導体チップ１０がフリップチップ接続されて、さらに、第１の半導体チップ１０上に、ダイボンディングによって第２の半導体チップ２０が接合されている。
図３（ａ）等に示すように、配線基板３０には、第１の半導体チップ１０との接続用あるいは外部接続用として、上面、下面に電極部３２、３３が設けられている。
また、第１の半導体チップ１０には配線基板３０に対向する面１０ａに、電極部３２と接続される接続バンプ１１が設けられる。一例として、接続バンプ１１は金（Ａｕ）を用いて形成される。
一方、第２の半導体チップ２０の上面２０ｅにおける外縁部２０ａ領域には電極部（不図示）が設けられており、配線基板３０上において第１の半導体チップ１０の搭載位置よりも外方に設けられた電極部３３との間でワイヤボンディング接続が行われる。
一例として、半導体パッケージ１は、図１に示すように、モールド樹脂６によってモールドされて形成されるが、モールドされない状態での流通形態も考えられる。
ここで、本実施形態に特徴的な構成として、配線基板３０の上に搭載される第１の半導体チップ１０は、熱硬化性樹脂フィルム３を介して当該配線基板３０に加熱圧着される構造を有している。また、第１の半導体チップ１０の上に搭載される第２の半導体チップ２０は、当該第１の半導体チップ１０よりも外形が大きい、すなわちオーバーハング量Ｌが大きい構造を有している。一例として、第１の半導体チップ１０は一辺の長さが４［ｍｍ］程度の矩形状であって、第２の半導体チップ２０は一辺の長さが８［ｍｍ］程度の矩形状である。すなわち、オーバーハング量Ｌは２［ｍｍ］程度である。
さらに、本実施形態に特徴的な構成として、配線基板３０上には、第２の半導体チップ２０の外縁部２０ａの直下の位置に、第２の半導体チップ２０の下面２０ｄに接触しない高さの突起状の台座３６が設けられる。ここで、台座３６の位置および形状の例について、図２を用いて説明する。図２（ａ）は半導体パッケージ１の平面図（概略図）であるが、第２の半導体チップ２０は外周線のみを表示している。なお、台座３６の作用効果については、後述の製造方法において説明する。
例えば、配線基板３０上に形成される台座３６として、第２の半導体チップ２０のコーナー部２０ｂに対応する位置に、コーナー部台座３６ａが設けられる。必要に応じて、さらに、第２の半導体チップ２０の隣接するコーナー部２０ｂ、２０ｂ間の辺部２０ｃに対応する位置に、コーナー部台座３６ａと不連続で（もしくは連続で）辺部台座３６ｂが設けられる。
一例として、コーナー部台座３６ａは、図２（ｂ）に示すように、略Ｌ字状に形成する。なお挟角θは、０［°］＜θ＜１８０［°］であり、θが大きい領域では、略Ｌ字状よりも直線状に近い形状となる。また頂角のＲは、０．２［μｍ］＜Ｒ＜１０［μｍ］程度である。なお、図２（ｃ）に示す形状のように、図２（ｂ）に示す形状よりも角取り部を大きく形成してもよい。あるいは、コーナー部台座３６ａは、円弧状に形成してもよい（不図示）。
一方、辺部台座３６ｂは、図２（ｂ）に示すように、辺部２０ｃに沿って直線状に形成する。
一例として、コーナー部台座３６ａおよび辺部台座３６ｂはいずれも、幅が０．３〜０．８［ｍｍ］程度であり、幅の上限値は、第１の半導体チップ１０と配線基板３０上の電極部（第２の半導体チップとワイヤボンディング接続するための電極部３３）との距離となる。また、コーナー部台座３６ａおよび辺部台座３６ｂはいずれも、高さが１０〜数十［μｍ］程度である。
また、本実施形態に係る半導体パッケージ１は、熱硬化性樹脂フィルム３が、台座３６を包み込む形状に形成され、さらに、第１の半導体チップ１０の外周よりも外方の位置における上面が当該第１の半導体チップ１０の上面と同一の平坦面に形成され、且つ、第２の半導体チップ２０の外周よりも外方に配設される外縁部がフィレット形状に形成されていることを特徴とする。これによって、第２の半導体チップ２０の外縁部２０ａ（特にコーナー部２０ｂ）の直下の位置に空隙が発生しない形状が実現される。
続いて、本発明の実施形態に係る半導体パッケージ１の製造方法について説明する。ここで、図３〜図５は、半導体パッケージ１の製造工程を説明するための概略図（断面図）である。なお、各図中において、説明の便宜上、実際の寸法・縮尺とは異なって図示されている部分がある。
先ず、図３（ａ）に示すように、配線基板３０を用意する。配線基板３０は、樹脂基板３１を用いた公知の方法によって製造されるプリント配線基板であり、その製造工程の説明は省略する。一例として、符号３２は、銅（Ｃｕ）からなる電極部であり、符号３３は、銅（Ｃｕ）からなる電極部３２の上に金（Ａｕ）からなるめっき層が設けられた電極部であり、符号３４は、ソルダーレジストからなる絶縁層である。
次いで、図３（ｂ）に示すように、配線基板３０の上面３０ａ上に感光性レジスト３５を塗布し、マスクパターン（不図示）を介して光線を照射して、露光・現像・剥離の工程を実施する。これによって、図３（ｃ）に示すように、後工程で配設される第２の半導体チップ２０の外縁部２０ａが配置される予定位置の直下の位置に所定形状の台座３６を形成する。
台座３６の形成例については前述の通りである（図２参照）。本実施形態においては、配線基板３０の上面３０ａ上であって、後工程で配設される第２の半導体チップ２０のコーナー部２０ｂが配置される予定位置に対応する位置に、コーナー部台座３６ａを形成する。また、配線基板３０の上面３０ａ上であって、後工程で配設される第２の半導体チップ２０の隣接するコーナー部２０ｂ、２０ｂ間の辺部２０ｃが配置される予定位置に対応する位置に、コーナー部台座３６ａと連続でもしくは不連続で（本実施形態では不連続としている）辺部台座３６ｂを形成する。なお、配線基板３０上面の電極部３３（３３ａ）の配置あるいは第１の半導体チップ１０の形状等に応じて、コーナー部台座３６ａのみを設ける構成としてもよい。
なお、台座３６を形成する工程の他の例としては、積層法（台座部以外をマスクしてレジスト積層させる手法）や、平板打ち抜き法（金属型で台座部以外を打ち抜く手法）、あるいは、ブラスト法（台座部以外を削り取る手法）等を用いることが考えられる。
次いで、図４（ａ）に示すように、配線基板３０上の電極部３２のうち、第１の半導体チップ１０の接続バンプ１１が接続される電極部３２ａとなる箇所に、はんだコート３７を形成する。
次いで、図４（ｂ）に示すように、配線基板３０の上面３０ａ上における平面方向の中央部に、熱硬化性樹脂フィルム３を貼り付ける。このとき、貼り付けを行う領域は、図２において台座３６（３６ａ、３６ｂ）によって矩形に囲まれた領域であって、且つ、台座３６（３６ａ、３６ｂ）の上面にも熱硬化性樹脂フィルム３が貼り付けられるようにする。したがって、本実施形態においては、熱硬化性樹脂フィルム３は矩形状であるが、台座３６の配置に応じて、適宜、形状を変更してもよい。
なお、熱硬化性樹脂フィルム３には、一例として、エポキシ系熱硬化性樹脂が用いられる。また、熱硬化性樹脂フィルム３を配線基板３０の上に貼り付ける方法には、一例として、真空ラミネート法が用いられる。
次いで、図４（ｃ）に示すように、第１の半導体チップ１０をその実装面１０ａを配線基板３０の上面３０ａに対向させて熱硬化性樹脂フィルム３を介して所定の搭載位置に載置する。その後、第１の半導体チップ１０の反実装面１０ｂにボンディングツール（加熱ヘッド）２を押し付けて、当該ボンディングツール２により第１の半導体チップ１０を押圧しながら加熱する。
これによって、第１の半導体チップ１０と配線基板３０との間に挟まれた熱硬化性樹脂フィルム３は押し広げられるようにして、第１の半導体チップ１０と配線基板３０との間の空間部を充填すると共に、台座３６の上面を越え、第１の半導体チップ１０と配線基板３０との間から当該第１の半導体チップ１０の外方へ（外周部から外側に向けて）流出する。また、第１の半導体チップ１０の接続バンプ１１と配線基板３０の電極部３２ａ上のはんだコート３７とが接触する。さらに、当該第１の半導体チップ１０を介して配線基板３０のはんだコート３７が加熱されて溶融し、接触状態にあった接続バンプ１１とはんだコート３７すなわち電極部３２ａとが接合されると共に、第１の半導体チップ１０と配線基板３０との間の空間部内に充填された熱硬化性樹脂フィルム３も加熱されて硬化する。
このとき、熱硬化性樹脂フィルム３は、台座３６を包み込む形状に形成される。また、第１の半導体チップ１０の上面（反実装面）１０ｂと、第１の半導体チップ１０と配線基板３０との間から当該第１の半導体チップ１０の外方へ流出した箇所（第１の半導体チップ１０の外周よりも外方の位置）の熱硬化性樹脂フィルム３の上面と、が接合部分に段差・隙間の無い同一の平坦面として形成される。さらに、第２の半導体チップ２０の外周よりも外方に配設される外縁部がフィレット形状に形成される。
ここで、台座３６が設けられていることの効果として、台座３６形成位置においては、当該台座３６の上面とボンディングツール２の押圧面との間の隙間が狭いため（すなわち、容積が小さいため）、熱硬化性樹脂フィルム３が、より一層、第１の半導体チップ１０の外方まで（外周部から外側に向けて）流出する効果が得られる。
特に、台座３６として、コーナー部台座３６ａを設けることによって、当該コーナー部台座３６ａ形成位置において、熱硬化性樹脂フィルム３をより一層外方まで広げることができるため、円形状に広がる性質を有する熱硬化性樹脂フィルム３をいわば矩形状に近づけて形成することができる。すなわち、第１の半導体チップ１０よりも第２の半導体チップ２０の方が外形が大きい場合に、第２の半導体チップ２０の外縁部２０ａ（特にコーナー部２０ｂ）の最外周位置の直下まで、熱硬化性樹脂フィルム３を充填させることができ、図９で説明したような空隙の発生を防止することができる。
次いで、図５（ａ）に示すように、当該平坦面上に、固定用材料４を介して、実装面２０ｅを上向きにして第２の半導体チップ２０を搭載する工程を実施する。一例として、第２の半導体チップ２０を配置した後、キュアを行うことで固定用材料４が硬化して、第２の半導体チップ２０が、第１の半導体チップ１０の上面（反実装面）１０ｂと第１の半導体チップ１０と配線基板３０との間から当該第１の半導体チップ１０の外方へ流出した箇所の熱硬化性樹脂フィルム３の上面とによって形成される平坦面上に固定される。
なお、固定用材料４は、樹脂材料（例えば、エポキシ樹脂等）からなるボンディングシートであって、ロールラミネート法、真空ラミネート法等のラミネート工法によって、第１の半導体チップ１０の上面（反実装面）１０ｂと第１の半導体チップ１０と配線基板３０との間から当該第１の半導体チップ１０の外方へ流出した箇所の熱硬化性樹脂フィルム３の上面とによって形成される平坦面上に貼付される。その他の例として、固定用材料４には、エポキシやポリイミド等を用いた接着剤を使用してもよい。
次いで、図５（ｂ）に示すように、公知のワイヤボンディング接続方法によって、第２の半導体チップ２０の実装面２０ｅに設けられた電極部（不図示）と、配線基板３０の電極部３３（３３ａ）とが、金（Ａｕ）からなるワイヤ５を用いて接続される。なお、符号２１は、ファーストボンディング工程において、ワイヤ５の先端に設けられた圧着ボールが、第２の半導体チップ２０の実装面２０ａに設けられた電極部（不図示）上に押し付けられて形成される部分である。
次いで、図５（ｃ）に示すように、第１の半導体チップ１０、第２の半導体チップ２０、およびワイヤ５等が覆われるように、配線基板３０上にモールド樹脂を用いて絶縁層（封止樹脂層）６を形成する工程を実施する。その後、キュアを行うことによって、モールド樹脂を硬化させる。なお、モールド樹脂には、フィラー（例えば、二酸化ケイ素）が含有された樹脂材料（本実施形態では、エポキシ樹脂）等が用いられる。また、絶縁層（封止樹脂層）６を形成する方法としては、トランスファーモールドや、インジェクションモールド等の各種方法を用いることができる。
上記の工程を備えて、本実施形態に係る半導体パッケージ１の製造が行われる。
なお、配線基板３０の下面に設けられた外部接続用の電極部３３（３３ｂ）は、当該パッドにはんだボールやリードピンを接続して外部接続端子としても良く、あるいは、当該電極部自体を外部接続端子としても良い。
以上の通り、開示の半導体パッケージおよびその製造方法によれば、熱硬化性樹脂フィルムを介して配線基板上に搭載される第１の半導体チップよりも、当該第１の半導体チップ上に搭載される第２の半導体チップの方が外形が大きい場合に、第２の半導体チップの外縁部（特にコーナー部）の直下まで、熱硬化性樹脂フィルムを充填させることができ、空隙の発生を防止することができる。
その結果、製造工程中において、第２の半導体チップ上面の電極部と配線基板上の電極部とをワイヤボンディングによって接続する際に、第２の半導体チップの撓み等が防止でき、接続の安定化を図ることができる。また、モールドを行う際に、モールドボイド発生の抑制を図ることができる。
なお、本発明は、以上説明した実施例に限定されることなく、本発明を逸脱しない範囲において種々変更可能であることは言うまでもない。特に、配線基板への搭載部品として半導体チップを例に挙げて説明したが、これに限定されるものではない。
１ 半導体パッケージ
２ ボンディングツール
３ 熱硬化性樹脂フィルム
５ ワイヤ
６ モールド樹脂
１０ 第１の半導体チップ
１１ 接続バンプ
２０ 第２の半導体チップ
３０ 配線基板
３２、３３ 電極部
３６ 台座

Claims (5)

  1. 配線基板の上に、熱硬化性樹脂フィルムを介して第１の半導体チップがフリップチップ実装方式により加熱圧着され、前記第１の半導体チップの上に、第２の半導体チップが搭載されて形成される半導体パッケージにおいて、
    前記第２の半導体チップは、前記第１の半導体チップより外形が大きく、
    前記配線基板上には、前記第１の半導体チップの外周よりも外方の位置で、且つ前記第２の半導体チップの外縁部の直下の位置に、該第２の半導体チップの下面に接触しない高さの突起状の台座が設けられ、
    前記熱硬化性樹脂フィルムは、前記台座を包み込む形状を有し、前記第１の半導体チップの外周よりも外方の位置における上面が該第１の半導体チップの上面と同一の平坦面に形成され、且つ、前記第２の半導体チップの外周よりも外方に配設される外縁部がフィレット形状に形成されており、
    前記台座として、前記第２の半導体チップのコーナー部に対応する位置に、コーナー部台座が設けられると共に、前記第２の半導体チップの隣接するコーナー部間の辺部に対応する位置に、前記コーナー部台座と連続でもしくは不連続で辺部台座が設けられること
    を特徴とする半導体パッケージ。
  2. 前記コーナー部台座は、略Ｌ字状もしくは円弧状に形成されていること
    を特徴とする請求項１記載の半導体パッケージ。
  3. 配線基板の上に、第１の半導体チップが搭載され、該第１の半導体チップの上に、該第１の半導体チップよりも外形の大きい第２の半導体チップが搭載されて形成される半導体パッケージの製造方法であって、
    前記配線基板上において、後工程で搭載される前記第２の半導体チップの外縁部が配置される予定位置の直下の位置に、該第２の半導体チップの下面に接触しない高さの突起状の台座を形成する工程と、
    前記配線基板上に、所定形状の熱硬化性樹脂フィルムを介してフリップチップ実装方式により第１の半導体チップを加熱圧着し、前記熱硬化性樹脂フィルムは、前記台座を包み込み、前記第１の半導体チップの外周よりも外方の位置における上面が該第１の半導体チップの上面と同一の平坦面に形成され、且つ、前記第２の半導体チップの外周よりも外方に配設される外縁部がフィレット形状に形成される工程と、
    前記第１の半導体チップ上に、前記第２の半導体チップを搭載する工程と、を備え、
    前記台座を形成する工程は、前記第２の半導体チップのコーナー部が配置される予定位置に対応する位置に、コーナー部台座を形成する工程と、前記第２の半導体チップの隣接するコーナー部間の辺部が配置される予定位置に対応する位置に、前記コーナー部台座と連続でもしくは不連続で辺部台座を形成する工程と、を有すること
    を特徴とする半導体パッケージの製造方法。
  4. 前記コーナー部台座を、略Ｌ字状もしくは円弧状に形成すること
    を特徴とする請求項３記載の半導体パッケージの製造方法。
  5. 前記第２の半導体チップを搭載する工程は、
    前記第１の半導体チップ上に、前記第２の半導体チップをダイボンディングによって接合する工程と、
    前記第２の半導体チップの上面に設けられた電極部と、前記配線基板上において前記前記第１の半導体チップの搭載位置よりも外方に設けられた電極部とをワイヤボンディングによって接続する工程と、を備えること
    を特徴とする請求項３または請求項４記載の半導体パッケージの製造方法。
JP2010147196A 2010-06-29 2010-06-29 半導体パッケージおよびその製造方法 Active JP5453678B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010147196A JP5453678B2 (ja) 2010-06-29 2010-06-29 半導体パッケージおよびその製造方法
KR1020110061455A KR101730916B1 (ko) 2010-06-29 2011-06-24 반도체 패키지 및 그 제조 방법
US13/169,335 US8803304B2 (en) 2010-06-29 2011-06-27 Semiconductor package and manufacturing method thereof
TW100122795A TWI527186B (zh) 2010-06-29 2011-06-29 半導體封裝及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010147196A JP5453678B2 (ja) 2010-06-29 2010-06-29 半導体パッケージおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2012015142A JP2012015142A (ja) 2012-01-19
JP2012015142A5 JP2012015142A5 (ja) 2013-05-30
JP5453678B2 true JP5453678B2 (ja) 2014-03-26

Family

ID=45351768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010147196A Active JP5453678B2 (ja) 2010-06-29 2010-06-29 半導体パッケージおよびその製造方法

Country Status (4)

Country Link
US (1) US8803304B2 (ja)
JP (1) JP5453678B2 (ja)
KR (1) KR101730916B1 (ja)
TW (1) TWI527186B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102012788B1 (ko) 2015-09-23 2019-08-21 주식회사 엘지화학 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
US10373932B2 (en) * 2017-04-20 2019-08-06 Nanya Technology Corporation Stacked semiconductor structure
KR102531762B1 (ko) * 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
SG11202007034UA (en) * 2018-01-30 2020-08-28 Hitachi Chemical Co Ltd Film-form adhesive, method for producing same, and semiconductor device and method for producing same
KR102565715B1 (ko) 2019-05-03 2023-08-10 삼성전자주식회사 반도체 패키지
JP7385483B2 (ja) * 2020-01-27 2023-11-22 キオクシア株式会社 半導体装置およびその製造方法
JP2022034947A (ja) 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP2002184936A (ja) 2000-12-11 2002-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002222914A (ja) * 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法
JP2004193174A (ja) * 2002-12-06 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
US9129826B2 (en) * 2005-05-31 2015-09-08 Stats Chippac Ltd. Epoxy bump for overhang die
JP4620553B2 (ja) * 2005-08-30 2011-01-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8314480B2 (en) * 2010-02-08 2012-11-20 Fairchild Semiconductor Corporation Stackable semiconductor package with embedded die in pre-molded carrier frame

Also Published As

Publication number Publication date
JP2012015142A (ja) 2012-01-19
KR20120001626A (ko) 2012-01-04
TW201203500A (en) 2012-01-16
TWI527186B (zh) 2016-03-21
KR101730916B1 (ko) 2017-04-27
US20110316172A1 (en) 2011-12-29
US8803304B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
JP5453678B2 (ja) 半導体パッケージおよびその製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
JP5211493B2 (ja) 配線基板及び半導体装置
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
TWI277187B (en) Semiconductor device and manufacturing method for the same
US20080315415A1 (en) Semiconductor device and manufacturing method thereof
KR20010104626A (ko) 반도체장치 및 그 제조방법
JP5018155B2 (ja) 配線基板、電子部品の実装構造、及び半導体装置
TWI420630B (zh) 半導體封裝結構與半導體封裝製程
US20110140256A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US20140138852A1 (en) Semiconductor device and method for producing the same
JP2012142536A (ja) 半導体装置及びその製造方法
US8648455B2 (en) Semiconductor device and method of manufacturing the same
JP2012028513A (ja) 半導体装置及びその製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4626063B2 (ja) 半導体装置の製造方法
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4561969B2 (ja) 半導体装置
TWI461126B (zh) 晶片封裝基板和結構及其製作方法
JP2012138394A (ja) 半導体装置の製造方法
JP4591715B2 (ja) 半導体装置の製造方法
JP2012174900A (ja) 半導体装置の製造方法
JP2000299399A (ja) 半導体装置
JP2008103395A (ja) 半導体モジュール及びその製造方法
JP2013069743A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131218

R150 Certificate of patent or registration of utility model

Ref document number: 5453678

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150