JP7385483B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP7385483B2
JP7385483B2 JP2020011131A JP2020011131A JP7385483B2 JP 7385483 B2 JP7385483 B2 JP 7385483B2 JP 2020011131 A JP2020011131 A JP 2020011131A JP 2020011131 A JP2020011131 A JP 2020011131A JP 7385483 B2 JP7385483 B2 JP 7385483B2
Authority
JP
Japan
Prior art keywords
layer
adhesive layer
substrate
resins
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020011131A
Other languages
English (en)
Other versions
JP2021118277A (ja
Inventor
慧至 築山
悟 高久
悠樹 菅生
彩那 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020011131A priority Critical patent/JP7385483B2/ja
Priority to TW109122724A priority patent/TWI770553B/zh
Priority to TW111122297A priority patent/TWI800408B/zh
Priority to CN202010725127.5A priority patent/CN113178423B/zh
Priority to US17/004,202 priority patent/US20210233781A1/en
Publication of JP2021118277A publication Critical patent/JP2021118277A/ja
Application granted granted Critical
Publication of JP7385483B2 publication Critical patent/JP7385483B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/8349—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85484—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明による実施形態は、半導体装置およびその製造方法に関する。
半導体装置のパッケージング工程において、ＤＡＦ（Die Attach Film）を用いて半導体チップを積層する方法が知られている。一般に、配線基板表面にＤＡＦを充填させるように、プロセスの条件が設定される。
しかし、配線基板とＤＡＦとの間の隙間を完全に埋めることは難しく、パッケージ内に空洞が発生する場合がある。この空洞内の水分（水蒸気）は、例えば、実装リフローおよび吸湿リフロー信頼性試験等において、高温により膨張する。従って、空洞が大きい場合、空洞内が高圧になり、パッケージが破損してしまう可能性がある。
特開２００４－２３８６３４号公報
熱処理時の破損を抑制することができる半導体装置およびその製造方法を提供することを目的とする。
本実施形態による半導体装置は、基板と、第１接着層と、第１半導体チップと、第２接着層と、を備える。第１接着層は、基板の第１面上方に設けられ、分子量が異なる複数種類の樹脂とフィラーとを含む。第１半導体チップは、第１接着層の上方に設けられる。第２接着層は、基板と第１接着層との間の少なくとも一部の第１領域に設けられ、複数種類の樹脂のうち分子量が他の種類の樹脂よりも小さい少なくとも１種類の樹脂、および、第１接着層よりも低濃度のフィラーを含む。
第１実施形態による半導体装置の構成を示す断面図。 第１実施形態による接着層の拡大図。 第１実施形態による半導体装置の製造方法を示すフロー図。 マウント初期における製造途中の半導体装置の一例を示す断面図。 マウント中からキュア後までにおける製造途中の半導体装置の一例を示す断面図。 第２実施形態による半導体装置の構成を示す断面図。 第２実施形態による半導体装置の製造方法を示すフロー図。 マウント初期における製造途中の半導体装置の一例を示す断面図。 マウント中からキュア後までにおける製造途中の半導体装置の一例を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態による半導体装置１の構成を示す断面図である。半導体装置１は、配線基板１１と、接着層２１と、半導体チップＣＨ１と、ワイヤＷ１と、接着層２２と、樹脂２３と、金属バンプＢと、を備える。
尚、図１に示す例では、半導体チップＣＨ１は、接着層２１を介して縦方向に２段に積層されている。縦方向は、配線基板１１の基板上面Ｆ１に対して略垂直方向である。しかし、半導体チップＣＨ１の積層数は、２段に限られず、任意に変更されてもよい。
配線基板１１は、配線１１１と、樹脂層１１２、１１３と、を有する。配線基板１１は、例えば、プリント基板等の基板である。尚、配線基板１１は、ワイヤＷ１を介して半導体チップＣＨ１と接続可能であればよく、基板の種類は限定されない。配線基板１１は、例えば、シリコン基板等であってもよい。
配線１１１は、配線基板１１の基板上面Ｆ１上の電極パッド（図示せず）と、配線基板１１の基板下面上の金属バンプＢとを電気的に接続する。配線１１１には、例えば、銅またはタングステン等の導電性金属が用いられる。配線１１１は、積層された複数の配線層Ｌ１～Ｌ３を有する。配線層Ｌ１～Ｌ３は、層間の樹脂層によって絶縁されている。また、配線層Ｌ１～Ｌ３は、例えば、ビアホール等により、一部において電気的に接続されていてもよい。
樹脂層１１２には、例えば、ソルダーレジスト等の絶縁材料が用いられる。樹脂層１１３は、補強部１１３ａを含み、樹脂層１１２よりも強度および剛性が高い。樹脂層１１３は、例えば、プリプレグである。補強部１１３ａは、例えば、ガラスクロス等の繊維状補強材である。
また、配線基板１１には、凹部１１４が設けられている。尚、凹部１１４の詳細については、図２を参照して、後で説明する。
接着層２１は、配線基板１１の基板上面Ｆ１上方に設けられる。また、接着層２１は、分子量が異なる複数種類の樹脂とフィラーとを含む。接着層２１は、例えば、フィルム状の樹脂（ＤＡＦ（Die Attach Film））である。また、フィラーは、例えば、シリカフィラーである。
また、より詳細には、接着層２１は、アクリルゴムおよびポリイミドの少なくとも１つと、エポキシ樹脂およびフェノール樹脂の少なくとも１つと、を含む。アクリルゴムおよびポリイミドの分子量は、エポキシ樹脂およびフェノール樹脂の分子量よりも大きい。アクリルゴムの分子量は、例えば、４０万～１００万である。ポリイミドの分子量は、例えば、５万～３０万、より好ましくは、７万～２０万である。エポキシ樹脂およびフェノール樹脂の分子量は、例えば、１０００～３０００である。また、接着層２１の配合比率は、例えば、未硬化状態における流動性および弾性率等の所望の特性が得られるように、設定される。接着層２１の配合比率は、例えば、フィラーが約５０重量％、アクリルゴムが約１０重量％～約２５重量％、エポキシ樹脂が約５重量％～約２０重量％、フェノール樹脂が約５重量％～約２０重量％である。尚、アクリルゴムの一部がポリイミドであってもよい。
半導体チップＣＨ１は、接着層２１の上方に設けられる。より詳細には、半導体チップＣＨ１は、接着層２１によって、配線基板１１上および他の半導体チップＣＨ１上に接着されている。半導体チップＣＨ１の積層数は、例えば、１段～１６段の範囲でよい。また、半導体チップＣＨ１は、図１に示すように、階段状にずらされて積層されている。これにより、半導体チップＣＨ１の電極パッド（図示せず）上に他の半導体チップＣＨ１が重複することを抑制し、ワイヤＷ１が各半導体チップＣＨ１の電極パッドに接続可能とする。半導体チップＣＨ１は、例えば、それぞれ同一構成を有するメモリチップでよい。メモリチップは、例えば、ＮＡＮＤチップである。半導体チップＣＨ１の積層数は、必要なメモリ容量に応じて設定される。
ワイヤＷ１は、配線基板１１と半導体チップＣＨ１とを電気的に接続する。ワイヤＷ１には、例えば、金等の導電性金属が用いられる。尚、ワイヤＷ１には、例えば、銀または銅等が用いられてもよい。
接着層２２は、配線基板１１と接着層２１との間の少なくとも一部の領域に設けられる。より詳細には、図１に示すように、接着層２２は、配線基板１１の凹部１１４と接着層２１との間の領域に設けられる。後で説明するように、接着層２２は、配線基板１１と接着層２１との間の隙間（空洞）を埋めるように形成される。空洞は、吸湿リフローおよび実装リフロー等の高温処理により高圧になる。従って、空洞を埋める（小さくする）ことにより、熱処理時における圧力によるパッケージの破損を抑制することができる。接着層２２は、製造途中において接着層２１から染み出て、接着層２１から分離している。尚、接着層２２の形成の詳細については、図３～図５を参照して、後で説明する。
図２は、第１実施形態による接着層２２の拡大図である。図２は、図１の点線枠Ｄの拡大図でもある。また、図２では、補強部１１３ａは省略されている。
凹部１１４は、例えば、エッチバック開口である。エッチバック開口は、めっきにより配線１１１が設けられる場合に、余分なリード線を断線または除去するための開口部である。エッチバック開口は、深い凹部になりやすく、接着層２１との間で大きな隙間が発生しやすい。
接着層２１の一部は、凹部１１４において下方に延びている。また、接着層２１と接着層２２との境界の形状は、下に凸である。これは、半導体チップＣＨ１を配線基板１１に接着する際に、上方からの圧力により、接着層２１が押しつけられるためである。従って、接着層２２の最大高さは、基板上面Ｆ１の樹脂層１１２の高さ以下である。また、接着層２２の最大高さは、凹部１１４の開口縁の高さ以下でもある。
また、接着層２２は、複数種類の樹脂のうち分子量が他の種類の樹脂よりも小さい少なくとも１種類の樹脂、および、接着層２１よりも低濃度のフィラーを含む。すなわち、接着層２１内に含まれる樹脂のうち、分子量が小さい樹脂の一部が接着層２２として分離する。尚、「低濃度のフィラー」は、接着層２２にフィラーが存在しない（０重量％）場合も含む。
また、より詳細には、接着層２２は、エポキシ樹脂およびフェノール樹脂の少なくとも１つを含む。すなわち、接着層２２には、分子量が小さい樹脂が含まれるのに対し、アクリルゴムおよびポリイミドのように分子量が大きい樹脂は含まれない。従って、アクリルゴムおよびポリイミドの少なくとも１つは、接着層２１内に残る。また、エポキシ樹脂およびフェノール樹脂は、アクリルゴムよりも加水分解されづらい。従って、接着層２２にエポキシ樹脂またはフェノール樹脂が含まれることにより、例えば、配線１１１中の金属のマイグレーションによる樹脂の絶縁性能の劣化を抑制することができる。また、高温高湿バイアス試験での評価を向上させることができる。
図１に示すように、樹脂２３は、半導体チップＣＨ１、接着層２１およびワイヤＷ１を基板上面Ｆ１上において封止する。これにより、樹脂２３は、外部からの衝撃や外気から半導体チップＣＨ１、接着層２１およびワイヤＷ１を保護する。樹脂２３には、例えば、エポキシ樹脂等が用いられる。また、樹脂２３は、フィラーを含む。
金属バンプＢは、基板上面Ｆ１とは反対側の配線基板１１の基板下面に設けられており、配線層Ｌ３の一部に接続されている。金属バンプＢは、半導体装置１を外部の実装基板（図示せず）等に電気的に接続するために設けられている。金属バンプＢには、例えば、はんだ等の導電性金属が用いられる。この場合、金属バンプＢは、例えば、はんだボールである。
次に、半導体装置１の製造方法について説明する。尚、以下では、ウェハ工程の後の組立工程について説明する。
図３は、第１実施形態による半導体装置１の製造方法を示すフロー図である。尚、以下では、接着層２１は、ＤＡＦと呼ばれる場合もある。
まず、ウェハ表面（上面）に保護テープを貼り付ける（Ｓ１０）。次に、ウェハの厚さが所望の厚さになるように、ウェハの裏面（下面）を研磨する（Ｓ２０）。次に、ウェハ下面にＤＡＦ付きダイシングテープを貼り付け、保護テープを剥離する（Ｓ３０）。次に、ブレードによりウェハを個々の半導体チップＣＨ１に切断する（Ｓ４０）。すなわち、配線基板１１の基板上面Ｆ１に対向するように、半導体チップＣＨ１（ウェハ）のチップ下面Ｆ２（ウェハ下面）に分子量が異なる複数の樹脂とフィラーとを含む接着層２１を設ける。
次に、半導体チップＣＨ１を配線基板１１上に接着させる（マウント）（Ｓ５０）。すなわち、接着層２１を介して、半導体チップＣＨ１を基板上面Ｆ１上に設ける。マウント時の条件として、例えば、温度が約７０℃～約１５０℃であり、圧力が約０．１ＭＰａ～約０．５ＭＰａ、より好ましくは、約０．２ＭＰａ～約０．４ＭＰａである。尚、ＤＡＦは、例えば、約７０℃～約１５０℃において弾性率が大きく減少し、柔らかくなる。次に、ＤＡＦの硬化（キュア）とアウトガスの排出とを行う（Ｓ６０）。すなわち、接着層２１の加圧により、配線基板１１と接着層２１との間の隙間内に、接着層２２を形成する。キュア時の条件として、例えば、温度が約１００℃～約２００℃であり、圧力が約０．５ＭＰａ以上、より好ましくは、約０．９ＭＰａ以上である。圧力が高いほど接着層２１の充填性が向上するため、圧力は高いことがより好ましい。また、キュア時の条件として、処理時間が約３０分～約２時間である。
また、より詳細には、配線基板１１への半導体チップＣＨ１の設置、および、接着層２１の硬化処理の少なくとも１つにより、接着層２２を形成する。すなわち、マウント時およびキュア時のいずれによっても、接着層２１への加圧によって接着層２２が形成され得る。尚、マウント時よりもキュア時の方が、より高い圧力が印加されるため、接着層２２が形成されやすい場合がある。尚、マウントからキュアまでの接着層２２の詳細については、図４および図５を参照して、後で説明する。
次に、半導体チップＣＨ１上の電極と配線基板１１とをワイヤＷ１により接続させる（Ｓ７０）。まだ全ての半導体チップＣＨ１をマウントしていない場合（Ｓ８０のＮＯ）、再びステップＳ５０～Ｓ７０が実行される。尚、２回目以降のステップＳ５０では、半導体チップＣＨ１を、既にマウントした他の半導体チップＣＨ１上に接着させる。従って、必要なチップ数の半導体チップＣＨ１が配線基板１１上に積層される。全ての半導体チップＣＨ１をマウントした場合（Ｓ８０のＹＥＳ）、金型内に配線基板１１を配置して樹脂２３を充填し、金属バンプＢを配線基板１１の基板下面の電極に搭載する（Ｓ９０）。
図４は、マウント初期における製造途中の半導体装置１の構成の一例を示す断面図である。図５は、マウント中からキュア後までにおける製造途中の半導体装置１の構成の一例を示す断面図である。
図４に示すように、マウント初期では、凹部１１４内に隙間２４が存在する。これは、凹部１１４内を接着層２１で完全に充填することが難しいためである。図４および図５に示すように、マウント中またはキュア中において、接着層２１の加圧により、配線基板１１の凹部１１４と接着層２１との間の隙間２４内に、接着層２２を形成する。マウント中およびキュア中の熱により、分子量が小さい樹脂（例えば、エポキシ樹脂およびフェノール樹脂）の流動性が高くなっている。分子量が小さい樹脂は、圧力により接着層２１から染み出て、接着層２２として分離する。また、凹部１１４がエッチバック開口である場合、隙間２４の面積は、例えば、約１００μｍ角～約２００μｍ角である。尚、隙間２４の形状は、数１００μｍ×約５ｍｍ等、いずれの形状であってもよい。また、隙間２４の深さは、例えば、約１０μｍである。
また、分子量が異なる複数種類の樹脂のうち、分子量の最大値に対する最小値の比率が所定値以下であることが好ましい。所定値は、例えば、１０分の１以下、より好ましくは、１０００分の１～１００分の１である。接着層２１内の樹脂の分子量の差が大きいほど、分子量が小さい樹脂は、接着層２１から染み出して分離しやすい。例えば、アクリルゴムは、分子量が大きく、また、連なった分子形状による分子同士の絡み合いが強いため、フィルム状を維持している。従って、アクリルゴムの各分子は移動しづらい。例えば、エポキシ樹脂は、アクリルゴムよりも分子量が小さく、アクリルゴムの網目状の分子の隙間を通り抜けやすい。従って、エポキシ樹脂は、圧力によって接着層２１から分離することができる。また、フィラーの粒径は、例えば、数μｍ程度と大きい。さらに、フィラーは、シランカップリング等により、接着層２１内の樹脂と強く結合している。従って、フィラーは、アクリルゴムの網目状の分子に引っかかりやすく、分子の隙間を通り抜けづらい。
また、分離する樹脂の分子量が小さいほど、配線基板１１の表面をより埋めやすくすることができる。
以上のように、第１実施形態によれば、接着層２１は、分子量が異なる複数種類の樹脂とフィラーとを含む。また、接着層２２は、配線基板１１と接着層２１との間の少なくとも一部の領域に設けられ、複数種類の樹脂のうち分子量が小さい少なくとも１種類の樹脂、および、接着層２１よりも低濃度のフィラーを含む。
通常、マウント時およびキュア時において、配線基板１１表面に接着層２１を充填させるように、プロセスの条件が設定される。しかし、配線基板１１と接着層２１との間の隙間を完全に埋めることは難しく、パッケージ内に空洞が発生する場合がある。この空洞内の水分（水蒸気）は、例えば、実装リフローや吸湿リフロー信頼性試験等において、高温により膨張する。実装リフローは、例えば、約２６０℃以上の高温により金属バンプＢを溶かし、半導体装置１と実装基板とを電気的に接続するための熱処理である。また、吸湿リフロー信頼性試験は、意図的にパッケージに水分を含ませた状態での熱処理を行う信頼性試験である。従って、空洞が大きい場合、空洞内が高圧になり、高圧の水蒸気の爆発によりパッケージが破損する可能性がある。尚、パッケージの破損は、例えば、樹脂２３と半導体チップＣＨ１との剥離、および、樹脂２３におけるクラック発生等も含む。
第１実施形態では、分子量が小さい樹脂を分離させて空洞内に接着層２１を形成することにより、空洞を小さくし、または、空洞を埋めることができる。この結果、熱処理時のパッケージの破損を抑制することができ、また、信頼性を向上させることができる。尚、樹脂の分離により生じる接着層２１内の空洞の影響は小さい。
また、第１実施形態では、マウント時およびキュア時の少なくともいずれかによって隙間２４が埋まる。従って、プロセス数を増加させることなく、かつ、隙間２４を埋める（小さくする）ことができる。また、接着層２２の最大高さは、基板上面Ｆ１の樹脂層１１２の高さ以下である。
尚、接着層２１内の樹脂の一部は、カルボキシル基およびエポキシ基等の反応性官能基を有していてもよい。すなわち、反応性官能基が予め付与されたアクリルゴムを含む接着層２１が用いられてもよい。これにより、アクリルゴムの架橋反応が進みやすくなり、接着層２１内の樹脂の分子量の差が大きくなる。この結果、接着層２２が接着層２１から分離しやすくなり、隙間２４をより埋める（より小さくする）ことができる。
（第２実施形態）
図６は、第２実施形態による半導体装置１の構成を示す断面図である。第２実施形態は、半導体チップＣＨ２が設けられる点で、第１実施形態と異なる。
半導体装置１は、半導体チップＣＨ２と、ワイヤＷ２と、をさらに備える。
半導体チップＣＨ２は、配線基板１１と接着層２１との間に設けられる。半導体チップＣＨ２は、半導体チップＣＨ１の下に設けられており、接着層２１で被覆されている。半導体チップＣＨ２は、例えば、コントローラチップである。この場合、半導体チップＣＨ２は、半導体チップＣＨ１の動作を制御する。
ワイヤＷ２は、配線基板１１と半導体チップＣＨ２とを電気的に接続する。配線基板１１は、ワイヤＷ２と接続するボンディングパッド１１５をさらに備える。従って、より詳細には、ワイヤＷ２は、ボンディングパッド１１５と半導体チップＣＨ２とを電気的に接続する。また、ワイヤＷ２の上方に、接着層２１が設けられる。ワイヤＷ２には、例えば、金等の導電性金属が用いられる。尚、ワイヤＷ２には、例えば、銀または銅等が用いられてもよい。
接着層２１は、ワイヤＷ２が抵抗になるため、ワイヤＷ２の下方には入りづらい。従って、ワイヤＷ２の下方には、凹部１１４と同様に、大きな隙間が発生しやすい。尚、接着層２１の一部は、ワイヤＷ２の下方に存在していてもよい。これは、例えば、図８の紙面垂直方向に複数設けられるワイヤＷ２の端のアーチから接着層２１の一部が入り込む可能性があるためである。尚、入り込む一部の接着層２１の位置は、図８に示す例に限られず、ワイヤＷ２と該ワイヤＷ２下方の配線基板１１および半導体チップＣＨ２の少なくとも１つとの間のいずれの位置であってもよい。
接着層２２は、ワイヤＷ２と該ワイヤＷ２下方の配線基板１１、接着層２１および半導体チップＣＨ２の少なくとも１つとの間の領域に設けられる。後で説明するように、接着層２２は、ワイヤＷ２下方の隙間を埋めるように形成される。従って、接着層２２の最大高さは、ワイヤＷ２の高さ以下である。
第２実施形態による半導体装置１のその他の構成は、第１実施形態による半導体装置１の対応する構成と同様であるため、その詳細な説明を省略する。尚、図６に示す例では、第１実施形態における図１と同様に、凹部１１４および凹部１１４内の接着層２２が示されている。しかし、第２実施形態は、凹部１１４が設けられる場合に限られない。
図７は、第２実施形態による半導体装置１の製造方法を示すフロー図である。尚、ステップＳ１０～Ｓ４０は、第１実施形態における図３のフロー図と同様である。
ステップＳ４０の後、半導体チップＣＨ２を配線基板１１上に設置する（Ｓ４１）。半導体チップＣＨ２は、例えば、接着層（図示せず）により配線基板１１上に接着される。次に、配線基板１１と半導体チップＣＨ２とをワイヤＷ２により接続させる（Ｓ４２）。すなわち、半導体チップＣＨ１を基板上面Ｆ１上に設ける前に、基板上面Ｆ１上に半導体チップＣＨ２を設け、配線基板１１と半導体チップＣＨ２とをワイヤＷ２により電気的に接続させる。その後、ステップＳ５０が実行される。
ステップＳ５０～Ｓ９０は、第１実施形態における図３のフロー図と同様である。尚、ステップＳ４１、Ｓ４２は、図７に示す順番に限られない。例えば、ステップＳ４１、Ｓ４２は、ステップＳ１０～Ｓ４０と並行して実行されてもよい。
図８は、マウント初期における製造途中の半導体装置１の構成の一例を示す断面図である。図９は、マウント中からキュア後までにおける製造途中の半導体装置１の構成の一例を示す断面図である。
図８に示すように、マウント初期では、ワイヤＷ２の下方に隙間２５が存在する。図８および図９に示すように、マウント中またはキュア中において、接着層２１の加圧により、ワイヤＷ２と該ワイヤＷ２下方の配線基板１１、接着層２１および半導体チップＣＨ２の少なくとも１つとの間の隙間２５内に、接着層２２を形成する。
第２実施形態による半導体装置１は、第１実施形態と同様の効果を得ることができる。
他の実施形態について
なお、第１、第２実施形態において接着層２１にフィルムではなく、液状またはペースト状の接着層２１を使用することができる。このときの製造方法は、まず、液状またはペースト状の接着層２１を配線基板１１の基板上面Ｆ１上方にポッティング、スクリーン印刷、インクジェット等種々の手法により塗布する。その後、接着層２１を介して配線基板１１に半導体チップＣＨ１をマウントし、キュアをする。すなわち、基板上面Ｆ１に接着層２１を設け、接着層２１を介して、基板上面Ｆ１に対向するように半導体チップＣＨ１のチップ下面Ｆ２を基板上面Ｆ１上に設ける。このように液状またはペースト状の接着層２１を使用しても隙間２４、２５に接着層２２を分離させることが可能であり、第１、第２実施形態と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体装置、ＣＨ１ 半導体チップ、ＣＨ２ 半導体チップ、Ｗ２ ワイヤ、１１ 配線基板、１１４ 凹部、２１ 接着層、２２ 接着層、２４ 隙間、２５ 隙間、Ｆ１ 基板上面、Ｆ２ チップ下面

Claims (8)

  1. 基板と、
    前記基板の第１面上方に設けられ、分子量が異なる複数種類の樹脂とフィラーとを含み、前記基板とその一部が直接接触する第１層と、
    前記第１層の上方に設けられ、前記第１層と直接接触する第１半導体チップと、
    前記基板と前記第１層との間の少なくとも一部の第１領域に設けられ、複数種類の前記樹脂のうち分子量が他の種類の前記樹脂よりも小さい少なくとも１種類の前記樹脂、および、前記第１層よりも低濃度の前記フィラーを含む第２層と、
    前記第１層と前記第２層と前記基板とを覆い、前記基板および前記第１層と直接接触する第３層と、を備える、半導体装置。
  2. 基板と、
    前記基板の第１面上方に設けられ、分子量が異なる複数種類の樹脂とフィラーとを含む第１層と、
    前記第１層の上方に設けられる第１半導体チップと、
    前記基板と前記第１層との間の少なくとも一部の第１領域に設けられ、複数種類の前記樹脂のうち分子量が他の種類の前記樹脂よりも小さい少なくとも１種類の前記樹脂、および、前記第１層よりも低濃度の前記フィラーを含む第２層と、を備え、
    前記第２層は、前記基板の凹部と前記第１層との間の第２領域に設けられる、半導体装置。
  3. 前記基板と前記第１層との間に設けられる第２半導体チップと、
    前記基板と前記第２半導体チップとを電気的に接続するワイヤと、をさらに備え、
    前記第２層は、前記ワイヤと該ワイヤ下方の前記基板、前記第１層および前記第２半導体チップの少なくとも１つとの間の第３領域に設けられる、請求項１に記載の半導体装置。
  4. 分子量が異なる複数種類の前記樹脂のうち、分子量の最大値に対する最小値の比率が所定値以下である、請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記第１層は、アクリルゴムおよびポリイミドの少なくとも１つと、エポキシ樹脂およびフェノール樹脂の少なくとも１つと、を含み、
    前記第２層は、エポキシ樹脂およびフェノール樹脂の少なくとも１つを含む、請求項１から請求項４のいずれか一項に記載の半導体装置。
  6. 基板の第１面に分子量が異なる複数の樹脂とフィラーとを含む第１層を設け、
    前記第１層を介して、前記第１面に対向するように第１半導体チップの第２面を前記第１面上に設け、
    前記第１層の加圧により、前記基板と前記第１層との間の第１隙間内に、複数種類の前記樹脂のうち分子量が他の種類の前記樹脂よりも小さい少なくとも１種類の前記樹脂、および、前記第１層よりも低濃度の前記フィラーを含む第２層を形成する、ことを具備する、半導体装置の製造方法。
  7. 前記第１層はフィルムである、請求項６に記載の半導体装置の製造方法。
  8. 前記第１層は液体である、請求項６に記載の半導体装置の製造方法。
JP2020011131A 2020-01-27 2020-01-27 半導体装置およびその製造方法 Active JP7385483B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020011131A JP7385483B2 (ja) 2020-01-27 2020-01-27 半導体装置およびその製造方法
TW109122724A TWI770553B (zh) 2020-01-27 2020-07-06 半導體裝置及其製造方法
TW111122297A TWI800408B (zh) 2020-01-27 2020-07-06 半導體裝置及其製造方法
CN202010725127.5A CN113178423B (zh) 2020-01-27 2020-07-24 半导体装置及其制造方法
US17/004,202 US20210233781A1 (en) 2020-01-27 2020-08-27 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020011131A JP7385483B2 (ja) 2020-01-27 2020-01-27 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021118277A JP2021118277A (ja) 2021-08-10
JP7385483B2 true JP7385483B2 (ja) 2023-11-22

Family

ID=76921501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020011131A Active JP7385483B2 (ja) 2020-01-27 2020-01-27 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20210233781A1 (ja)
JP (1) JP7385483B2 (ja)
CN (1) CN113178423B (ja)
TW (2) TWI770553B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128169A (ja) 2004-10-26 2006-05-18 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2011071486A (ja) 2009-08-31 2011-04-07 Nitto Denko Corp ダイシングシート付き接着フィルム及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP4939574B2 (ja) * 2008-08-28 2012-05-30 日東電工株式会社 熱硬化型ダイボンドフィルム
JP5453678B2 (ja) * 2010-06-29 2014-03-26 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP2012129464A (ja) * 2010-12-17 2012-07-05 Toshiba Corp 半導体装置およびその製造方法
MY171200A (en) * 2012-04-26 2019-10-01 Furukawa Electric Co Ltd Film adhesive composition, method for producing the same, film adhesive, semiconductor package using the film adhesive, and method for manufacturing the semiconductor package
KR20150046117A (ko) * 2012-08-23 2015-04-29 피에스5 뤽스코 에스.에이.알.엘. 장치 및 그 제조 방법
JP2015220235A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP6480823B2 (ja) * 2015-07-23 2019-03-13 東芝メモリ株式会社 半導体装置の製造方法
JP2017059583A (ja) * 2015-09-14 2017-03-23 株式会社東芝 半導体装置
KR102217489B1 (ko) * 2016-09-26 2021-02-19 쇼와덴코머티리얼즈가부시끼가이샤 수지 조성물, 반도체용 배선층 적층체 및 반도체 장치
TWI602275B (zh) * 2016-10-14 2017-10-11 恆勁科技股份有限公司 封裝結構及其製作方法
JP7306381B2 (ja) * 2018-05-11 2023-07-11 株式会社レゾナック 導体基板、伸縮性配線基板、及び配線基板用伸縮性樹脂フィルム
US11508636B2 (en) * 2018-06-29 2022-11-22 Intel Corporation Multi-layer solution based deposition of dielectrics for advanced substrate architectures
KR102532205B1 (ko) * 2018-07-09 2023-05-12 삼성전자 주식회사 반도체 칩 및 그 반도체 칩을 포함한 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128169A (ja) 2004-10-26 2006-05-18 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2011071486A (ja) 2009-08-31 2011-04-07 Nitto Denko Corp ダイシングシート付き接着フィルム及びその製造方法

Also Published As

Publication number Publication date
TWI770553B (zh) 2022-07-11
CN113178423A (zh) 2021-07-27
TWI800408B (zh) 2023-04-21
TW202129853A (zh) 2021-08-01
US20210233781A1 (en) 2021-07-29
JP2021118277A (ja) 2021-08-10
CN113178423B (zh) 2024-02-06
TW202306056A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
JP5918664B2 (ja) 積層型半導体装置の製造方法
JP4705748B2 (ja) 半導体装置の製造方法
US8110933B2 (en) Semiconductor device mounted structure and semiconductor device mounted method
US6900551B2 (en) Semiconductor device with alternate bonding wire arrangement
US20190279925A1 (en) Semiconductor package structure and method of making the same
JP5543086B2 (ja) 半導体装置及びその製造方法
US20090321915A1 (en) System-in-package and manufacturing method of the same
US20160079222A1 (en) Semiconductor device having terminals formed on a chip package including a plurality of semiconductor chips and manufacturing method thereof
US20020050642A1 (en) Semiconductor device and method of manufacturing the same
JP2009049410A (ja) 半導体チップパッケージ、その製造方法及びこれを含む電子素子
JP2005519471A (ja) 積層ダイ半導体装置
JP4607531B2 (ja) 半導体装置の製造方法
US8785297B2 (en) Method for encapsulating electronic components on a wafer
US6911737B2 (en) Semiconductor device package and method
JP7385483B2 (ja) 半導体装置およびその製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
CN114078805A (zh) 半导体装置及半导体装置的制造方法
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
JP2010135501A (ja) 半導体装置の製造方法
US11646287B2 (en) Semiconductor device
JP2007142128A (ja) 半導体装置およびその製造方法
CN113380744B (zh) 半导体装置
JP5230580B2 (ja) 半導体装置およびその実装方法
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
KR20100082883A (ko) 열응력 흡수층을 갖는 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231110

R151 Written notification of patent or utility model registration

Ref document number: 7385483

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151