JP2000068271A - ウエハ装置およびチップ装置並びにチップ装置の製造方法 - Google Patents

ウエハ装置およびチップ装置並びにチップ装置の製造方法

Info

Publication number
JP2000068271A
JP2000068271A JP23397598A JP23397598A JP2000068271A JP 2000068271 A JP2000068271 A JP 2000068271A JP 23397598 A JP23397598 A JP 23397598A JP 23397598 A JP23397598 A JP 23397598A JP 2000068271 A JP2000068271 A JP 2000068271A
Authority
JP
Japan
Prior art keywords
insulating layer
section
conductive layer
forming
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23397598A
Other languages
English (en)
Inventor
Shinji Shimazaki
新二 島崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP23397598A priority Critical patent/JP2000068271A/ja
Publication of JP2000068271A publication Critical patent/JP2000068271A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 チップサイズパッケージ（ＣＳＰ）の製造を
簡単に行うことを可能にし、しかも小型化によって熱収
縮による影響を低減させる。 【解決手段】 シリコンウエハ９の表面のＡｌパッド１
０に対して、Ａｕ突起１２を形成し、次に、シリコンウ
エハ９の表面に第１樹脂１３による層を形成し、次に、
第１樹脂１３の表面をＡｕ突起１２の先端が具現するま
で研磨し、次に、第１樹脂１３の表面に、一端がＡｕ突
起１２に接合しており、他端が第１樹脂１３の表面にマ
トリクス状に配置するように導電層１４を形成し、次
に、導電層１４の他端部に導電突起１５を形成し、次
に、第１樹脂１３の層の表面に第２樹脂１６による層を
形成し、最後に、第２樹脂１６の表面を、導電突起１５
の先端が具現するまで研磨して、第２樹脂１６の層の表
面を平坦な面にすることによりウエハ装置を製造する。
このウエハ装置を切断することにより、チップ装置を製
造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン基板に半
導体層，絶縁層さらに導電層等の薄膜からなるＩＣ回路
を形成して１回の製造工程で多数のチップ部品を製造す
るためのウエハ装置、このウエハ装置を切断して製造さ
れるチップ装置、さらにそのチップ装置の製造方法に関
するものである。
【０００２】
【従来の技術】従来よりチップ部品を製造する場合に
は、シリコン基板を複数の区画に分け、その区画上に薄
膜回路および外部と電気的に接続するための電極パッド
を形成して、１枚に多数の薄膜回路が形成されたシリコ
ンウエハを構成し、シリコンウエハを区画ごとに個々に
切断することにより製造される。
【０００３】ここで、チップが有する回路の電極は、チ
ップの中央部に形成されている回路の保護あるいはワイ
ヤ接続を容易にする等の理由により、チップの４辺の縁
部に形成されたものが多く、しかもそのピッチは微細で
あり、チップのままプリント基板に実装することは困難
である。そこで、従来、端子の間隔を広げるために、キ
ャリア基材にチップを搭載してパッケージ化するという
技術がある。
【０００４】図６は従来のチップサイズパッケージ（以
下、ＣＳＰと称する）の構成を示す説明図、図７は図６
のＣＳＰの断面図、図８はシリコンウエハの平面模式
図、図９はチップの電極の配列を示す平面図、図１０
（ａ）はキャリア基材の表面を示す説明図、図１０
（ｂ）はキャリア基材の裏面を示す説明図であり、１は
チップサイズパッケージ（以下、ＣＳＰと称する）、２
はチップ、３はキャリア基材、４はキャリア基材３の表
面に形成された配線層、５はキャリア基材３の表裏面を
貫通するホール、６はキャリア基材４の裏面に形成され
た半田ボール、７はバンプ、８は封止樹脂、９はシリコ
ンウエハ、１０はチップ２に形成された電極であるＡｌ
パッドを示す。
【０００５】シリコンウエハ９は複数の区画に分けられ
ており、それら各々の区画ごとに回路が形成されてい
る。このシリコンウエハ９を区画ごとにダイシングして
個々に分離することにより、チップ２が製造される。
【０００６】チップ２の表面の４辺の縁部にはＡｌパッ
ド１０が配列されており、このＡｌパッド１０の位置に
対応するようにキャリア基材３の表面に配線層４の一端
部が位置付けられている。また、キャリア基材３の表裏
面には、ホール５が少なくともＡｌパッド１０の数だけ
マトリクス状に配置されており、このホール５に配線層
４の他端部が位置付けられている。また、ホール５には
導電部材が充填されており、キャリア基材３の裏面にお
けるホール５の部位には、半田ボール６が形成されてい
る。
【０００７】そして、Ａｌパッド１０と配線層４の一端
部とがバンプ７を介して電気的かつ機械的に接合され、
チップ２とキャリア基材３との間に充填された封止樹脂
８が硬化することにより、チップ２がキャリア基材３に
固定される。
【０００８】このように構成したことにより、Ａｌパッ
ド１０と半田ボール６とは１対１に電気的に接続される
ようになるため、結果として、チップ２の各電極間が拡
大され、プリント基板に容易に実装できるようになる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
ＣＳＰにおいては、チップを製造する工程と、キャリア
基材を製造する工程と、チップとキャリア基材とを接合
する工程とが完全に分離しているため、製造が難しくコ
スト高につながっていた。
【００１０】また、従来のキャリア基材はセラミックに
より構成されたものが多く、その場合、封止樹脂の熱収
縮とキャリア基材の熱収縮との差が比較的大きくなるた
め、バンプと配線層との接合部分の疲労が大きくなり、
最悪の場合には断線する恐れがあった。
【００１１】本発明は、このような問題点を解決し、Ｃ
ＳＰの製造を簡単に行うことを可能にし、しかも小型化
によって熱収縮による影響を低減させることを可能にし
たウエハ装置およびチップ装置並びにそのチップ装置の
製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】前記目的を達成するため
の本発明に係るウエハ装置は、表面を複数の区画に分割
し、各区画上に薄膜回路を形成してなるウエハ基板と、
区画の縁部に形成された前記薄膜回路の複数の電極パッ
ド上にそれぞれ形成した導電性の第１突起と、これら第
１突起の先端部が表面から露出するように前記ウエハ基
板上を被覆する第１絶縁層と、この第１絶縁層上に形成
され、一端を前記第１突起に接合させ、他端を所定位置
まで延在させて、各第１突起に対応する他端部を前記区
画内に分散させて配置させた導電層と、この導電層の他
端部にそれぞれ形成した導電性の第２突起とから構成し
たことを特徴とする。このような構成により、各区画に
おける表面の薄膜回路の電極に対して１対１に対応した
端子が各区画内に分散して配置されているため、ウエハ
基板を各区画ごとに切断した時点で、従来のＣＳＰの機
能を備えたチップ装置を製造することができる。
【００１３】また本発明に係るウエハ装置は、前記第２
突起の先端部が表面から露出するように前記第１絶縁層
および前記導電層上を被覆する第２絶縁層を形成したこ
とを特徴とする。このような構成により、ウエハ基板を
切断してチップ装置とし、そのチップ装置をプリント基
板に実装する際に、例えば半田が導電層に流入して短絡
させることが防止できるとともに、導電層を保護するこ
とができる。
【００１４】また本発明に係るウエハ装置は、前記第１
絶縁層および前記第２絶縁層を樹脂で形成したことを特
徴とする。このような構成により、第１絶縁層と前記第
２絶縁層との熱収縮の差を小さくすることができるた
め、第１，第２突起と導電層との接合部における疲労を
低減することができる。
【００１５】また本発明に係るウエハ装置は、前記第１
絶縁層および前記第２絶縁層をシリコンで形成したこと
を特徴とする。このような構成により、半導体プロセス
の延長により製造することができる。
【００１６】また本発明に係るウエハ装置は、前記導電
層の他端部を前記区画内にマトリクス状に配置したこと
を特徴とする。このような構成により、ウエハ装置を切
断して形成したチップ装置を搭載するプリント基板側の
端子の配置にかかる設計を容易にすることができる。
【００１７】また本発明に係るウエハ装置は、表面を複
数の区画に分割し、各区画上に薄膜回路を形成する際
に、前記薄膜回路の複数の電極パッドを前記区画内にお
いてマトリクス状に配置してなるウエハ基板と、区画の
縁部に形成された前記薄膜回路の複数の電極パッド上に
それぞれ形成した導電性の突起とから構成したことを特
徴とする。このような構成により、チップ装置の製造工
程を簡略化することができる。
【００１８】また本発明に係るチップ装置は、前記した
特徴を有するウエハ装置を区画ごとに切断して形成され
たことを特徴とする。このような構成により、ウエハ基
板を各区画ごとに切断した時点で、従来のＣＳＰより小
型のチップ装置を製造することができる。
【００１９】また本発明に係るチップ装置の製造方法
は、表面を複数の区画に分割し、各区画上に薄膜回路を
形成し、しかも区画の縁部に前記薄膜回路の複数の電極
パッドを備えたウエハ基板における、前記複数の電極パ
ッド上にそれぞれ導電性の第１突起を形成する工程と、
前記ウエハ基板上に第１絶縁層を被覆する工程と、前記
第１絶縁層の表面および前記第１突起の先端部を研磨し
て、前記第１絶縁層の表面を前記第１突起の先端面を含
む平坦面にする工程と、前記第１絶縁層上に、一端を前
記第１突起に接合させ、他端を所定位置まで延在させ
て、各第１突起に対応する他端部を前記区画内に分散さ
せて配置するように導電層を形成する工程と、前記導電
層の他端部にそれぞれ導電性の第２突起を形成する工程
と、前記ウエハ基板を区画ごとに切断する工程とを有す
ることを特徴とする。このような製造方法により、従来
におけるキャリア基材を製造する工程と、チップとキャ
リア基材とを接合する工程とを別々にする必要がなく、
ウエハ基板を各区画ごとに切断した時点で、従来のＣＳ
Ｐの機能を備えたチップ装置を製造することができる。
【００２０】また本発明に係るチップ装置の製造方法
は、表面を複数の区画に分割し、各区画上に薄膜回路を
形成し、しかも区画の縁部に前記薄膜回路の複数の電極
パッドを備えたウエハ基板の表面に対して第１絶縁層を
被覆する工程と、前記第１絶縁層における前記電極パッ
ドの部位に、前記電極パッドの表面が露出するようにホ
ールを形成する工程と、前記第１絶縁層上に、一端を前
記ホールを介して前記電極パッドに接合させ、他端を所
定位置まで延在させて、各電極パッドに対応する他端部
が前記区画内に分散させて配置するように導電層を形成
する工程と、前記導電層の他端部にそれぞれ導電性の第
２突起を形成する工程と、前記ウエハ基板を区画ごとに
切断する工程とを有することを特徴とする。このような
製造方法により、第１絶縁層に導電層を形成した時点で
その導電層が電極パッドに接合するするため、製造工程
を簡略化することができる。
【００２１】また本発明に係るチップ装置の製造方法
は、前記導電層の他端部にそれぞれ導電性の第２突起を
形成する工程と、前記ウエハ基板を区画ごとに切断する
工程との間に、前記第２突起の先端部が表面から露出す
るように前記第１絶縁層および前記導電層上を被覆する
第２絶縁層を形成する工程を付加したことを特徴とす
る。このような製造方法により、導電層を保護すること
が可能な構成に仕上げることができる。
【００２２】また本発明に係るチップ装置の製造方法
は、前記第１絶縁層を前記第１突起の先端より高く形成
した後に研磨することを特徴とする。このような製造方
法により、第１絶縁層の表面を、第１突起の先端面を含
む平坦な面に仕上げることが可能になり、次の導電膜を
正確に形成することが可能になる。
【００２３】また本発明に係るチップ装置の製造方法
は、表面を複数の区画に分割し、各区画上に薄膜回路を
形成し、しかも区画の縁部に前記薄膜回路の複数の電極
パッドを備えたウエハ基板の表面に対して第１絶縁層を
被覆する工程と、前記第１絶縁層における前記電極パッ
ドの部位に、前記電極パッドの表面が露出するようにホ
ールを形成する工程と、前記第１絶縁層上に、一端を前
記ホールを介して前記電極パッドに接合させ、他端を所
定位置まで延在させて、各電極パッドに対応する他端部
を前記区画内に分散させて配置するように導電層を形成
する工程と、前記第１絶縁層および前記導電層上に第２
絶縁層を被覆する工程と、前記第２絶縁層における前記
導電層の他端部の部位に、前記導電層の他端部の表面が
露出するようにホールを形成する工程と、前記第２絶縁
層上に、一端が前記ホールを介して前記導電層の他端部
に接合する導電層を形成する工程と、前記ウエハ基板を
区画ごとに切断する工程とを有することを特徴とする。
このような製造方法により、第１絶縁層に導電層が形成
されたときにこの導電層と電極パッドとが電気的に接続
し、第２絶縁層に導電層が形成されたときにこの導電層
と第１絶縁層の導電層とが電気的に接続するため、製造
工程を簡略化することができる。
【００２４】また本発明に係るチップ装置の製造方法
は、表面を複数の区画に分割し、各区画上に薄膜回路を
形成し、しかも区画の縁部に前記薄膜回路の複数の電極
パッドを備えたウエハ基板における、前記複数の電極パ
ッド上にそれぞれ導電性の第１突起を形成する工程と、
前記ウエハ基板上に第１絶縁層を被覆する工程と、前記
第１絶縁層の表面および前記第１突起の先端部を研磨し
て、前記第１絶縁層の表面を前記第１突起の先端面を含
む平坦面にする工程と、前記第１絶縁層上に、一端を前
記第１突起に接合させ、他端を所定位置まで延在させ
て、各第１突起に対応する他端部を前記区画内に分散さ
せて配置するように導電層を形成する工程と、前記第１
絶縁層および前記導電層上に第２絶縁層を被覆する工程
と、前記第２絶縁層における前記導電層の他端部の部位
に、前記導電層の他端部の表面が露出するようにホール
を形成する工程と、前記第２絶縁層上に、一端が前記ホ
ールを介して前記導電層の他端部に接合する導電層を形
成する工程と、前記ウエハ基板を区画ごとに切断する工
程とを有することを特徴とする。このような製造方法に
より、第２絶縁層に導電層が形成されたときにこの導電
層と第１絶縁層の第１突起とが電気的に接続するため、
製造工程を簡略化することができる。
【００２５】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら詳細に説明する。
【００２６】図１，図２は本発明のウエハ装置およびチ
ップ装置の製造方法の第１実施形態における製造工程を
示す説明図であり、１１はシリコンウエハ９においてチ
ップを構成するための１区画となる基板部を示す。すな
わち、シリコンウエハ９は複数の基板部１１に区切られ
ている。１２はＡｕ突起、１３は第１樹脂、１４は導電
層、１５は導電突起、１６は第２樹脂を示す。なお、図
８，図９に示した従来技術における部材と同一の部材に
は同一の符号を付して詳細な説明は省略する。
【００２７】まず、図１（ａ）に示すシリコンウエハ９
の表面の各基板部１１におけるＡｌパッド１０に対し
て、ワイヤーボンディング方式等によって図１（ｂ）に
示すように、Ａｕ突起１２を形成する。ここでＡｕ突起
１２の代わりにＣｕや半田による突起を形成してもよ
い。次に、図１（ｃ）に示すように、シリコンウエハ９
表面にＡｕ突起１２の高さよりも厚めに第１樹脂１３に
よる層を形成する。第１樹脂１３としては、例えば、エ
ポキシ系，ポリイミド系の樹脂が用いられる。次に、図
１（ｄ）に示すように、第１樹脂１３の表面をＡｕ突起
１２の先端が具現するまで研磨して、第１樹脂１３の表
面を平坦な面にする。次に、図１（ｅ）に示すように、
第１樹脂１３の表面に導電層１４を形成する。この導電
層１４は、例えば、図１０に示すパターンと同様に、一
端が基板部１１の四辺に整列しているＡｕ突起１２に接
合しており、各Ａｕ突起１２に対応する他端が第１樹脂
１３の表面において間隔を広げながら全面に拡大分散さ
せてマトリクス状に配置されている。最後に、図２
（ａ）に示すように、導電層１４の他端部に導電性の金
属を盛り上げて導電突起１５を形成することによりウエ
ハ装置が構成される。
【００２８】そして、ウエハ装置を各基板部ごとに切断
することにより、従来のＣＳＰと同一の機能を有するチ
ップ装置を製造することができる。
【００２９】ここで、上述のように製造されたウエハ装
置に対して、次に示す工程を付加しても良い。すなわ
ち、図２（ｂ）に示すように、第１樹脂１３の層の表面
に導電突起１５の高さよりも厚めに第１樹脂１３と同一
の部材の第２樹脂１６による層を形成し、図２（ｃ）に
示すように、第２樹脂１６の表面を、導電突起１５の先
端が具現するまで研磨して、第２樹脂１６の層の表面を
平坦な面にする。この結果、図３に示すようにマトリク
ス状に配置された端子を有するウエハ装置が製造され
る。上述のように製造することにより、導電層１４を保
護するとともに、プリント基板側の端子に接続する際に
半田が導電層１４に流入することを防止できる。さら
に、プリント基板への実装を容易にするために、第２樹
脂１６の層の表面における導電突起１５の先端面に対し
て、図２（ｄ）に示すように、ランド１７を形成しても
良く、さらに、図２（ｅ）に示すように、ランド１７上
にボール半田１８を形成しても良い。
【００３０】このように構成されたウエハ装置によれ
ば、シリコンウエハ９の各区画における表面のＡｌパッ
ド１０に対して１対１に対応した端子がマトリクス状に
配置されているため、ウエハ基板を各区画ごとに切断し
た時点で、従来におけるキャリア基材を備えたチップ装
置を製造することができる。また、製造されたチップ装
置においては、そのサイズが切断する区画の大きさであ
るため、従来のＣＳＰよりも小型に構成することができ
る。しかも小型であるために、熱膨張による影響を低減
することができる。
【００３１】また、導電層１４が第１樹脂層１３，第２
樹脂層１６によって挟まれた構成であるため、熱の影響
による第１樹脂層１３と第２樹脂層１６の収縮差が小さ
くなり、導電層１４と突起１２，１５との接合部分の疲
労を低減することができる。
【００３２】なお、前述した実施形態によれば、図１
（ｃ）に示した工程において第１樹脂１３の層をＡｕ突
起１２より高くなるように形成したが、そのかわりに、
図４に示すように第１樹脂１３の層をＡｕ突起１２より
低くなるように形成して、Ａｕ突起１２の先端部を研磨
しても良い。この場合、図１（ｃ）に示した工程におい
ては第１樹脂１３の層の表面をある程度ラフに形成して
も良いが、図４に示す工程においてはスピンコートによ
って第１樹脂１３の層のレベリングを行い、厚さを均一
にしておく必要がある。
【００３３】図５は本発明のウエハ装置およびチップ装
置の製造方法の第２実施形態における製造工程を示す説
明図であり、２０は第１樹脂、２１は第１樹脂２０の層
に設けたホール、２２は第１導電層、２３は第２樹脂、
２４は第２樹脂２３の層に設けたホール、２５は第２導
電層を示す。なお、図７，図８に示した従来技術または
図１，図２に示した第１実施形態における部材と同一の
部材には同一の符号を付して詳細な説明は省略する。
【００３４】まず、図５（ａ）に示すシリコンウエハ９
の表面に対して、図５（ｂ）に示すように、各基板部１
１におけるＡｌパッド１０を覆うように、第１樹脂２０
による層を形成する。第１樹脂２０としては、例えば、
エポキシ系，ポリイミド系の樹脂が用いられる。そし
て、シリコンウエハ９表面に第１樹脂２０を塗布し、ス
ピンコートによって表面をレベリングした後に硬化させ
ることにより層が形成される。次に、図５（ｃ）に示す
ように、第１樹脂２０の表面におけるＡｌパッド１０の
部位をフォトリソグラフおよびエッチングによる手法ま
たはレーザ加工によりホール２１を形成し、Ａｌパッド
１０の表面を露出させる。次に、図５（ｄ）に示すよう
に、第１樹脂２０の表面に第１導電層２２を形成する。
この第１導電層２２は、例えば、図１０に示すパターン
と同様に、一端がホール２１を介してＡｕパッド１０に
接合しており、各Ａｕパッド１０に対応する他端は第１
樹脂２０の表面において間隔を広げながら全面に拡大分
散させてマトリクス状に配置されている。
【００３５】次に、図５（ｅ）に示すように、図５
（ｂ）〜図５（ｄ）に示す第１樹脂２０の層および第１
導電層２２を形成する工程と同じ要領で、第２樹脂２３
の層，ホール２４および第２導電層２５を形成する。す
なわち、第１樹脂２０の表面に第１導電層２２を覆うよ
うに第２樹脂２３の層を形成し、第２樹脂２３の表面に
おける第１導電層２２の他端の部位にホール２４を形成
し、第１導電層２２の他端の表面を露出させる。そし
て、第２樹脂２３の表面に第２導電層２５を形成する。
このとき、第２導電層２５がホール２４を介して第１導
電層２２に接合しており、Ａｕパッド１０と第２導電層
２５とが導通するようになる。
【００３６】以上の工程によりウエハ装置が製造され
る。なお、プリント基板への実装を容易にするためにホ
ール２４に導電部材を充填してから、第１実施形態と同
様に、ランドを形成しても良く、さらにボール半田を形
成しても良い。
【００３７】そして、ウエハ装置を各基板部１１ごとに
切断することにより、従来のＣＳＰと同一の機能を有す
るチップ装置を製造することができる。
【００３８】このような製造方法により、第１実施形態
における導電性の突起を形成する工程を省略することが
できるため、第１実施形態と比較して早くウエハ装置を
製造することができる。
【００３９】以上、本発明の実施形態について説明した
が、本発明のウエハ装置およびチップ装置ならびにチッ
プ装置の製造方法は、上述した構成または製造方法に限
るものではなく、例えば、第１樹脂の層を形成する工程
については図１（ａ）〜図１（ｅ）に示す工程とし、第
２樹脂の層を形成する工程については図５（ｅ）に示す
工程とを行うことによって製造しても良く、逆に、第１
樹脂の層を形成する工程については図５（ａ）〜図５
（ｄ）に示す工程とし、第２樹脂の層を形成する工程に
ついては図２（ａ）〜図２（ｃ）に示す工程として製造
しても良い。
【００４０】また、前述した実施形態においては、シリ
コンウエハ９に第１，第２樹脂の層を形成したが、第
１，第２樹脂の層の代わりにシリコン層を形成しても良
く、またそのように構成することにより、半導体装置の
製造プロセスの延長工程で製造できるようになる。
【００４１】また、Ａｌパッド１０をシリコンウエハ９
の区画内においてマトリクス状に配置し、その上に図１
（ｃ），図１（ｄ）に示す処理、あるいは図５（ｂ）〜
図５（ｄ）に示す処理、あるいはＡｕ突起１２を形成す
ることによりウエハ装置を製造し、そのウエハ装置を区
画ごとに切断してチップ装置を製造しても良い。
【００４２】
【発明の効果】以上、説明したように構成された本発明
によれば、ウエハ基板に形成された回路の端子の位置
が、ウエハ基板における区画内の領域において隣合う端
子の間隔が広くなるように配置されているため、ウエハ
基板を区画ごとに適宜切断することにより、従来のＣＳ
Ｐと同様の機能を持つチップ装置を構成することができ
る。
【００４３】また、チップ装置のサイズがウエハ基板の
区画の大きさに相当するため、従来のＣＳＰより小型に
構成することが可能になり、しかも小型化の分だけ熱膨
張による影響を低減することができる。
【００４４】また、ウエハ基板に形成された回路の端子
の位置を、ウエハ基板における区画内の領域において隣
合う端子の間隔が広くなるように配置してから、ウエハ
基板を区画ごとに切断することにより、従来のＣＳＰの
ように、チップを製造する工程と、キャリア基材を製造
する工程と、チップとキャリア基材とを接合する工程と
を分離することなく製造することができる。
【図面の簡単な説明】
【図１】本発明のウエハ装置およびチップ装置の製造方
法の第１実施形態における導電層を形成するまでの製造
工程を示す説明図
【図２】図１に示す製造工程に続く導電層を形成した後
の製造工程を示す説明図
【図３】第１実施形態に係る製造方法によって製造した
ウエハ装置の表面を示す平面図
【図４】第１実施形態の他の形態を示す説明図
【図５】本発明のウエハ装置およびチップ装置の製造方
法の第２実施形態における製造工程を示す説明図
【図６】従来のチップサイズパッケージの構成を示す説
明図
【図７】図６のチップサイズパッケージの断面図
【図８】シリコンウエハの平面模式図
【図９】チップの電極の配列を示す平面図
【図１０】キャリア基材の表裏面を示す説明図
【符号の説明】
９ シリコンウエハ １０ Ａｌパッド １１ 基板部 １２ Ａｕ突起 １３，２０ 第１樹脂 １４ 導電層 １６，２３ 第２樹脂 １７ ランド １８ ボール半田 ２１，２４ ホール ２２ 第１導電層 ２５ 第２導電層

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 表面を複数の区画に分割し、各区画上に
    薄膜回路を形成してなるウエハ基板と、 区画の縁部に形成された前記薄膜回路の複数の電極パッ
    ド上にそれぞれ形成した導電性の第１突起と、 これら第１突起の先端部が表面から露出するように前記
    ウエハ基板上を被覆する第１絶縁層と、 この第１絶縁層上に形成され、一端を前記第１突起に接
    合させ、他端を所定位置まで延在させて、各第１突起に
    対応する他端部を前記区画内に分散させて配置した導電
    層と、 この導電層の他端部にそれぞれ形成した導電性の第２突
    起とから構成したことを特徴とするウエハ装置。
  2. 【請求項２】 前記第２突起の先端部が表面から露出す
    るように前記第１絶縁層および前記導電層上を被覆する
    第２絶縁層を形成したことを特徴とする請求項１記載の
    ウエハ装置。
  3. 【請求項３】 前記第１絶縁層および前記第２絶縁層を
    樹脂で形成したことを特徴とする請求項１記載のウエハ
    装置。
  4. 【請求項４】 前記第１絶縁層および前記第２絶縁層を
    シリコンで形成したことを特徴とする請求項１記載のウ
    エハ装置。
  5. 【請求項５】 前記導電層の他端部を前記区画内にマト
    リクス状に配置したことを特徴とする請求項１記載のウ
    エハ装置。
  6. 【請求項６】 表面を複数の区画に分割し、各区画上に
    薄膜回路を形成する際に、前記薄膜回路の複数の電極パ
    ッドを前記区画内においてマトリクス状に配置してなる
    ウエハ基板と、区画の縁部に形成された前記薄膜回路の
    複数の電極パッド上にそれぞれ形成した導電性の突起と
    から構成したことを特徴とするウエハ装置。
  7. 【請求項７】 請求項１，２，３，４，５または６記載
    のウエハ装置を区画ごとに切断して形成されたことを特
    徴とするチップ装置。
  8. 【請求項８】 表面を複数の区画に分割し、各区画上に
    薄膜回路を形成し、しかも区画の縁部に前記薄膜回路の
    複数の電極パッドを備えたウエハ基板における、前記複
    数の電極パッド上にそれぞれ導電性の第１突起を形成す
    る工程と、 前記ウエハ基板上に第１絶縁層を被覆する工程と、 前記第１絶縁層の表面および前記第１突起の先端部を研
    磨して、前記第１突起の先端面を含む前記第１絶縁層の
    表面を平坦面にする工程と、 前記第１絶縁層上に、一端を前記第１突起に接合させ、
    他端を所定位置まで延在させて、各第１突起に対応する
    他端部を前記区画内に分散させて配置するように導電層
    を形成する工程と、 前記導電層の他端部にそれぞれ導電性の第２突起を形成
    する工程と、 前記ウエハ基板を区画ごとに切断する工程とを有するこ
    とを特徴とするチップ装置の製造方法。
  9. 【請求項９】 表面を複数の区画に分割し、各区画上に
    薄膜回路を形成し、しかも区画の縁部に前記薄膜回路の
    複数の電極パッドを備えたウエハ基板の表面に対して第
    １絶縁層を被覆する工程と、 前記第１絶縁層における前記電極パッドの部位に、前記
    電極パッドの表面が露出するようにホールを形成する工
    程と、 前記第１絶縁層上に、一端を前記ホールを介して前記電
    極パッドに接合させ、他端を所定位置まで延在させて、
    各電極パッドに対応する他端部を前記区画内に分散させ
    て配置するように導電層を形成する工程と、 前記導電層の他端部にそれぞれ導電性の第２突起を形成
    する工程と、 前記ウエハ基板を区画ごとに切断する工程とを有するこ
    とを特徴とするチップ装置の製造方法。
  10. 【請求項１０】 前記導電層の他端部にそれぞれ導電性
    の第２突起を形成する工程と、前記ウエハ基板を区画ご
    とに切断する工程との間に、前記第２突起の先端部が表
    面から露出するように前記第１絶縁層および前記導電層
    上を被覆する第２絶縁層を形成する工程を付加したこと
    を特徴とする請求項８または９記載のチップ装置の製造
    方法。
  11. 【請求項１１】 前記第１絶縁層を前記第１突起の先端
    より高く形成した後に研磨することを特徴とする請求項
    ８記載のチップ装置の製造方法。
  12. 【請求項１２】 表面を複数の区画に分割し、各区画上
    に薄膜回路を形成し、しかも区画の縁部に前記薄膜回路
    の複数の電極パッドを備えたウエハ基板の表面に対して
    第１絶縁層を被覆する工程と、 前記第１絶縁層における前記電極パッドの部位に、前記
    電極パッドの表面が露出するようにホールを形成する工
    程と、 前記第１絶縁層上に、一端を前記ホールを介して前記電
    極パッドに接合させ、他端を所定位置まで延在させて、
    各電極パッドに対応する他端部を前記区画内に分散させ
    て配置するように導電層を形成する工程と、 前記第１絶縁層および前記導電層上に第２絶縁層を被覆
    する工程と、 前記第２絶縁層における前記導電層の他端部の部位に、
    前記導電層の他端部の表面が露出するようにホールを形
    成する工程と、 前記第２絶縁層上に、一端が前記ホールを介して前記導
    電層の他端部に接合する導電層を形成する工程と、 前記ウエハ基板を区画ごとに切断する工程とを有するこ
    とを特徴とするチップ装置の製造方法。
  13. 【請求項１３】 表面を複数の区画に分割し、各区画上
    に薄膜回路を形成し、しかも区画の縁部に前記薄膜回路
    の複数の電極パッドを備えたウエハ基板における、前記
    複数の電極パッド上にそれぞれ導電性の第１突起を形成
    する工程と、 前記ウエハ基板上に第１絶縁層を被覆する工程と、 前記第１絶縁層の表面および前記第１突起の先端部を研
    磨して、前記第１突起の先端面を含む前記第１絶縁層の
    表面を平坦面にする工程と、 前記第１絶縁層上に、一端を前記第１突起に接合させ、
    他端を所定位置まで延在させて、各第１突起に対応する
    他端部を前記区画内に分散させて配置するように導電層
    を形成する工程と、 前記第１絶縁層および前記導電層上に第２絶縁層を被覆
    する工程と、 前記第２絶縁層における前記導電層の他端部の部位に、
    前記導電層の他端部の表面が露出するようにホールを形
    成する工程と、 前記第２絶縁層上に、一端が前記ホールを介して前記導
    電層の他端部に接合する導電層を形成する工程と、 前記ウエハ基板を区画ごとに切断する工程とを有するこ
    とを特徴とするチップ装置の製造方法。
JP23397598A 1998-08-20 1998-08-20 ウエハ装置およびチップ装置並びにチップ装置の製造方法 Pending JP2000068271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23397598A JP2000068271A (ja) 1998-08-20 1998-08-20 ウエハ装置およびチップ装置並びにチップ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23397598A JP2000068271A (ja) 1998-08-20 1998-08-20 ウエハ装置およびチップ装置並びにチップ装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000068271A true JP2000068271A (ja) 2000-03-03

Family

ID=16963580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23397598A Pending JP2000068271A (ja) 1998-08-20 1998-08-20 ウエハ装置およびチップ装置並びにチップ装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000068271A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368032A (ja) * 2001-06-04 2002-12-20 Sony Corp 半導体装置の製造方法および半導体装置
US6734554B2 (en) * 2001-09-18 2004-05-11 Seiko Epson Corporation Semiconductor wafer with bumps of uniform height
JP2005109496A (ja) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
KR100656229B1 (ko) * 2000-03-21 2006-12-12 후지쯔 가부시끼가이샤 반도체 장치 및 그의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656229B1 (ko) * 2000-03-21 2006-12-12 후지쯔 가부시끼가이샤 반도체 장치 및 그의 제조 방법
JP2002368032A (ja) * 2001-06-04 2002-12-20 Sony Corp 半導体装置の製造方法および半導体装置
US6734554B2 (en) * 2001-09-18 2004-05-11 Seiko Epson Corporation Semiconductor wafer with bumps of uniform height
JP2005109496A (ja) * 2003-09-29 2005-04-21 Phoenix Precision Technology Corp プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP4660643B2 (ja) * 2003-09-29 2011-03-30 欣興電子股▲分▼有限公司 プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法

Similar Documents

Publication Publication Date Title
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
US6587353B2 (en) Semiconductor device
JPH11233687A (ja) サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法
KR20060069525A (ko) 반도체 장치 및 그 제조방법
US6911737B2 (en) Semiconductor device package and method
US6507118B1 (en) Multi-metal layer circuit
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
US6953709B2 (en) Semiconductor device and its manufacturing method
JP4034468B2 (ja) 半導体装置の製造方法
JP2000269271A (ja) 半導体回路装置およびその製造方法
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JPH11135675A (ja) 半導体装置及びその製造方法
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP2000349228A (ja) 積層型半導体パッケージ
JP4506168B2 (ja) 半導体装置およびその実装構造
JP2002231765A (ja) 半導体装置
JP3339472B2 (ja) 半導体装置及びその製造方法
JPH05211256A (ja) 半導体装置
JP2002252309A (ja) 半導体チップのパッケージ構造及びパッケージ方法
JP2007142128A (ja) 半導体装置およびその製造方法
JP2004363319A (ja) 実装基板及び半導体装置
JP4168494B2 (ja) 半導体装置の製造方法
JP3739632B2 (ja) 半導体装置およびその製造方法