JP2000269271A - 半導体回路装置およびその製造方法 - Google Patents

半導体回路装置およびその製造方法

Info

Publication number
JP2000269271A
JP2000269271A JP7078199A JP7078199A JP2000269271A JP 2000269271 A JP2000269271 A JP 2000269271A JP 7078199 A JP7078199 A JP 7078199A JP 7078199 A JP7078199 A JP 7078199A JP 2000269271 A JP2000269271 A JP 2000269271A
Authority
JP
Japan
Prior art keywords
land
electrode pad
wiring board
circuit device
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7078199A
Other languages
English (en)
Inventor
Hidenori Ogawa
英紀 小川
Nobuhiro Yamamoto
展大 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7078199A priority Critical patent/JP2000269271A/ja
Publication of JP2000269271A publication Critical patent/JP2000269271A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 この発明は、半導体チップ例えばＬＳＩチッ
プがパッケージングされた半導体装置を配線基板にハン
ダ付けにより密着実装される半導体回路装置で、上記ハ
ンダによる接合強度を長期的に強化し、配線基板のラン
ドを剥がれにくくした半導体回路装置およびその製造方
法を提供することにある。 【解決手段】 半導体チップ１の電極パッド３を配線基
板６のランド８にハンダ付けして実装する際、上記電極
パッド１および配線３のハンダ付け接合領域に凹状の構
造たとえば穴１０，１１をそれぞれ設け、これら穴１
０，１１内も含む上記電極パッド３およびランド８との
ハンダボール４によるハンダ付けを一体に実施すること
により、２軸方向の接合面（３１、８２−３０、８１）
を形成し、接合強度の高いハンダ付けを実現する。さら
にランド８の外側縁部をレジスト層１３で被覆すること
によりランド８が剥がれるのを防止している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体装置が実装
された配線基板の接続信頼性を向上させた半導体回路装
置およびその製造方法に関する。
【０００２】
【従来の技術】半導体特に、集積回路（LSI と略す）の
高集積化の進展は著しい。このLSI の実装技術は、従
来、LSI チップをリードフレームにワイヤボンダにより
ワイヤリングし、このLSI チップをリードフレームに樹
脂モールドして固定し、パッケージイングして半導体装
置を製造していた。
【０００３】しかし、最近のＬＳＩは集積度２５６M,１
G などと高集積化が進み、集積度１５Ｇまで製造可能と
絶えない開発が続いている。
【０００４】このように集積度が向上することは、１LS
I チップ当たりの電極パッド数が著増し、このパッド数
の増加は一つのパッド面積が減少し、パッド間隔も狭小
化する。
【０００５】したがって、上記従前のＬＳＩチップのパ
ッケージング方法では実装精度が製造限界となり、最近
はリードフレームを利用しないハンダバンプ採用のCSP
(chipsize package)技術が実用期に入り、‘９９年には
量産開始期になると予想されている。
【０００６】このCSP には、LGA （Lateral grid arre
y）実装法、BGA （ball grid arrey）実装法などが開発
され、実用段階に入っている。
【０００７】一方DRAM, システムLSI の高集積化によ
り、マルチメディアの普及に口火が切られ、パソコンを
中心として、携帯電話、カーナビなど半導体装置に対
し、これまで以上に耐振性、対衝撃性などの厳しい信頼
性が要求されるようになった。たとえば、携帯電話など
では呼び出しに音声にさらにバイブレーションによる手
段が普及している。
【０００８】このような装置の電気回路は、配線基板に
ＬＳＩなどの半導体チップをハンダ付けした半導体回路
装置が実用されている。
【０００９】
【発明が解決しようとする課題】しかしながら、携帯電
話などの使用において、上記したようにＩＣの高集積化
が進み、電極パッド面積が小さくなると、接合強度や接
続信頼性の面で電気回路に故障の発生が多くなることが
判った。
【００１０】この原因について本発明者らが詳査した結
果、回路部品の特にＬＳＩチップの配線基板へのハンダ
付け個所での剥がれによる故障の可能性のあることが判
った。すなわち、高集積化に伴い、ＬＳＩチップの電極
パッド面積も小さくなり、対向する配線基板の配線幅も
狭くなるため、ハンダ密着面積やハンダ部分の体積が、
大きく減少し、ハンダ付けの接合強度、機械的強度が小
さいことにより、長期的使用により配線基板の配線の例
えばランド部分が剥がれたり、ハンダ付け不良などの発
生があるものと考えられる。
【００１１】現在開発されているＣＳＰ実装法の上記Ｂ
ＧＡ法やＬＧＡ法では衝撃や振動などに対して信頼性の
面でさらに開発が必要であることが判った。
【００１２】すなわち、例えば携帯電話のように、常に
呼び出し時バイブレーションをかけたり、机など固い物
体に強く当てたり、落下したりするなど、耐振動性、耐
衝撃性、信頼性の面で問題のあることが判った。
【００１３】すなわち、図１０は従来の上記ＢＧＡ法に
より、実装した時の、ＬＳＩチップ７１の一つの電極パ
ッド７２と、配線基板７３上に設けられた配線パターン
の一つの例えば円形状ランド７５に対応する部分を拡大
して示した図である。この図は、ＬＳＩチップ７１の各
電極パッド７２に予め、ハンダボール７４を形成してお
き、このハンダボール７４を周知のチップマウンタ（図
示せず）により、上記ハンダボール７４を加熱溶融し、
配線基板７３の予め定められたランド７５表面にハンダ
付けした状態を示した図である。
【００１４】この図から明らかなようにハンダボール７
４が配線基板７３の定められたランド７５表面に正しく
位置決めされて、ハンダ付けされていることが判る。し
かし、ＬＳＩの高集積化に伴い、ＬＳＩチップ７０の一
電極パッド７２当たりの面積が微小になると、ハンダボ
ール７４の球径も小さくなり、さらに対応して配線基板
７１のランド７５の面積も狭くなる。したがって、ハン
ダ付けされている密着面積が狭くなる。
【００１５】さらに、高集積化されるため、電極パッド
数も著しく増加し、当然１チップ当たりの電極パッド間
隔も狭小化し、対応して配線基板７３に形成されている
ランド７５の径もＬＳＩの高集積化に対応して狭小化さ
れる。このため、頻繁に続く振動や衝撃に対して、接合
強度（機械的密着力）が小さいことにより、電気的接続
（導通）不良や配線剥がれ不良、などを起こし、接続信
頼性の確保が困難になるものと分析している。
【００１６】この発明は、上記点に鑑みなされたもの
で、ハンダ付け部分が微細化されても耐振性、対衝撃性
などの接合強度や接続信頼性を向上させた半導体回路装
置およびその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】この発明の半導体回路装
置は、請求項１に記載したように、電極パッドを有する
半導体チップと、前記電極パッドとハンダ付けされたラ
ンドを有する配線基板と、前記電極パッド又は前記ラン
ドの少なくとも一方に設けられた凹部とを具備すること
を特徴としている。
【００１８】他の発明の半導体回路装置は、請求項２に
記載したように、電極パッドを有する半導体チップと、
前記電極パッドとハンダ付けされたランドを有する配線
基板と、前記電極パッド又は前記ランドの少なくとも一
方に設けられた穴部とを具備することを特徴としてい
る。
【００１９】他の発明の半導体回路装置は、請求項３に
記載したように、電極パッドを有する半導体チップと、
前記電極パッドとハンダ付けされたランドを有する配線
基板と、前記電極パッド又は前記ランドの少なくとも一
方に設けられた少なくとも２軸を有するハンダ接合面と
を具備することを特徴としている。
【００２０】これらの半導体回路装置によれば、半導体
チップの電極パッド又は配線基板のランドの少なくとも
一方を加工するだけの簡便な工夫で、半導体チップと配
線基板との接合強度を向上できる。
【００２１】他の発明の半導体回路装置は、請求項４に
記載したように、電極パッドを有する半導体チップと、
前記電極パッドとハンダ付けされたランドを有する配線
基板と、前記ランドに設けられた窪み部と前記窪み部の
底面と接触するように前記配線基板内部に設けられた下
層配線とを具備することを特徴としている。
【００２２】この半導体回路装置によれば、ハンダとの
接合面の面積を大きく取れるため、より強固なハンダ付
けができるとともに半導体装置の発熱に対し、放熱効果
も得ることができる。
【００２３】他の発明の半導体回路装置は、請求項５に
記載したように、電極パッドを有する半導体チップと、
前記電極パッドとハンダ付けされたランドを有する配線
基板と、前記電極パッド又は前記ランドの少なくとも一
方に設けられた凹部と、前記ランドの外縁部の少なくと
も一部を被覆するレジスト層とを具備することを特徴と
している。
【００２４】この半導体回路装置によれば、半導体チッ
プと配線基板との接合強度を向上できるばかりでなく、
配線基板のランドの剥がれを保護できる。
【００２５】他の発明の半導体回路装置は、請求項６に
記載したように、電極パッドを有する半導体チップと、
前記電極パッドとハンダ付けされたランドを有する配線
基板と、前記電極パッド又は前記ランドの少なくとも一
方に設けられた凹部と、前記ランドの外縁部の少なくと
も一部を被覆するレジスト層とを具備することを特徴と
している。
【００２６】この半導体回路装置によれば、半導体チッ
プの電極パッドを加工することなく、配線基板のランド
の形状を工夫するだけで、アンカー効果を得、半導体チ
ップと配線基板との接合強度の向上を得ることができる
とともに、配線基板のランドの剥がれも保護できる。
【００２７】したがって、請求項１乃至６に記載した半
導体回路装置によれば、ハンダ付け部分が微小化されて
も耐振動性、耐衝撃性にも優れた接合強度や接続信頼性
を有する半導体回路装置を得ることができる。
【００２８】他の発明の半導体回路装置の製造方法は、
請求項７に記載したように、半導体チップの電極パッド
又は配線基板のランドの少なくとも一方に凹状の構造を
形成する工程と、少なくとも一方に凹状の構造が形成さ
れた前記電極パッドと前記前記ランドとをハンダ付けす
る工程とを具備することを特徴としている。
【００２９】他の発明の半導体回路装置の製造方法は、
請求項８に記載したように、半導体チップの電極パッド
又は配線基板のランドの少なくとも一方に凹状の構造を
形成する工程と、前記電極パッドにハンダボールを形成
する工程と、前記ランドの前記電極パッドと対向する面
が一部被覆されるようレジスト層を形成する工程と、前
記電極パッドに形成されたハンダボールと前記レジスト
層に一部被覆された前記ランドとをハンダ付けする工程
とを具備することを特徴としている。
【００３０】他の発明の半導体回路装置の製造方法は、
請求項９に記載したように、半導体チップの電極パッド
に穴を形成する工程と、配線基板のランドに穴を形成す
る工程と、前記穴が各々形成された前記電極パッドと前
記ランドとをハンダ付けする工程とを具備することを特
徴としている。
【００３１】したがって、このらの発明の半導体回路装
置の製造方法によれば、ハンダ付け部分が微小化されて
も接合強度や接続信頼性の優れた半導体回路装置を製造
することができる。
【００３２】
【発明の実施の形態】次に、図１乃至図９を参照して本
発明の実施の形態を詳細に説明する。図１は、本発明
を、ＣＳＰされたエリアアレイ型パッケージのＬＳＩチ
ップを印刷配線基板（プリント基板）にＢＧＡ法により
実装する場合に適用した実施形態を説明するための図で
ある。
【００３３】ウエハ状態でＩＣ製造プロセスを得て製造
されたウエハの電極パッドは、たとえば円形状Ｃｕラン
ドパターン３で構成されている。ＣＳＰ実装するため、
このパターン３上には、ハンダバンプの形成工程が行わ
れる。たとえばハンダボール４が形成される。
【００３４】上記バンプ形成手段は、蒸着法、電解メッ
キ法、ハンダボール転写法、ハンダの液滴を噴射させて
ハンダを付着させるソルダジェット法などで形成され
る。
【００３５】このようにして多数個のＬＳＩが形成され
たウエハはウエハプローバでテストされ、スクライブさ
れた良品の各LSI チップ１は電極パッド面以外のＬＳＩ
チップ外側面が樹脂モールドされる。この樹脂モールド
は、厚さたとえば１. ２ｍｍ程度に、熱膨張係数１．４
×１０-5乃至２．０×１０-5／Ｋのエポキシ樹脂による
モールドが実施される。
【００３６】この樹脂が固化してパッケージングが終了
し、パッケージ５が構成される。このパッケージ５はた
とえばエリアアレイタイプの実施例である。他方、この
配線基板６の基板７表面上には図１に拡大して示すよう
に上記ＬＳＩチップ１のランドパターン（電極パッド
３）に対応して配線の導電体パターン例えばＣｕランド
パターンが設けられている。このパターンのハンダ付け
部がランド８である。
【００３７】上記配線基板６の予め定められた位置には
ＬＳＩチップ１が実装される。即ち上記チップ１は、上
記各ハンダボール４に対応するよう位置決めしてハンダ
ペースト９が介在され、チップマウンタにより自動的に
配線基板６の上記ランド８の予め定められた位置に位置
決めしてハンダ付けされる。この状態が図２に示されて
いる。
【００３８】この実施形態での、この発明の特徴は、図
３に示すものである。この図は、図２の一つのハンダボ
ール４の部分を拡大して示すものである。すなわち、Ｌ
ＳＩチップ１に設けられる電極パッド３のハンダボール
４との密着部の少なくとも一部には凹状の構造例えば円
形状の穴１０が設けられている。
【００３９】他方、配線基板６の構成は図４にも示すも
ので、基板７上に設けられ予め定められたランド８のハ
ンダボール４による密着当接部の少なくとも一部には、
凹状の構造例えば円形状の穴１１が設けられている。さ
らに、上記基板７表面上に設けられている各配線８の少
なくとも両外側縁部１２を被覆し、さらにハンダボール
４との密着部上まで延長してレジスト層１３例えばソル
ダレジスト層が設けられている。
【００４０】このレジスト層１３の被覆はランド８に対
し押さえ効果がある。また、上記したようにハンダボー
ル４による溶融ハンダを穴１０，１１内まで延在させる
ことにより、図３に示すように、電極パッド３、ランド
８との接触面がその主面（Ｘ軸面）と交叉する（穴１
０，１１の内側壁面との接合面―Ｚ軸）２軸（図１
（ｃ）でＸ軸、Ｚ軸）からなり、振動や衝撃に対し蜜着
強度（接合強度）など機械的強度を向上させている。こ
の内壁面は、環状に構成されるため、接合強度はさらに
高くなる。
【００４１】即ち、穴１０，１１の内側壁面３０，８０
にも、ハンダが密着しアンカー効果を生じ密着効果に寄
与する。実質的に接合強度や接続信頼性が向上する。換
え言すれば、上記ハンダ４と上記電極パッド３およびラ
ンド８との密着面が、２軸面で形成されている。（従来
は１軸面であった。）この２軸面の密着は、ある１軸方
向のたとえば振動に対して、他方の軸の密着面が機械的
に補償するように作用し、アンカー効果を呈するものと
考えられる。
【００４２】上記実施形態では、電極パッド３と、ラン
ド８に凹状の構造を設けた例について説明したが、接合
強度に応じて何れか一方に設けてもよい。この密着強度
を向上させる手段は、図５のように配線基板７のランド
８に凹状の構造例えば窪み部１４（ＶＩＡ構造）が設け
られた構造にして、ランド８とハンダボール４との密着
面積を増加させた構造にしてもよい。この実施形態で
は、窪み部１４の底部１５が積層構造で多層配線基板６
の下層配線と接触して設けられ、さらに電気的導通をと
るための構造になっている。
【００４３】また、上記底部１５にさらに穴を穿設し、
ハンダを流し、ハンダとの密着部を増加させることによ
り、さらにアンカー効果を得ることができる。この構造
では、上記穴１０の２軸のアンカー効果の他、さらに密
着面積が増加するため、ＩＣの集積度が高くなると、Ｌ
ＳＩの放熱対策が課題となるが、この構造では熱流を促
進し放熱に改善効果がある。
【００４４】さらにまた、図５の配線８に設けられた窪
み部１４の底部でランド８のハンダボール４との密着部
で少なくとも一部の表面に凹部、例えば凹凸の疎面にし
てもよい。この場合も、ハンダボール４との接触面積を
さらに増加させることができ、密着強度、接合強度をさ
らに向上させることができ、配線基板７の配線例えばラ
ンド８の剥がれを防止できる。
【００４５】さらに、上記実施形態では、ランド８のＸ
軸面内での実施形態について説明したが、図６に示すよ
うに配線基板６の上記基板７上に設けられたランド８の
パターンの外側壁面４０（Ｚ軸方向）とハンダ４との接
合面を設けてもよい。この場合も上記実施形態と同様に
２軸接合を有し、アンカー効果を得ることができる。さ
らに、この実施形態では、レジスト層１３は、図３同様
に十字状配線８の予め設けられたハンダボール４の設け
られる主領域を除く、ランド８を含む他の領域にレジス
ト層１３例えばソルダレジスト層が被覆される構造に設
けられている。即ち、この実施形態は、配線の例えばラ
ンド８とハンダボール４との密着強度を強化するための
手段が、ランド８の外側壁面４０とハンダ４との密着を
利用して、アンカー効果を得ると、ともにさらにレジス
ト層１３がランド８の外周縁部も被覆しているため、こ
の周縁部からのランド８の剥がれを防止できる効果も合
わせて持っている。
【００４６】次に、本発明をLGA 法による実装に適用し
た実施形態を図７を参照して説明する。
【００４７】LSI チップ４１の電極パッド面以外のチッ
プ４１外側壁面を樹脂モールドしたパッケージ４２が構
成されている。このパッケージ４２内には上記チップ１
の各電極ピンに対応し、エリアアレイ状に接続ピン例え
ばCuランドパターン４３が設けられて半導体パッケージ
４４が構成されている。また、図７に示すように上記Ｌ
ＳＩチップ４１の上記ランドパターン（電極パッド）に
対応して配線基板４５の表面上には導電体からなる配線
例えばＣｕランドパターン４６が設けられている。
【００４８】上記配線基板４５の予め定められた位置に
はＬＳＩチップ４１が実装される。この時、Cuランドパ
ターン４６に対応して設けられたハンダペースト９が介
在されて、チップマウンタにより自動的に配線基板６に
ハンダ付けにより実装される。この状態が図８である。
このハンダ付けされる上記パターン４６の部分がランド
としている。
【００４９】即ち、この実施形態においても図１と同様
にLSI チップ４１のCuランドパターン４３および配線基
板４５のランドパターン（配線）４６の夫々がハンダ付
けされる各密着部の少なくとも一部に凹状の構造たとえ
ば穴部（図示せず）が設けられている。
【００５０】次に、上記ランドパターン４３と、４６の
予め定められたハンダ付け部（ランド）が位置合わせさ
れ、ハンダ４７によりハンダ付けされる。このハンダ付
けにより、上記穴部の内側壁面上にもハンダ付け領域が
形成され、アンカー効果により強固な密着を得ることが
できる。
【００５１】さらに、配線基板４５上に設けられるCuラ
ンドパターン４６の少なくともランドでハンダ付け領域
内外側縁部を被服するようにレジスト層を成膜すること
により、ランドパターンのレジスト層による押さえ効果
を得ることができる。
【００５２】次に製造方法について図１および図９を参
照して説明する。
【００５３】ＬＳＩ製造工程の後、図９（１）に示すよ
うな各ＬＳＩチップ１の電極パッド３を含むウエハ上に
レジスト層６１を形成する（図９（２））。このレジス
ト層６１について上記電極パッド３の予め定められた位
置即ち穴１０に対応する位置にパターンニングされた露
光、現像を行い、上記レジスト層６１をドライエッチン
グする（図９（３））。次に残ったレジスト層６１をマ
スクとして上記電極パッド３をドライエッチングし例え
ば円形状の穴１０を形成する（図９（４））。その後マ
スクとして用いたレジスト層６１をドライエッチングに
より除去する（図９（５））。
【００５４】次に、穴１０の形成された上記電極パッド
３上に蒸着法によりハンダバンプ例えばハンダボール４
を形成する（図１）。このボール４が形成されたウエハ
状態でウエハプローバ（図示せず）に搬送して、各ＬＳ
Ｉチップの検査を行う。
【００５５】検査後のウエハはスクライビングされ、良
品のLSI チップ１は電極パッド面を除以外の外側壁面上
を樹脂モールドする（図１）。この樹脂は、たとえばエ
ポキシ樹脂を厚さたとえば１，２ｍｍ程度設ける。この
樹脂が固化するとパッケージが構成されてＬＳＩチップ
部品５（半導体装置）が完成する。
【００５６】このＬＳＩチップ部品５を専用トレイに整
列して多数用意する。他方、配線基板６上には、配線と
なる導電体たとえば超薄膜Ｃｕ層８を厚さ５μｍ乃至３
５μｍたとえば超薄膜１０μｍ形成する。このＣｕ層８
はＣＶＤ法、電気メッキ法などで形成する（図９
（６））。
【００５７】上記配線基板６の材料としては、絶縁材例
えばガラスエポキシ樹脂、ポリイミド、低温焼成ガラ
ス、ＳｉＣ（窒化珪素などのセラミック）などある。上
記Ｃｕ層８を含む上記配線基板７上にフォトレジスト層
６２を形成する。このレジスト層６２の形成は、スピン
コート法、電気泳動法などで形成する。
【００５８】このようにして形成されたレジスト層６２
を、上記ＬＳＩチップ１のＣｕランドパターン３に対応
した露光パターンにより露光、現像し、レジスト層１３
を選択的に除去する（図９（８））。
【００５９】次にこのレジスト層６２をマスクとして、
上記Ｃｕ層８を選択的に除去して、予め定められたハン
ダ付け部となるランドを有するＣｕランドパターン８を
形成する（図９（９））。次に、残ったレジスト層６２
をドライエッチングにより除去する（図９（１０））。
【００６０】次に、配線８上を含む全域にレジスト層６
３を形成する（図９（１１））。このレジスト層６３に
ついて配線８のハンダボール４の形成される予め定めら
れた位置に穴１１例えば円形状の穴を空けるための露光
パターンにより露光し現像して穴１１のためのレジスト
層６３のマスクを形成する（図９（１２））。
【００６１】これをマスクとして配線８をドライエッチ
ングする（図９（１３））。残ったレジスト層６３をド
ライエッチングなどの手段により除去する（図９（１
４））。再び、配線基板６上にレジスト層６４を形成す
る（図９（１５））。このレジスト層６４は図３に示す
ようにランド８の外側縁部上で、少なくともハンダ層４
とのハンダ付けが予定されている領域を被覆するような
露光パターンで露光し、現像し、ドライエッチングする
（図９（１６））。
【００６２】このようにして、ランド８の外側縁部上
で、少なくともハンダ層４とのハンダ付けが予定されて
いる一部領域を被覆するようにレジスト層６４を塗布す
ることができる。
【００６３】このようにして加工された配線基板６を、
多数トレイに整列して用意する。このトレイに収容され
た配線基板６と、上記トレイに収容されたＬＳＩチップ
部品５は周知のチップマウンターにより配線基板６配線
の予め定められたハンダ付け位置（ランド）にハンダ付
けにより実装する。即ち、ハンダペースト９（図１）を
上記配線基板６上に載置する。
【００６４】その後、ＬＳＩチップ１を配線基板６の予
め定められた位置に位置決めして載置する。この状態で
ハンダボール４が溶融するまでの所定期間ＬＳＩチップ
１のハンダボール４の溶融温度たとえば１２０℃に加熱
して、ハンダ付けする。
【００６５】上記実施例では、高集積度ＬＳＩのＣＳＰ
実装に適用した実施例について説明したが、これに限ら
ずピンサイズが微小な部品のハンダ付け技術にも適用で
き、同様な作用効果を得ることができる。
【００６６】さらに、上記実施形態ではハンダ付けされ
るＬＳＩチップ側の電極パッドにも、本発明の接合強化
手段を設けた実施形態について説明したが、配線基板に
比較して取着する部品が極めて軽量であったり、極めて
小さい場合にはＬＳＩチップなど部品側には上記接合強
化手段は設けなくてもよい。
【００６７】ＬＳＩチップ１の電極パッド３と配線基板
６のランド８との各穴１０，１１を含むハンダボール４
によるハンダ付けの耐振動性などの接続信頼性の作用に
つき説明する。上記ハンダボール４によるハンダ付けの
主面３１，８１は図３の電極パッド３および配線基板６
の表面矢印Ｘ軸面である。
【００６８】しかし、これら電極パッド３および配線基
板６には穴１０，１１が穿設されており、この穴１０，
１１にもハンダによる接合が形成されているため、この
穴１０，１１の内側壁面３０，８２ともハンダ付けの第
２の接合面が形成される。この接合面は上記主面３１，
８１と直交するＺ軸方向に形成されており、しかも環状
に構成されるため、不規則な方向に作用する振動、衝撃
などに対し、互いに補償仕合い、衝撃吸収作用も生じ、
小面積のハンダ付けでも、ハンダが破損したり、配線が
剥がれたりするなどの電気的接続不良を呈しない作用を
発起する。
【００６９】
【発明の効果】以上説明したように、請求項１乃至３に
よれば、半導体チップの電極パッド又は配線基板のラン
ドの少なくとも一方を加工するだけの簡便な工夫で、半
導体チップと配線基板との接合強度を向上できる。
【００７０】請求項４によれば、ハンダとの接合面の面
積を大きく取れるため、より強固なハンダ付けができる
とともに半導体装置の発熱に対し、放熱効果も得ること
ができる。
【００７１】請求項５によれば、半導体チップと配線基
板との接合強度を向上できるばかりでなく、配線基板の
ランドの剥がれを保護できる。
【００７２】請求項６によれば、半導体チップの電極パ
ッドを加工することなく、配線基板のランドの形状を工
夫するだけで、アンカー効果を得、半導体チップと配線
基板との接合強度の向上を得ることができるとともに、
配線基板のランドの剥がれも保護できる。
【００７３】したがって、本発明の半導体回路装置によ
れば、ハンダ付け部分が微小化されても耐振動性、耐衝
撃性にも優れた接合強度や接続信頼性を有する半導体回
路装置を得ることができる。
【００７４】さらに、請求項６乃至９に記載した半導体
回路装置の製造方法によれば、ハンダ付け部分が微小化
されても接合強度や接続信頼性の優れた半導体回路装置
を製造することができる。
【図面の簡単な説明】
【図１】この発明の半導体回路装置の一実施形態を説明
するための一部拡大断面図である。
【図２】図１の実装状態の実施形態を説明するための一
部拡大断面図である。
【図３】図２の１ハンダボール部分のハンダ付け実施形
態を説明するための一部拡大断面図である。
【図４】図３の配線部分の実施形態を説明するための一
部拡大断面図である。
【図５】図３の配線部の凹状構造の他の実施形態を説明
するための一部拡大断面図である。
【図６】図３の配線部のハンダ付けの他の実施形態を説
明するための一部拡大断面図である。
【図７】図１の他の実施形態を説明するための一部拡大
断面図である。
【図８】図７の実装状態の実施形態を説明するための一
部拡大断面図である。
【図９】この発明の半導体回路装置の製造方法を説明す
るための各工程の一部拡大断面図である。
【図１０】従来の実装法によるハンダ付け状態を説明す
るための断面図である。
【符号の説明】
１、４１……LSI チップ ２、４２……モールド樹脂 ３、４３……ランドパターン ４……ハンダボール ５、４４……半導体装置 ６……配線基板 ７、４５……基板 ８、４６……ランド ９……ハンダペースト １０、１１……穴 １２……配線の外側縁部 １３、６１、６２、６３、６４……レジスト層 １４……窪み部 １５……底部 ３０、８１……穴１０の内側縁部（ハンダ接合面） ３１、８２……電極パッド３の主面（ハンダ接合面） ４０……ランド８の外側壁面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/34 ５０１ Ｈ０１Ｌ 23/12 Ｌ Ｆターム(参考） 5E319 AA03 AB05 AC11 BB04 CC33 GG03 5E336 AA04 BC34 CC33 CC37 CC55 EE03 GG06 5F044 KK11 LL01 LL04 QQ06

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 電極パッドを有する半導体チップと、 前記電極パッドとハンダ付けされたランドを有する配線
    基板と、 前記電極パッド又は前記ランドの少なくとも一方に設け
    られた凹部とを具備することを特徴とする半導体回路装
    置。
  2. 【請求項２】 電極パッドを有する半導体チップと、 前記電極パッドとハンダ付けされたランドを有する配線
    基板と、 前記電極パッド又は前記ランドの少なくとも一方に設け
    られた穴部とを具備することを特徴とする半導体回路装
    置。
  3. 【請求項３】 電極パッドを有する半導体チップと、 前記電極パッドとハンダ付けされたランドを有する配線
    基板と、 前記電極パッド又は前記ランドの少なくとも一方に設け
    られた少なくとも２軸を有するハンダ接合面とを具備す
    ることを特徴とする半導体回路装置。
  4. 【請求項４】 電極パッドを有する半導体チップと、 前記電極パッドとハンダ付けされたランドを有する配線
    基板と、 前記ランドに設けられた窪み部と前記窪み部の底面と接
    触するように前記配線基板内部に設けられた下層配線と
    を具備することを特徴とする半導体回路装置。
  5. 【請求項５】 電極パッドを有する半導体チップと、 前記電極パッドとハンダ付けされたランドを有する配線
    基板と、 前記ランドの外側壁面に設けられたハンダ接合部と、 前記ランドの外縁部の少なくとも一部を被覆するレジス
    ト層とを具備することを特徴とする半導体回路装置。
  6. 【請求項６】 電極パッドを有する半導体チップと、 前記電極パッドとハンダ付けされたランドを有する配線
    基板と、 前記電極パッド又は前記ランドの少なくとも一方に設け
    られた凹部と、 前記ランドの外縁部の少なくとも一部を被覆するレジス
    ト層とを具備することを特徴とする半導体回路装置。
  7. 【請求項７】 半導体チップの電極パッド又は配線基板
    のランドの少なくとも一方に凹状の構造を形成する工程
    と、 少なくとも一方に凹状の構造が形成された前記電極パッ
    ドと前記前記ランドとをハンダ付けする工程とを具備す
    ることを特徴とする半導体回路装置の製造方法。
  8. 【請求項８】 半導体チップの電極パッド又は配線基板
    のランドの少なくとも一方に凹状の構造を形成する工程
    と、 前記電極パッドにハンダボールを形成する工程と、 前記ランドの前記電極パッドと対向する面が一部被覆さ
    れるようレジスト層を形成する工程と、 前記電極パッドに形成されたハンダボールと前記レジス
    ト層に一部被覆された前記ランドとをハンダ付けする工
    程とを具備することを特徴とする半導体回路装置の製造
    方法。
  9. 【請求項９】 半導体チップの電極パッドに穴を形成す
    る工程と、 配線基板のランドに穴を形成する工程と、 前記穴が各々形成された前記電極パッドと前記ランドと
    をハンダ付けする工程とを具備することを特徴とする半
    導体回路装置の製造方法。
JP7078199A 1999-03-16 1999-03-16 半導体回路装置およびその製造方法 Withdrawn JP2000269271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7078199A JP2000269271A (ja) 1999-03-16 1999-03-16 半導体回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7078199A JP2000269271A (ja) 1999-03-16 1999-03-16 半導体回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000269271A true JP2000269271A (ja) 2000-09-29

Family

ID=13441420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7078199A Withdrawn JP2000269271A (ja) 1999-03-16 1999-03-16 半導体回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000269271A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110245A (ja) * 2001-09-28 2003-04-11 Ibiden Co Ltd 光学素子実装用基板の製造方法、光学素子実装用基板及び光学素子
KR100752028B1 (ko) 2005-12-06 2007-08-28 삼성전기주식회사 브릿지형 패턴을 이용한 솔더 접합 구조
EP1890872A1 (en) * 2005-05-31 2008-02-27 Texas Instruments Incorporated Solder joints for copper metallization having reduced interfacial voids
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
JP2009182236A (ja) * 2008-01-31 2009-08-13 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
JP2011071259A (ja) * 2009-09-25 2011-04-07 Renesas Electronics Corp 半導体装置の実装方法および半導体装置の製造方法
US8209856B2 (en) 2008-10-21 2012-07-03 International Business Machines Corporation Printed wiring board and method for manufacturing the same
CN103959451A (zh) * 2012-01-17 2014-07-30 松下电器产业株式会社 半导体装置制造方法以及半导体装置
KR101725107B1 (ko) * 2016-06-10 2017-04-11 인하대학교 산학협력단 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 링 패드 설치 구조
CN106711104A (zh) * 2011-10-20 2017-05-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
US10115703B2 (en) 2015-03-17 2018-10-30 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
JP2022016281A (ja) * 2020-07-08 2022-01-21 北京小米移動軟件有限公司 チップ、回路基板及び電子デバイス
US11600584B2 (en) 2020-03-26 2023-03-07 Beijing Xiaomi Mobile Software Co., Ltd. Chip, circuit board and electronic device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110245A (ja) * 2001-09-28 2003-04-11 Ibiden Co Ltd 光学素子実装用基板の製造方法、光学素子実装用基板及び光学素子
EP1890872A1 (en) * 2005-05-31 2008-02-27 Texas Instruments Incorporated Solder joints for copper metallization having reduced interfacial voids
EP1890872A4 (en) * 2005-05-31 2015-04-22 Texas Instruments Inc SOLDERING COMPOUNDS FOR COPPER METALLIZATION WITH REDUCED BORDER LENGTHS
KR100752028B1 (ko) 2005-12-06 2007-08-28 삼성전기주식회사 브릿지형 패턴을 이용한 솔더 접합 구조
JP2009182236A (ja) * 2008-01-31 2009-08-13 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
US8209856B2 (en) 2008-10-21 2012-07-03 International Business Machines Corporation Printed wiring board and method for manufacturing the same
US8373276B2 (en) 2008-10-21 2013-02-12 International Business Machines Corporation Printed wiring board and method for manufacturing the same
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
JP2011071259A (ja) * 2009-09-25 2011-04-07 Renesas Electronics Corp 半導体装置の実装方法および半導体装置の製造方法
CN106711104A (zh) * 2011-10-20 2017-05-24 先进封装技术私人有限公司 封装基板及其制作工艺、半导体元件封装结构及制作工艺
CN103959451A (zh) * 2012-01-17 2014-07-30 松下电器产业株式会社 半导体装置制造方法以及半导体装置
US10115703B2 (en) 2015-03-17 2018-10-30 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
US10720410B2 (en) 2015-03-17 2020-07-21 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
KR101725107B1 (ko) * 2016-06-10 2017-04-11 인하대학교 산학협력단 반도체 칩 패키지의 솔더 접합 신뢰성 증가를 위한 링 패드 설치 구조
US11600584B2 (en) 2020-03-26 2023-03-07 Beijing Xiaomi Mobile Software Co., Ltd. Chip, circuit board and electronic device
JP2022016281A (ja) * 2020-07-08 2022-01-21 北京小米移動軟件有限公司 チップ、回路基板及び電子デバイス
JP7174095B2 (ja) 2020-07-08 2022-11-17 北京小米移動軟件有限公司 チップ、回路基板及び電子デバイス

Similar Documents

Publication Publication Date Title
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
JP3335575B2 (ja) 半導体装置およびその製造方法
US7327018B2 (en) Chip package structure, package substrate and manufacturing method thereof
US6441500B1 (en) Semiconductor device having resin members provided separately corresponding to externally connecting electrodes
KR100817079B1 (ko) 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈
EP0520841A1 (en) Composite flip chip semi-conductor device and method for making and burning-in the same
KR20060100263A (ko) 반도체 장치 및 그 제조 방법
KR19980047801A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
JP2003068931A (ja) 半導体パッケージ及びその製造方法
US6841884B2 (en) Semiconductor device
JP2001135663A (ja) 半導体装置及びその製造方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
JP2003197856A (ja) 半導体装置
JP2000269271A (ja) 半導体回路装置およびその製造方法
JP2001223293A (ja) 半導体装置及びその製造方法
US7241640B1 (en) Solder ball assembly for a semiconductor device and method of fabricating same
JP2002231749A (ja) 半導体装置およびその接合構造
JP3496569B2 (ja) 半導体装置及びその製造方法並びにその実装構造
JP4506168B2 (ja) 半導体装置およびその実装構造
JP2002231765A (ja) 半導体装置
JP3743216B2 (ja) 半導体装置及びその製造方法
JP2001094228A (ja) 半導体装置の実装構造
JP2003017655A (ja) 半導体実装体およびそれを用いた半導体装置
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JPS6057957A (ja) 接続構造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606