JP2009105441A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009105441A
JP2009105441A JP2009023681A JP2009023681A JP2009105441A JP 2009105441 A JP2009105441 A JP 2009105441A JP 2009023681 A JP2009023681 A JP 2009023681A JP 2009023681 A JP2009023681 A JP 2009023681A JP 2009105441 A JP2009105441 A JP 2009105441A
Authority
JP
Japan
Prior art keywords
solder ball
pad
shape
metal pad
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009023681A
Other languages
English (en)
Inventor
Shohei Okazaki
祥平 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Infrontia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Infrontia Corp filed Critical NEC Infrontia Corp
Priority to JP2009023681A priority Critical patent/JP2009105441A/ja
Publication of JP2009105441A publication Critical patent/JP2009105441A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】接続信頼性を向上させることができる半導体装置の提供。
【解決手段】半導体チップサイズパッケージの絶縁部2上の金属配線3とはんだボール4とを電気的に接続する金属パッド5とはんだボール4との間の金属パッド5の表面に、十字形状の凸部6が形成されると共に、回路基板の金属配線13の金属パッド部15とはんだボール4との間の金属パッド部15の表面に、十字形状の凸部16が形成されていることを特徴とする半導体装置。
【選択図】図5

Description

本発明は、はんだボールを有する半導体装置に関する。
従来、半導体チップサイズパッケージは、図6に示すように、半導体素子1、ポリイミドテープ(絶縁テープ)2、パッド(銅)5を有する銅配線3、はんだボール4から構成されている。
図6に示した半導体チップサイズパッケージは、次のように製造している。
初めに、所定の形状にプレス等によって打ち抜かれたポリイミドテープ2に、所定の形状にプレス等により打ち抜かれた銅配線3を接着して作製するインタポーザテープを用意する。
半導体素子1とインターポーザテープを接着剤で貼りあわせ、半導体素子1の電極(図示せず)とインタポーザテープ上の銅配線3を熱圧着により電気的に接続する。
次に、パッド5上にはんだボール4を搭載し、熱によりはんだボール4を溶融してパッド5上に接続することで、半導体チップサイズパッケージを形成する。
例えば、特許文献1〜6にも、同様の半導体チップサイズパッケージが開示されている。
特開2000−138447号公報 特開2000−223828号公報 特開2001−223293号公報 特開2001−291733号公報 特開平11−289022号公報
図6において、半導体チップサイズパッケージを回路基板10上に実装したとき、回路基板10の収縮や歪による応力がはんだボール4と回路基板10の接続部及びはんだボール4と半導体チップサイズパッケージのパッド5に加わる。この時、はんだボール4と回路基板10間の接続強度がはんだボール4と半導体素子1のパッケージ上のパッド5との接続強度より強かった場合、はんだボール4とパッド5との界面にクラックが入り、電気的にオープンとなる恐れがある。このため、接続信頼性が低下する。
それ故、本発明の課題は、接続信頼性を向上させることができる半導体装置を提供することにある。
本発明による半導体装置は、以下のとおりである。
(1) 半導体チップサイズパッケージを有する半導体装置であって、
前記半導体チップサイズパッケージは、半導体素子と、該半導体素子上の絶縁部と、該絶縁部上の、金属パッドを有する金属配線と、はんだボールとを有し、
前記絶縁部上の前記金属配線と前記はんだボールとを電気的に接続する前記金属パッドと前記はんだボールとの間の前記金属パッドの表面に、外部からの応力によって前記はんだボールと前記金属パッドとの界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する第1の凸部が形成され、
前記第1の凸部は、十字形状、或いは、リング形状、或いは、十字形状とリング形状との複合形状を有し、
前記半導体装置は、回路基板を更に有し、該回路基板の金属配線の金属パッド部と前記はんだボールとの間の前記金属パッド部の表面に、外部からの応力によって前記はんだボールと前記金属パッド部との界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する第2の凸部が形成され、
前記第2の凸部は、十字形状、或いは、リング形状、或いは、十字形状とリング形状との複合形状を有することを特徴とする半導体装置。
(2) 回路基板基材と、該回路基板基材上の、金属パッド部を有する金属配線と、はんだボールとを有する半導体装置であって、
前記金属配線と前記はんだボールとを電気的に接続する前記金属パッドと前記はんだボールとの間の前記金属パッド部の表面に、外部からの応力によって前記はんだボールと前記金属パッド部との界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する凸部が形成され、
前記凸部は、十字形状、或いは、リング形状、或いは、十字形状とリング形状との複合形状を有することを特徴とする半導体装置。
本発明によれば、凸部は、十字形状、或いは、リング形状、或いは、十字形状とリング形状との複合形状という特徴的な特殊形状により、はんだボールとパッド、或いは、はんだボールとランドの界面にクラックが発生しても、その進行を妨げることができるという効果がある。
上記特許文献1〜5は、いずれも、「はんだボールとパッドとの間のいずれの場所からクラックが発生した場合においても、そのクラックが凸部の側面にて進行が妨げられることによりはんだボールがパッドから剥がれることが無くなる」ことを、開示していない。
本発明の基となった半導体チップサイズパッケージを、はんだボール搭載前の状態にて示した上面図である。 上記半導体チップサイズパッケージを、はんだボール搭載後の状態にて示した上面図である。 図2のA−A線に沿った断面図である。 本発明の基となった別の半導体チップサイズパッケージを、はんだボール搭載前の状態にて示した上面図である。 本発明の一実施例による半導体装置を示した断面図である。 従来の半導体チップサイズパッケージの断面図である。
次に本発明について図面を参照して説明する。
本発明の理解を助けるために、本発明の基となった技術を説明する。
図1は、本発明の基となった半導体チップサイズパッケージを、はんだボール搭載前の状態にて示した上面図である。図2は、上記半導体チップサイズパッケージを、はんだボール搭載後の状態にて示した上面図である。図3は、図2のA−A線に沿った断面図である。
図1、図2、及び図3を参照して、この半導体チップサイズパッケージの特徴は、半導体素子1を有する半導体チップサイズパッケージにおいて、ポリイミドテープ(絶縁テープ)2の上の銅配線3とはんだボール4とを接続するパッド5の表面に断面十字形の凸部6を形成することにある。この際、パッケージ上のパッド5表面には、パッド5と同一の材質の銅の凸部6が形成される。
このように、ポリイミドテープ2の上に銅配線3が形成されており、その銅配線3とはんだボール4を接続するパッド5上に銅の凸部6が十字に形成されている。この十字の凸部6上にはんだボール4を熱圧着により搭載するため、パッド5とはんだボール4の接続面積が増えて接続強度が強くなる。
また、はんだボール4とパッド5の界面にクラックが入った場合でも、クラックは凸部6の側壁によって進行が妨げられ、はんだボール4が半導体チップサイズパッケージより脱落したり、パッド5とはんだボール4との間が電気的にオープンになる事は無い。従って、はんだボール4とパッド5との接続信頼性が向上するという効果がもたらされる。
次に、図3を参照してこの半導体チップサイズパッケージの製造方法を説明する。
初めに、所定の形状にプレス等によって打ち抜かれたポリイミドテープ2に、ポリイミドテープ2所定の形状にプレス等により打ち抜かれた銅配線3のパッド5に所定の形状をした銅の凸部6を熱圧着により貼りあわせてインタポーザテープを構成する。又は、上述のポリイミドテープ2に、プレス等によりパッド5上に所定の凸部6を形成した銅配線を貼りあわせてインタポーザテープを構成する。
次に、半導体素子1とインターポーザテープを接着剤で貼りあわせ、半導体素子1の電極(図示せず)とポリイミドテープ2上の銅配線3を熱圧着により電気的に接続する。
次に、パッド5上にはんだボール4を搭載し、熱によりはんだボール4を溶融してパッド5上に接続することで、半導体チップサイズパッケージを形成する。
次に、この半導体チップサイズパッケージの効果を説明する。
第1の効果は、パッド5上に凸部6を形成することでパッド5とはんだボール4の接続面積が増加し、この結果、接続強度が増加し、接続信頼性が向上する半導体チップサイズパッケージを提供することができる。
第2の効果は、パッド5上に凸部6を形成することで、外部からの応力によってはんだボール4とパッド5との界面にてクラックが発生した場合でも、クラックが凸部6の側壁でストップし、これにより、クラックの進行を妨げることにより電気的にオープンとなることを防ぎ、接続信頼性が向上する半導体チップサイズパッケージを提供することができる。
次に、本発明の基となった別の半導体チップサイズパッケージについて説明する。
図4は、本発明の基となった別の半導体チップサイズパッケージを、はんだボール搭載前の状態にて示した上面図である。
図4に示したように、この半導体チップサイズパッケージにおいては、パッド5の表面にドーナッツ状、換言すれば、○形状(即ち、断面リング状)の凸部6’を形成する。
この半導体チップサイズパッケージでは、パッド5の凸部6’をドーナッツ形状(断面リング状)としているので、外部よりはんだボールに応力が加わった場合、パッド5上の凸部6’の形状は上面から見ると角が無い為に応力が均等に分散される。従って、上面から見て角が存在する十字形の凸部の形状に比べてパッド内部よりクラックが発生することが抑えられるという格別な効果を奏する。
次に、本発明の一実施例について説明する。
図5は、本発明の一実施例による半導体装置を示した断面図である。この半導体装置は、同様の参照符号で示された同様の部分を含む。この実施例の場合、十字の凸部6と同様な十字の凸部(銅)16が、回路基板10の銅配線13のパッド部(銅のランド部)15にも設けられる。なお、パッド部15を有する銅配線13は、回路基板基材11上に設けられている。
パッド部(ランド部)15上に十字の凸部16を形成することで、外部からの応力によってはんだボール4とパッド部(ランド部)15との界面にてクラックが発生した場合でも、クラックが十字の凸部16の側壁でストップし、これにより、クラックの進行を妨げることにより電気的にオープンとなることを防ぎ、接続信頼性が向上する半導体装置を提供することができる。
外部からの応力に対する破壊は最も強度の弱いところにて発生する。即ち、半導体チップサイズパッケージの銅パッド5(又は、回路基板10のパッド部(ランド部)15)と、はんだボール4との接続部においてクラックが発生しやすい。したがって、銅パッド5及びパッド部(ランド部)15の両方に設けることが最も接続信頼性向上の効果が大きくなる。
なお、十字の凸部16を回路基板10のパッド部(ランド部)15上のみに設けても良いことは、もちろんである。
更に、凸部6及び16の形状は、上述した十字(断面十字形)、上述した○形状或いはドーナツ形状(断面リング形状)の他に、これらの複合形状、十字を45度回転させたX字(これも断面十字形に含まれる。)、或いは他の特殊形状としても良い。
1 半導体素子
2 ポリイミドテープ
3 銅配線
4 はんだボール
5 パッド
6 凸部(十字)
6’ 凸部(ドーナツ形状(○形状))
10 回路基板
11 回路基板基材
13 銅配線
15 パッド部(ランド部)
16 凸部(十字)

Claims (2)

  1. 半導体チップサイズパッケージを有する半導体装置であって、
    前記半導体チップサイズパッケージは、半導体素子と、該半導体素子上の絶縁部と、該絶縁部上の、金属パッドを有する金属配線と、はんだボールとを有し、
    前記絶縁部上の前記金属配線と前記はんだボールとを電気的に接続する前記金属パッドと前記はんだボールとの間の前記金属パッドの表面に、外部からの応力によって前記はんだボールと前記金属パッドとの界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する第1の凸部が形成され、
    前記第1の凸部は、十字形状、或いは、リング形状、或いは、十字形状とリング形状との複合形状を有し、
    前記半導体装置は、回路基板を更に有し、該回路基板の金属配線の金属パッド部と前記はんだボールとの間の前記金属パッド部の表面に、外部からの応力によって前記はんだボールと前記金属パッド部との界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する第2の凸部が形成され、
    前記第2の凸部は、十字形状、或いは、リング形状、或いは、十字形状とリング形状との複合形状を有することを特徴とする半導体装置。
  2. 回路基板基材と、該回路基板基材上の、金属パッド部を有する金属配線と、はんだボールとを有する半導体装置であって、
    前記金属配線と前記はんだボールとを電気的に接続する前記金属パッドと前記はんだボールとの間の前記金属パッド部の表面に、外部からの応力によって前記はんだボールと前記金属パッド部との界面にてクラックが発生しても、該クラックの進行を妨げることができる側壁を有する凸部が形成され、
    前記凸部は、十字形状、或いは、リング形状、或いは、十字形状とリング形状との複合形状を有することを特徴とする半導体装置。
JP2009023681A 2009-02-04 2009-02-04 半導体装置 Pending JP2009105441A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009023681A JP2009105441A (ja) 2009-02-04 2009-02-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009023681A JP2009105441A (ja) 2009-02-04 2009-02-04 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004097513A Division JP2005286087A (ja) 2004-03-30 2004-03-30 半導体装置

Publications (1)

Publication Number Publication Date
JP2009105441A true JP2009105441A (ja) 2009-05-14

Family

ID=40706766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009023681A Pending JP2009105441A (ja) 2009-02-04 2009-02-04 半導体装置

Country Status (1)

Country Link
JP (1) JP2009105441A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114170A (ja) * 2009-11-27 2011-06-09 Kyocera Corp 配線基板および電子部品実装基板
JP2012164934A (ja) * 2011-02-09 2012-08-30 Mitsubishi Electric Corp 回路モジュール、電子部品実装基板および回路モジュールの製造方法
KR101512902B1 (ko) * 2013-06-26 2015-04-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 본딩 구조물 및 이의 형성 방법
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
CN116338262A (zh) * 2023-03-30 2023-06-27 胜科纳米(苏州)股份有限公司 一种测试盘及芯片失效分析测试的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60220939A (ja) * 1985-03-20 1985-11-05 Hitachi Ltd 半導体集積回路装置
JPH01186639A (ja) * 1988-01-14 1989-07-26 Seiko Epson Corp 半導体回路装置
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JPH11340363A (ja) * 1998-05-27 1999-12-10 Nec Kyushu Ltd 半導体装置
JP2000269271A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体回路装置およびその製造方法
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP2001230339A (ja) * 2000-02-18 2001-08-24 Nec Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60220939A (ja) * 1985-03-20 1985-11-05 Hitachi Ltd 半導体集積回路装置
JPH01186639A (ja) * 1988-01-14 1989-07-26 Seiko Epson Corp 半導体回路装置
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JPH11340363A (ja) * 1998-05-27 1999-12-10 Nec Kyushu Ltd 半導体装置
JP2000269271A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体回路装置およびその製造方法
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP2001230339A (ja) * 2000-02-18 2001-08-24 Nec Corp 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114170A (ja) * 2009-11-27 2011-06-09 Kyocera Corp 配線基板および電子部品実装基板
JP2012164934A (ja) * 2011-02-09 2012-08-30 Mitsubishi Electric Corp 回路モジュール、電子部品実装基板および回路モジュールの製造方法
KR101512902B1 (ko) * 2013-06-26 2015-04-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 본딩 구조물 및 이의 형성 방법
US9691745B2 (en) 2013-06-26 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure for forming a package on package (PoP) structure and method for forming the same
US10109618B2 (en) 2013-06-26 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure between semiconductor device package
US9252076B2 (en) 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9543284B2 (en) 2013-08-07 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
CN116338262A (zh) * 2023-03-30 2023-06-27 胜科纳米(苏州)股份有限公司 一种测试盘及芯片失效分析测试的方法
CN116338262B (zh) * 2023-03-30 2023-12-12 胜科纳米(苏州)股份有限公司 一种测试盘及芯片失效分析测试的方法

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
US8976529B2 (en) Lid design for reliability enhancement in flip chip package
US7388284B1 (en) Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
US20180005973A1 (en) Stud bump structure for semiconductor package assemblies
JP2007165420A (ja) 半導体装置
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
US11658099B2 (en) Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features
JP2017011221A (ja) 半導体装置
JP2009105441A (ja) 半導体装置
JP2005286087A (ja) 半導体装置
JP4777692B2 (ja) 半導体装置
JP4197140B2 (ja) 半導体装置
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2004128290A (ja) 半導体装置
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JP2008270303A (ja) 積層型半導体装置
KR100701695B1 (ko) 칩 사이즈 패키지
WO2011043102A1 (ja) 回路基板
JP4654971B2 (ja) 積層型半導体装置
JP5125349B2 (ja) 半導体装置の実装構造および実装方法
JP2012227320A (ja) 半導体装置
JP2011066122A (ja) 回路基板
US9414488B2 (en) Circuit board for mounting electronic components
JP2011035242A (ja) 多層プリント基板
JP5401498B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110914

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20110922

Free format text: JAPANESE INTERMEDIATE CODE: A911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111019