JPS60220939A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS60220939A
JPS60220939A JP60054456A JP5445685A JPS60220939A JP S60220939 A JPS60220939 A JP S60220939A JP 60054456 A JP60054456 A JP 60054456A JP 5445685 A JP5445685 A JP 5445685A JP S60220939 A JPS60220939 A JP S60220939A
Authority
JP
Japan
Prior art keywords
junction
film
solder ball
chip
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60054456A
Other languages
English (en)
Other versions
JPH0219978B2 (ja
Inventor
Toshitada Nezu
根津　利忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60054456A priority Critical patent/JPS60220939A/ja
Publication of JPS60220939A publication Critical patent/JPS60220939A/ja
Publication of JPH0219978B2 publication Critical patent/JPH0219978B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路と配線基板とのフェースダウン
ボンディングに係り、特にＣＣＢ接続の長寿命化に好適
な半導体集積回路装置に関する。
現在用いられている半導体集積回路（以下ＩＣチップと
略す）と配線基板を接続する方法は、ワイヤーボンディ
ング法、テープキャリア法等のフェースアップ法と、Ｃ
ＣＢ法、ビームリード法等のフェースダウン法があるが
、高密度実装、接続作業自動化、信頼性の優れた方法と
［。
て、フェースダウンボンディング法が有利である。この
フェースダウンボンディング法の中でも接続材料に軟ロ
ー（以下ハンダと称す）を用いたものを特にコンドロー
ルド・コラプスボンディング法（以下Ｃ，Ｃ，Ｂと略す
）が広く利用されている。
ＣＣＢ法の主な特徴は、ＩＣチップが配線基板のいずれ
か捷たけ両方の接続端子にハンダバンプをあらかじめ形
成しておき、このハンダバンプをリフローすることで相
互接続する工法であり、多数端子を同時に接続できる。
また、使用環境において接続部が受ける熱ストレスはハ
ンダの柔軟性により緩和されることから高い信頼性を有
し、ている。更に実装面積が１０チツプサイズと同一で
あることから実装密度の向上が可能である。近年、チッ
プサイズの大型化、接続端子の増加に伴ない、より高い
信頼性が要求されているが、このＣＣＢ法の信頼性は使
用環境の温度変化に伴なうＩＣチップと配線基板の熱膨
張係数の差に起因した熱名トレスが繰り返し、加わるこ
とによる接続部の疲労破断寿命で決る。熱ストレスは接
続部において、接続端子とハンダの界面端部に集中し、
この界面端部からき裂が生じ、更に内部へ進行Ｅ２、や
がては破断に至る。第１図は従来のＩＣチップと配線基
板の接続状態断面を示したものである。熱ストレスによ
るき裂はＩＣチップの接続端子最上層金属膜６とハンダ
８の界面端部および配線基板の接続端子最上層金属膜１
０とハンダ界面端部に発生し、この界面がフラットな構
造であることから容易に界面に沿って内部へ進行し、て
［７まい、接続部の長寿命化に対して不利な構造であっ
た。
本発明は前述の接続界面端部に発生し、たき裂が内部へ
進行することをさまたげ、接続の長寿命化を計り、信頼
性の高い半導体集積回路を提供することにある。
本発明の特徴とするところは、接続端子と接続用ハンダ
の界面端部に発生し、だき裂が内部へ進行することを妨
げる為に、ＩＣチップ又は基祈の接続端子を接続に必要
なサイズに、従来と同様に形成しその後更に、先に形成
し７た接続端子の端部より内側に突起状に段差を設ける
ことで、き裂の進行を妨げる接続端子構造にした。
以下、本発明の一実施例を第２図を用いて説明する。第
２図はＩＣチップと配線基板の接続状態の断面を示り一
たものである。ＩＣチップ１は内部配、％ｌ　パターン
に接続する。例えばアルミ製のパターン２を備えている
。丑だこの上層には外部接続端子との接続部を除いて絶
縁膜ろが形成されている。そして外部接続端子は、蒸着
ま７ｈはメッキにより導電膜ｔすえばＴｉ　４．　Ｃｕ
５が形成きれ、最上層にはハンダと導電膜の拡散等の反
応に対する障壁となる導電膜例えばＮｉ６が接続に必要
な径で形成される。従来はこの状態でハンダとの接続が
なされており、き裂が容易に進行する欠陥があった。そ
こでＮ　ｉ　４　Ｎ、膜乙の上層に径が小さくなるよう
にレジスト膜厚グいて導電膜例えばＮｉ７を形成する。
このとき導電膜７は厚すぎると接続）・ンダの柔軟性を
損う為、レジスト膜厚を導電膜７の厚さより厚いものを
用い、レジスト膜の内側面に付着させることで、導電膜
７の断面がＵ字構造に形成する。基板側も同様に配線パ
ターン１１をタングステンで形成した上１−に導電膜１
０を形成し７た後、導電膜より小さな径で導電膜９を形
成する。ノ・ンダによる相互接続された状態において、
導電膜７，９はハンダ内に包含さｆした構成をとる。
第６図は本発明の他の実施例を示し、たもので導電膜７
を周辺に段状に形成（、たものである。
本発明によれば、接続端子と・・ンダの界面端部に発生
１．たき裂の進行を妨げ、接続の長寿命化に効果がある
。更に従来技術の延長で容易に実現可能。
【図面の簡単な説明】
第１図は従来技術でＩＣチップと配線基板の接続状態の
縦断面図、第２図は本発明によるＩＣチップの縦断面図
、第６図は本発明の他の実施例の縦断面図である。 ７．９　き裂進行防止の４電膜 ８　接続ハンダ オ　１　月 才　２０ 才３［！１

Claims (1)

    【特許請求の範囲】
  1. １　半導体集積回路と配線基板の接Ｊをフェースダウン
    ボンディングし、てなる半導体集積回路装置において、
    前記半導体集積回路および配線基板の接続端子またはい
    ずれか一方をあらかじめ接続に必要なサイズで導電膜を
    形成し、た後、前記導電膜上にこのサイズより小さい導
    電膜を形成１２、この上に軟ろう付をし、て、バンプを
    形成したことを特徴とする半導体集積回路装置。
JP60054456A 1985-03-20 1985-03-20 半導体集積回路装置 Granted JPS60220939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60054456A JPS60220939A (ja) 1985-03-20 1985-03-20 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60054456A JPS60220939A (ja) 1985-03-20 1985-03-20 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS60220939A true JPS60220939A (ja) 1985-11-05
JPH0219978B2 JPH0219978B2 (ja) 1990-05-07

Family

ID=12971179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60054456A Granted JPS60220939A (ja) 1985-03-20 1985-03-20 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS60220939A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016087A (en) * 1989-04-20 1991-05-14 International Business Machines Corporation Integrated circuit package
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device
KR100583948B1 (ko) * 2000-02-28 2006-05-26 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
JP2009302557A (ja) * 2009-09-02 2009-12-24 Mitsubishi Electric Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016087A (en) * 1989-04-20 1991-05-14 International Business Machines Corporation Integrated circuit package
US5162264A (en) * 1989-04-20 1992-11-10 International Business Machines Corporation Integrated circuit package
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device
KR100583948B1 (ko) * 2000-02-28 2006-05-26 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
JP2009302557A (ja) * 2009-09-02 2009-12-24 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH0219978B2 (ja) 1990-05-07

Similar Documents

Publication Publication Date Title
US5982033A (en) Semiconductor chip package
TW398063B (en) Lead frame and its manufacturing method thereof
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
JP2986095B2 (ja) 表面実装型半導体パッケージ
EP0957520A2 (en) Semiconductor package and mount board, and mounting method
JP3294740B2 (ja) 半導体装置
JPS5839048A (ja) フレキシブル領域接着テ−プ
JPS61502294A (ja) 高密度ｉｃモジュ−ルアセンブリ
JP2915888B1 (ja) 配線基板及びその製造方法
JP3213703B2 (ja) リワーク可能なマイクロエレクトロニックマルチチップモジュール
JPS60220939A (ja) 半導体集積回路装置
JPH0558657B2 (ja)
US20050263883A1 (en) Asymmetric bump structure
US6504239B1 (en) Semiconductor device having dummy pattern that relieves stress
JP3394479B2 (ja) 半導体装置
JPH0917910A (ja) 半導体装置及びその製造方法、検査方法、実装基板
JPH08222571A (ja) フリップチップｉｃとその製造方法
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
US11569155B2 (en) Substrate bonding pad having a multi-surface trace interface
KR20000029033A (ko) 반도체 장치 및 그 제조 방법
JP4356196B2 (ja) 半導体装置組立体
JPH01286430A (ja) 半導体チップの実装方法
JP2003017624A (ja) 半導体装置
JP2000091496A (ja) 半導体装置及びその製造方法
KR20010068590A (ko) 웨이퍼 레벨 패키지