JPH0219978B2 - - Google Patents

Info

Publication number
JPH0219978B2
JPH0219978B2 JP60054456A JP5445685A JPH0219978B2 JP H0219978 B2 JPH0219978 B2 JP H0219978B2 JP 60054456 A JP60054456 A JP 60054456A JP 5445685 A JP5445685 A JP 5445685A JP H0219978 B2 JPH0219978 B2 JP H0219978B2
Authority
JP
Japan
Prior art keywords
conductive film
connection
solder
chip
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60054456A
Other languages
English (en)
Other versions
JPS60220939A (ja
Inventor
Toshitada Nezu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60054456A priority Critical patent/JPS60220939A/ja
Publication of JPS60220939A publication Critical patent/JPS60220939A/ja
Publication of JPH0219978B2 publication Critical patent/JPH0219978B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【発明の詳細な説明】 本発明は半導体集積回路と配線基板とのフエー
スダウンボンデイングに係り、特にCCB接続の
長寿命化に好適な半導体集積回路装置に関する。
現在用いられている半導体集積回路（以下IC
チツプと略す）と配線基板を接続する方法は、ワ
イヤーボンデイング法、テープキヤリア法等のフ
エースアツプ法と、CCB法、ビームリード法等
のフエースダウン法があるが、高密度実装、接続
作業自動化、信頼性の優れた方法として、フエー
スダウンボンデイング法が有利である。このフエ
ースダウンボンデイング法の中でも接続材料に軟
ロー（以下ハンダと称す）を用いたものを特にコ
ントロールド・コラプスボンデイング法（以下C.
C.Bと略す）が広く利用されている。
CCB法の主な特徴は、ICチツプか配線基板の
いずれかまたは両方の接続端子にハンダバンプを
あらかじめ形成しておき、このハンダバンプをリ
フローすることで相互接続する工法であり、多数
端子を同時に接続できる。また、使用環境におい
て接続部が受ける熱ストレスはハンダの柔軟性に
より緩和されることから高い信頼性を有してい
る。更に実装面積がICチツプサイズと同一であ
ることから実装密度の向上が可能である。近年、
チツプサイズの大型化、接続端子の増加に伴な
い、より高い信頼性が要求されているが、この
CCB法の信頼性は使用環境の温度変化に伴なう
ICチツプと配線基板の熱膨張係数の差に起因し
た熱ストレスが繰り返し加わることによる接続部
の疲労破断寿命で決る。熱ストレスは接続部にお
いて、接続端子とハンダの界面端部に集中し、こ
の界面端部からき裂が生じ、更に内部へ進行し、
やがては破断に至る。第１図は従来のICチツプ
と配線基板の接続状態断面を示したものである。
熱ストレスによるき裂はICチツプの接続端子最
上層金属膜６とハンダ８の界面端部および配線基
板の接続端子最上層金属膜１０とハンダ界面端部
に発生し、この界面がフラツトな構造であること
から容易に界面に沿つて内部へ進行してしまい、
接続部の長寿命化に対して不利な構造であつた。
本発明は前述の接続界面端部に発生したき裂が
内部へ進行することをさまたげ、接続の長寿命化
を計り、信頼性の高い半導体集積回路を提供する
ことにある。
本発明の特徴とするところは、接続端子と接続
用ハンダの界面端部に発生したき裂が内部へ進行
することを妨げる為に、ICチツプ又は基祈の接
続端子を接続に必要なサイズに、従来と同様に形
成しその後更に、先に形成した接続端子の端部よ
り内側に突起状に段差を設けることで、き裂の進
行を妨げる接続端子構造にした。
以下、本発明の一実施例を第２図を用いて説明
する。第２図はICチツプと配線基板の接続状態
の断面を示したものである。ICチツプ１は内部
配線パターンに接続する。例えばアルミ製のパタ
ーン２を備えている。またこの上層には外部接続
端子との接続部を除いて絶縁膜３が形成されてい
る。そして外部接続端子は、蒸着またはメツキに
より導電膜例えばTi４、Cu５が形成され、最上
層にはハンダと導電膜の拡散等の反応に対する障
壁となる導電膜例えばNi６が接続に必要な径で
形成される。従来はこの状態でハンダとの接続が
なされており、き裂が容易に進行する欠陥があつ
た。そこでNi導電膜６の上層に径が小さくなる
ようにレジスト膜を用いて導電膜例えばNi７を
形成する。このとき導電膜７は厚すぎると接続ハ
ンダの柔軟性を損う為、レジスト膜厚を導電膜７
の厚さより厚いものを用い、レジスト膜の内側面
に付着させることで、導電膜７の断面がＵ字構造
に形成する。基板側も同様に配線パターン１１を
タングステンで形成した上層に導電膜１０を形成
した後、導電膜より小さな径で導電膜９を形成す
る。ハンダによる相互接続された状態において、
導電膜７，９はハンダ内に包含された構成をと
る。
第３図は本発明の他の実施例を示したもので導
電膜７を周辺に段状に形成したものである。
本発明によれば、接続端子とハンダの界面端部
に発生したき裂の進行を妨げ、接続の長寿命化に
効果がある。更に従来技術の延長で容易に実現可
能。
【図面の簡単な説明】
第１図は従来技術でICチツプと配線基板の接
続状態の縦断面図、第２図は本発明によるICチ
ツプの縦断面図、第３図は本発明の他の実施例の
縦断面図である。 ７，９……き裂進行防止の導電膜、８……接続
ハンダ。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体集積回路と配線基板の接続をフエース
    ダウンボンデイングしてなる半導体集積回路装置
    において、前記半導体集積回路および配線基板の
    接続端子またはいずれか一方をあらかじめ接続に
    必要なサイズで導電膜を形成した後、前記導電膜
    上にこのサイズより小さい導電膜を形成し、この
    上に軟ろう付をして、バンプを形成したことを特
    徴とする半導体集積回路装置。
JP60054456A 1985-03-20 1985-03-20 半導体集積回路装置 Granted JPS60220939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60054456A JPS60220939A (ja) 1985-03-20 1985-03-20 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60054456A JPS60220939A (ja) 1985-03-20 1985-03-20 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS60220939A JPS60220939A (ja) 1985-11-05
JPH0219978B2 true JPH0219978B2 (ja) 1990-05-07

Family

ID=12971179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60054456A Granted JPS60220939A (ja) 1985-03-20 1985-03-20 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS60220939A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68916784T2 (de) * 1989-04-20 1995-01-05 Ibm Integrierte Schaltungspackung.
JP2518508B2 (ja) * 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
KR100583948B1 (ko) * 2000-02-28 2006-05-26 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2009105441A (ja) * 2009-02-04 2009-05-14 Nec Infrontia Corp 半導体装置
JP5398429B2 (ja) * 2009-09-02 2014-01-29 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPS60220939A (ja) 1985-11-05

Similar Documents

Publication Publication Date Title
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
US4784972A (en) Method of joining beam leads with projections to device electrodes
US4724472A (en) Semiconductor device
US5349495A (en) System for securing and electrically connecting a semiconductor chip to a substrate
JPS61502294A (ja) 高密度ｉｃモジュ−ルアセンブリ
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
JPS5839048A (ja) フレキシブル領域接着テ−プ
JP3213703B2 (ja) リワーク可能なマイクロエレクトロニックマルチチップモジュール
EP0969503A2 (en) Electronic circuit device
JPH0219978B2 (ja)
WO1990015438A1 (en) Beam lead and semiconductor device structure and method for fabricating integrated structure
JPH0558657B2 (ja)
JPS61214444A (ja) 半導体装置
JPH0437585B2 (ja)
JP3394479B2 (ja) 半導体装置
JPH08222571A (ja) フリップチップｉｃとその製造方法
JPH07147353A (ja) 半導体装置
JPS5854646A (ja) 混成集積回路装置
JPH01286430A (ja) 半導体チップの実装方法
JP2652222B2 (ja) 電子部品搭載用基板
JPS6057957A (ja) 接続構造
JP2705281B2 (ja) 半導体装置の実装構造
JP3397045B2 (ja) 半導体装置及びその製造方法
JP4356196B2 (ja) 半導体装置組立体
JP2739366B2 (ja) 電子部品搭載用基板