JP2705281B2 - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造Info
- Publication number
- JP2705281B2 JP2705281B2 JP2137766A JP13776690A JP2705281B2 JP 2705281 B2 JP2705281 B2 JP 2705281B2 JP 2137766 A JP2137766 A JP 2137766A JP 13776690 A JP13776690 A JP 13776690A JP 2705281 B2 JP2705281 B2 JP 2705281B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- lead
- mounting
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の実装構造に関するものであ
る。
る。
第８図は、半導体装置の従来の実装構造を示すもの
で、半導体装置１が、基板２上の導体リード３と、半田
４等により接続されたリードをフィルム５上に有するフ
ィルムリード5aに、突起状電極バンプ６を介在させてフ
ェースダウンボンディング実装されたもので、いわゆる
TAB方式と言われる実装構造を示すものである。
で、半導体装置１が、基板２上の導体リード３と、半田
４等により接続されたリードをフィルム５上に有するフ
ィルムリード5aに、突起状電極バンプ６を介在させてフ
ェースダウンボンディング実装されたもので、いわゆる
TAB方式と言われる実装構造を示すものである。
半導体装置１は、ウェハーをダイシングして製造され
るため、その形状は高さに対して縦、横がはるかに大き
いチップ状の形状を有しており、基板２に対してその半
導体装置１が横向き（縦、横で定まる面を基板２に対向
させた方向）となるように実装されている。半導体装置
１とフィルムリード5aの間で、フィルムリード5aの半導
体装置側先端には、電極であるバンプ６が設けられ、こ
れを介して半導体装置１とフィルムリード5aの電気的接
続が採られる。このバンプ６は、半田又は金等の無機材
料で構成され、フリップチップに見られるように半導体
装置１自体に設けられたものや、半導体装置１に転写し
て形成する転写バンプ及び、フィルムリード5a上に設け
られるメサバンプ等の種々のものがあり、加熱又は加重
されることにより、半導体装置１とフィルムリード5a間
を接続する構成となっている。また、フェースダウンボ
ンディング実装の方法としては、ギャング（一括）ボン
ディングやシングルポイントボンディング等の方法が採
られる。
るため、その形状は高さに対して縦、横がはるかに大き
いチップ状の形状を有しており、基板２に対してその半
導体装置１が横向き（縦、横で定まる面を基板２に対向
させた方向）となるように実装されている。半導体装置
１とフィルムリード5aの間で、フィルムリード5aの半導
体装置側先端には、電極であるバンプ６が設けられ、こ
れを介して半導体装置１とフィルムリード5aの電気的接
続が採られる。このバンプ６は、半田又は金等の無機材
料で構成され、フリップチップに見られるように半導体
装置１自体に設けられたものや、半導体装置１に転写し
て形成する転写バンプ及び、フィルムリード5a上に設け
られるメサバンプ等の種々のものがあり、加熱又は加重
されることにより、半導体装置１とフィルムリード5a間
を接続する構成となっている。また、フェースダウンボ
ンディング実装の方法としては、ギャング（一括）ボン
ディングやシングルポイントボンディング等の方法が採
られる。
第９図は、半導体装置の実装構造の別の従来例を示す
もので、半導体装置１が、基板２上の導体リード３の先
端に設けられたボンプ６に、加熱接合されたものであ
る。
もので、半導体装置１が、基板２上の導体リード３の先
端に設けられたボンプ６に、加熱接合されたものであ
る。
前記第１の従来例と同様に半導体装置１は、基板２に
対してその半導体装置１が横向きとなるように実装され
ており、パンプ６は半田バンプで、高融点半田（Sn/Pb5
〜10％）、共晶半田（Sn/Pb60〜70％）、低融点半田（I
n系、Bi系合金）等により構成され、IRコンベヤ、VPS又
は雰囲気ガス炉等により製作される。なお、実装方法と
しては前記従来例と同様にフェースダウンボンディング
法等が採られる。
対してその半導体装置１が横向きとなるように実装され
ており、パンプ６は半田バンプで、高融点半田（Sn/Pb5
〜10％）、共晶半田（Sn/Pb60〜70％）、低融点半田（I
n系、Bi系合金）等により構成され、IRコンベヤ、VPS又
は雰囲気ガス炉等により製作される。なお、実装方法と
しては前記従来例と同様にフェースダウンボンディング
法等が採られる。
ところで、第８図に示すTAB方式と呼ばれる従来の実
装構造においては、半導体装置１が基板２に対して横向
きに実装されており、フィルムリード5aが半導体装置１
よりも外側のアウターリード5bを有しているため、半導
体装置１を基板２に実装する際の実装面積は、半導体装
置１の縦、横で定まる面の面積（平面方向の面積と表
現）とアウターリード5bの面積を加えたもとよりも小さ
くならず、大きな実装面積を必要とするという問題点が
あった。
装構造においては、半導体装置１が基板２に対して横向
きに実装されており、フィルムリード5aが半導体装置１
よりも外側のアウターリード5bを有しているため、半導
体装置１を基板２に実装する際の実装面積は、半導体装
置１の縦、横で定まる面の面積（平面方向の面積と表
現）とアウターリード5bの面積を加えたもとよりも小さ
くならず、大きな実装面積を必要とするという問題点が
あった。
また、第９図に示す従来の別の実装構造においても前
記第１の従来例と同様に、半導体装置１が基板２に対し
て横向きに実装されているため、この半導体装置１を基
板２に実装する際の実装面積は、少なくとも前記平面方
向の面積が必要で、前記第１の従来例よりは低減できて
もなお、大きな実装面積を必要とするという問題点があ
った。
記第１の従来例と同様に、半導体装置１が基板２に対し
て横向きに実装されているため、この半導体装置１を基
板２に実装する際の実装面積は、少なくとも前記平面方
向の面積が必要で、前記第１の従来例よりは低減できて
もなお、大きな実装面積を必要とするという問題点があ
った。
本発明は、前記背景に鑑みてなされたものであり、そ
の目的とするところは、半導体装置を基板に実装する際
の実装専有面積を低減させた半導体装置の実装構造を提
供することにある。
の目的とするところは、半導体装置を基板に実装する際
の実装専有面積を低減させた半導体装置の実装構造を提
供することにある。
上記課題を解決するため本発明は、半導体装置１が実
装される基板２に、孔又は凹状の半導体装置保持部2aを
設けると共に、該半導体装置保持部2aに、半導体装置１
を基板２に対して略垂直になるように挿入し、該半導体
装置１と基板２上の導体リード３を略Ｌ字形に成形され
たフィルムリード5aにより接続したことを特徴とするも
のである。
装される基板２に、孔又は凹状の半導体装置保持部2aを
設けると共に、該半導体装置保持部2aに、半導体装置１
を基板２に対して略垂直になるように挿入し、該半導体
装置１と基板２上の導体リード３を略Ｌ字形に成形され
たフィルムリード5aにより接続したことを特徴とするも
のである。
上記のように本発明の実装構造においては、半導体装
置１を基板２に対して縦向きに実装し、半導体装置１の
平面方向の面積よりもはるかに小さい面積を有する側面
を基板２に対向させているため、基板２上の半導体装置
１の実装専有面積は非常に小さくなる。また、基板２に
設けた孔又は凹状の半導体装置保持部2aに、半導体装置
１を挿入することにより、その実装高さも低くなる。
置１を基板２に対して縦向きに実装し、半導体装置１の
平面方向の面積よりもはるかに小さい面積を有する側面
を基板２に対向させているため、基板２上の半導体装置
１の実装専有面積は非常に小さくなる。また、基板２に
設けた孔又は凹状の半導体装置保持部2aに、半導体装置
１を挿入することにより、その実装高さも低くなる。
第１図及び第２図は、本発明の第１の実施例を示すも
のである。半導体装置１が実装される基板２は、半導体
装置１が１個のみ搭載可能なものや、他の電子部品等の
搭載の可能ないわゆるプリント配線基板等であり、その
一部に貫通した孔状の半導体保持部2aを有し、半導体装
置１は、バンプ６を介在して、略Ｌ字形の形状をしたフ
ィルム５上にリードを有するフィルムリード5aにフェー
スダウンボンディングされ、基板２と略垂直になるよう
に、前記孔状の半導体保持部2aに挿入されている。フィ
ルムリード5aは、折り曲げが可能な材料で構成され、有
機材料からなるフィルム上に、導体リード（導電性金属
材料;Cu,Au,Fe−Ni,その他合金等よりなる）が形成され
たもので、略Ｌ字形に曲げられ、その一片が、インナー
リード5cとして半導体装置１との電気的接続に利用さ
れ、他片が、アウターリード5bとして電子回路基板２に
略平行に引き出される。このアウターリード5bは、電子
回路基板２上の回路パターンである導体リード３と、半
田４又は導電性接着剤等により接続されている。このよ
うに基板２に搭載された半導体装置１は、エポキシ又は
シリコン系等の樹脂７により封止されて固定されてい
る。
のである。半導体装置１が実装される基板２は、半導体
装置１が１個のみ搭載可能なものや、他の電子部品等の
搭載の可能ないわゆるプリント配線基板等であり、その
一部に貫通した孔状の半導体保持部2aを有し、半導体装
置１は、バンプ６を介在して、略Ｌ字形の形状をしたフ
ィルム５上にリードを有するフィルムリード5aにフェー
スダウンボンディングされ、基板２と略垂直になるよう
に、前記孔状の半導体保持部2aに挿入されている。フィ
ルムリード5aは、折り曲げが可能な材料で構成され、有
機材料からなるフィルム上に、導体リード（導電性金属
材料;Cu,Au,Fe−Ni,その他合金等よりなる）が形成され
たもので、略Ｌ字形に曲げられ、その一片が、インナー
リード5cとして半導体装置１との電気的接続に利用さ
れ、他片が、アウターリード5bとして電子回路基板２に
略平行に引き出される。このアウターリード5bは、電子
回路基板２上の回路パターンである導体リード３と、半
田４又は導電性接着剤等により接続されている。このよ
うに基板２に搭載された半導体装置１は、エポキシ又は
シリコン系等の樹脂７により封止されて固定されてい
る。
第２図は、本実施例の製造方法を示すもので、まず、
一端にバンプ６を有するフィルムリード5a（同図（ａ）
参照）に、半導体装置１をフェースダウンボンディング
し、加熱又は加重によりバンプ６部分を接合させて電気
的接続を採る（同図（ｂ）参照）。次に、フィルムリー
ド5aを半導体装置１と反対側に略垂直に折り曲げてアウ
ターリード5bとし（同図（ｃ）参照）、この半導体装置
１を基板２の孔状の半導体保持部2aに挿入し（同図
（ｄ）参照）、アウターリード5bと基板２上の導体リー
ド３を半田４又は導電性樹脂等により接続し（同図
（ｅ）参照）、最後に、半導体装置１をエポキシ又はシ
リコン系等の樹脂７で封止して固定する（同図（ｆ）参
照）という方法により製造される。
一端にバンプ６を有するフィルムリード5a（同図（ａ）
参照）に、半導体装置１をフェースダウンボンディング
し、加熱又は加重によりバンプ６部分を接合させて電気
的接続を採る（同図（ｂ）参照）。次に、フィルムリー
ド5aを半導体装置１と反対側に略垂直に折り曲げてアウ
ターリード5bとし（同図（ｃ）参照）、この半導体装置
１を基板２の孔状の半導体保持部2aに挿入し（同図
（ｄ）参照）、アウターリード5bと基板２上の導体リー
ド３を半田４又は導電性樹脂等により接続し（同図
（ｅ）参照）、最後に、半導体装置１をエポキシ又はシ
リコン系等の樹脂７で封止して固定する（同図（ｆ）参
照）という方法により製造される。
なお、フィルムリード5aを略垂直に折り曲げてアウタ
ーリード5bとする工程は半導体装置１と搭載する前に行
っても良い。
ーリード5bとする工程は半導体装置１と搭載する前に行
っても良い。
このように構成したことにより、半導体装置１を基板
２に対して縦向きに実装し、半導体装置１の平面方向の
面積よりもはるかに小さい面積を有する側面を基板２に
対向させているため、基板２上の半導体装置１の実装専
有面積は非常に小さくなり、部品の実装密度が向上す
る。また、基板２に設けた孔又は凹状の半導体装置保持
部2aに、半導体装置１を挿入することにより、その実装
高さも低くなり、スペースが有効に利用できる。このた
め、半導体装置１を実装する基板２の面積を小さくする
ことができ、さらには、その基板２の内蔵された製品の
小型化が図れる。さらには、半導体装置１を可とう性の
あるフィルムリード5aを用いているため、半導体装置１
と導体リード３との接合部等の熱応力による剥離やクラ
ック等が防げる。
２に対して縦向きに実装し、半導体装置１の平面方向の
面積よりもはるかに小さい面積を有する側面を基板２に
対向させているため、基板２上の半導体装置１の実装専
有面積は非常に小さくなり、部品の実装密度が向上す
る。また、基板２に設けた孔又は凹状の半導体装置保持
部2aに、半導体装置１を挿入することにより、その実装
高さも低くなり、スペースが有効に利用できる。このた
め、半導体装置１を実装する基板２の面積を小さくする
ことができ、さらには、その基板２の内蔵された製品の
小型化が図れる。さらには、半導体装置１を可とう性の
あるフィルムリード5aを用いているため、半導体装置１
と導体リード３との接合部等の熱応力による剥離やクラ
ック等が防げる。
第３図は、本発明の第２の実施例を示すもので、前記
第１の実施例と異なる点は、半導体保持部2aとフィルム
リード5aであり、基板２に設けられた半導体保持部2a
は、貫通孔ではなく有底で凹状に形成されたものであ
る。また、フィルムリード5aは略Ｌ字形のフィルムリー
ド5aを２本用いて、それらのアウターリード5bを絶縁性
接着剤８で貼り合わせ、そのアウターリード5bを基板２
上の導体リード３に接続するものである。ここで、絶縁
性の接着剤で張り合わされた同図における上下２本のア
ウターリード5bは、それぞれ対応した導体リード３と接
続されている。なお、本実施例をも含めて以下の実施例
の製法は、前記第１の実施例の製法と略同じである。
第１の実施例と異なる点は、半導体保持部2aとフィルム
リード5aであり、基板２に設けられた半導体保持部2a
は、貫通孔ではなく有底で凹状に形成されたものであ
る。また、フィルムリード5aは略Ｌ字形のフィルムリー
ド5aを２本用いて、それらのアウターリード5bを絶縁性
接着剤８で貼り合わせ、そのアウターリード5bを基板２
上の導体リード３に接続するものである。ここで、絶縁
性の接着剤で張り合わされた同図における上下２本のア
ウターリード5bは、それぞれ対応した導体リード３と接
続されている。なお、本実施例をも含めて以下の実施例
の製法は、前記第１の実施例の製法と略同じである。
このような構成においても、前記第１の実施例と同様
の効果を奏する。
の効果を奏する。
第４図は、本発明の第３の実施例を示すもので、前記
第１の実施例と異なる点は、フィルムリード5aのみであ
り、他は前記第２の実施例と同じである。
第１の実施例と異なる点は、フィルムリード5aのみであ
り、他は前記第２の実施例と同じである。
フィルムリード5aは、前記第１及び第２の実施例にお
ける略Ｌ字形フィルムリード5aに、平面状のフィルムリ
ード5dを半導体装置１に面した側に導電性材料９（半
田、樹脂ペースト）を用いて貼り合わせて構成されたも
のであり、平面状のフィルムリード5dと略Ｌ字形フィル
ムリード5aのインナーリード5cの一部が、それぞれが異
なるバンプ６を介して半導体装置１と接続されたもので
ある。このように構成しても、前記第１の実施例と同様
の効果を奏する。
ける略Ｌ字形フィルムリード5aに、平面状のフィルムリ
ード5dを半導体装置１に面した側に導電性材料９（半
田、樹脂ペースト）を用いて貼り合わせて構成されたも
のであり、平面状のフィルムリード5dと略Ｌ字形フィル
ムリード5aのインナーリード5cの一部が、それぞれが異
なるバンプ６を介して半導体装置１と接続されたもので
ある。このように構成しても、前記第１の実施例と同様
の効果を奏する。
第５図は、本発明の第４の実施例を示すもので、前記
第３の実施例において、平面状のフィルムリード5dを、
半導体装置１の両電極バンプ６と接続させたもので、前
記平面状のフィルムリード5dを、略Ｌ字形フィルムリー
ドの半導体装置１に面した側に導電性材料９（半田、導
電性接着剤等）を用いて貼り合わせて構成されたもので
ある。本構成においても、前記第１の実施例と同様の効
果を奏する。
第３の実施例において、平面状のフィルムリード5dを、
半導体装置１の両電極バンプ６と接続させたもので、前
記平面状のフィルムリード5dを、略Ｌ字形フィルムリー
ドの半導体装置１に面した側に導電性材料９（半田、導
電性接着剤等）を用いて貼り合わせて構成されたもので
ある。本構成においても、前記第１の実施例と同様の効
果を奏する。
第６図は、本発明の第５の実施例を示すもので、前記
第１の実施例と異なる点は、フィルムリード5aのみであ
り、他は前記第２の実施例と同じである。
第１の実施例と異なる点は、フィルムリード5aのみであ
り、他は前記第２の実施例と同じである。
フィルムリード5aは、一端で略折り返され、その後、
さらに略垂直に曲げられて略Ｔ字形の形状とされたもの
で、半導体装置１を基板２より突出させる際に用いられ
る。本構成においても、前記第１の実施例と同様の効果
を奏する。
さらに略垂直に曲げられて略Ｔ字形の形状とされたもの
で、半導体装置１を基板２より突出させる際に用いられ
る。本構成においても、前記第１の実施例と同様の効果
を奏する。
第７図は、本発明による半導体装置１を、電子部品等
の搭載される基板であるプリント配線基板２に実装した
一例を示すものである。
の搭載される基板であるプリント配線基板２に実装した
一例を示すものである。
なお、上記各実施例において、半導体装置１を封止す
る際に、実装された半導体装置１の外側や、フィルムリ
ード5aの外側に放熱板を接着して封止し、放熱を良くし
たものであっても良い。
る際に、実装された半導体装置１の外側や、フィルムリ
ード5aの外側に放熱板を接着して封止し、放熱を良くし
たものであっても良い。
本発明の実装構造によれば、半導体装置を基板に対し
て縦向きに実装し、半導体装置の縦、横で定まる面の面
積よりもはるかに小さい面積を有する側面を基板に対向
させているため、基板上の半導体装置の実装専有面積は
非常に小さくなり、部品の実装密度が向上する。また、
基板に設けた孔又は凹状の半導体装置保持部に、半導体
装置を挿入することにより、その実装高さも低くなる。
このため、半導体装置を実装する基板の面積を小さくす
ることができ、さらには、その基板を内蔵した製品の小
型化が図れる。
て縦向きに実装し、半導体装置の縦、横で定まる面の面
積よりもはるかに小さい面積を有する側面を基板に対向
させているため、基板上の半導体装置の実装専有面積は
非常に小さくなり、部品の実装密度が向上する。また、
基板に設けた孔又は凹状の半導体装置保持部に、半導体
装置を挿入することにより、その実装高さも低くなる。
このため、半導体装置を実装する基板の面積を小さくす
ることができ、さらには、その基板を内蔵した製品の小
型化が図れる。
第１図は本発明の第１の実施例を示す一部断面側面図、
第２図（ａ）〜（ｆ）は同上の製造方法を示すもので、
（ａ）は平面図、（ｂ）〜（ｆ）は一部断面側面図、第
３図は本発明の第２の実施例を示す一部断面側面図、第
４図は本発明の第３の実施例を示す一部断面側面図、第
５図は本発明の第４の実施例を示す一部断面側面図、第
６図は本発明の第５の実施例を示す一部断面側面図、第
７図は本発明の半導体装置の実装例の斜視図、第８図は
半導体装置の従来の実装構造を示す一部断面側面図、第
９図は従来の別の実装構造を示す一部断面側面図であ
る。 １……半導体装置、２……基板 2a……半導体装置保持部、３……導体リード 5a……フィルムリード
第２図（ａ）〜（ｆ）は同上の製造方法を示すもので、
（ａ）は平面図、（ｂ）〜（ｆ）は一部断面側面図、第
３図は本発明の第２の実施例を示す一部断面側面図、第
４図は本発明の第３の実施例を示す一部断面側面図、第
５図は本発明の第４の実施例を示す一部断面側面図、第
６図は本発明の第５の実施例を示す一部断面側面図、第
７図は本発明の半導体装置の実装例の斜視図、第８図は
半導体装置の従来の実装構造を示す一部断面側面図、第
９図は従来の別の実装構造を示す一部断面側面図であ
る。 １……半導体装置、２……基板 2a……半導体装置保持部、３……導体リード 5a……フィルムリード
Claims (1)
- 【請求項１】半導体装置が実装される基板に、孔又は凹
状の半導体装置保持部を設けると共に、該半導体保持部
に、半導体装置を基板に対して略垂直になるように挿入
し、該半導体装置と基板上の導体リードを略Ｌ字形に成
形されたフィルムリードにより接続したことを特徴とす
る半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137766A JP2705281B2 (ja) | 1990-05-28 | 1990-05-28 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137766A JP2705281B2 (ja) | 1990-05-28 | 1990-05-28 | 半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0430545A JPH0430545A (ja) | 1992-02-03 |
| JP2705281B2 true JP2705281B2 (ja) | 1998-01-28 |
Family
ID=15206332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2137766A Expired - Lifetime JP2705281B2 (ja) | 1990-05-28 | 1990-05-28 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705281B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1147276A (ja) | 1997-08-07 | 1999-02-23 | Shinji Kondo | 注射針保護キャップ及びこれを用いた注射針処理具 |
| JP2001094227A (ja) * | 1999-09-20 | 2001-04-06 | Shinko Electric Ind Co Ltd | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 |
-
1990
- 1990-05-28 JP JP2137766A patent/JP2705281B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0430545A (ja) | 1992-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US5386341A (en) | Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape | |
| EP0863548A2 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US20080179739A1 (en) | Flip chip package with anti-floating structure | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JPH0685161A (ja) | 高密度実装型半導体装置 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JP2002217514A (ja) | マルチチップ半導体装置 | |
| JP4885425B2 (ja) | 半導体素子収納パッケージ | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| JP2705281B2 (ja) | 半導体装置の実装構造 | |
| JPH0558657B2 (ja) | ||
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP2722451B2 (ja) | 半導体装置 | |
| JPH0777243B2 (ja) | 表面実装用パツケ−ジ | |
| JPH0358537B2 (ja) | ||
| JP2713254B2 (ja) | 集積回路用パッケ−ジ及びその製造方法並びにパッド配置の変換方法 | |
| JPH0219978B2 (ja) | ||
| JPH0331086Y2 (ja) | ||
| JP3398276B2 (ja) | ランドグリッドアレイ型パッケージの実装構造 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JPH11204565A (ja) | 半導体装置 | |
| JPS6057957A (ja) | 接続構造 | |
| JPH03231435A (ja) | 半導体集積回路装置 |