JP4885425B2 - 半導体素子収納パッケージ - Google Patents
半導体素子収納パッケージ Download PDFInfo
- Publication number
- JP4885425B2 JP4885425B2 JP2004019549A JP2004019549A JP4885425B2 JP 4885425 B2 JP4885425 B2 JP 4885425B2 JP 2004019549 A JP2004019549 A JP 2004019549A JP 2004019549 A JP2004019549 A JP 2004019549A JP 4885425 B2 JP4885425 B2 JP 4885425B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- stiffener
- frame
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
これに対応して、半導体素子収納パッケージも高性能化及び高実装密度化の傾向が顕著となり、その主流がピン挿入型から表面実装型へ移行するだけでなく半導体素子の作動周波数の向上に伴い配線基板を薄型化して基板内の配線長さをより一層短くすることが強く求められるようになってきている。
この対策として、例えば、特許文献1,特許文献2等に記載されているように、配線基板と放熱蓋板(リッド)との間にスティフナと呼ばれる補強枠板を挿入し、この枠内に素子を収容して配線基板を含むパッケージ全体を機械的に補強し、前記歪み変形を抑制することが従来から行われてきた。
この装置はBGAタイプで、半導体素子21、配線基板22,放熱蓋板(リッド、又はキャップ)23、及び充填樹脂(アンダーフィル)25等により構成され、更に、半導体素子(チップ)21にはその底面に複数のハンダバンプ26が形成されており、このハンダバンプ26を配線基板22の上面に形成された接続パターンにハンダ溶融しフリップチップ接続させることにより半導体素子は配線基板22に搭載される。
配線基板22には、セラミックスの他、最近では、装置全体のコスト低減を図るため、例えば、ガラス繊維入りエポキシ樹脂、ガラス繊維入りポリイミド樹脂等の有機樹脂製基板やポリエステル樹脂フィルム、ポリイミド樹脂フィルム等からなるフレキシブル基板が多く用いられる傾向にある。
この配線基板22の下面には外部接続端子となるボール(ハンダボール)27が配設されている。
又、配線基板22上面に形成された接続パターンと配線基板22下面に形成されたハンダボール27の接合部とは、配線基板22の内部に配設されたスルーホール(図示せず)により電気的に接続された構成となっている。
そして、この放熱蓋板23と半導体素子21との間にはペースト材28が介装された構成となっている。
放熱蓋板23は半導体素子21で発生する熱を放熱する放熱板として機能するため、より広い放熱領域を設けられるように配線基板22を覆うように配置される。
このスティフナ24は配線基板22、放熱蓋板23の何れかと一体化させておいても良く、この態様のものも多い。
次に充填樹脂(アンダーフィル)25は例えば熱硬化性のプラスチックであるエポキシ樹脂等が用いられ、このアンダーフィル25により半導体素子21は封止され、ハンダバンプ26に加わる応力を広い面積で受けることによりハンダバンプに加わる応力を分散緩和させる役割を果たす。
これは、半導体素子の主流を占めるシリコンチップの熱膨張係数が約3ppm/℃であるのに対して一般に樹脂製配線基板の熱膨張係数は15〜18ppm/℃であり、熱膨張係数の差が非常に大きいことに基因している。
温度サイクル試験に於ける低温・高温サイクルの繰り返しに伴い、ハンダバンプが繰り返し歪み変形応力を受けることにより最終的に疲労破壊してしまうと云うものである。
しかしながら、例えば図3のような放熱蓋板、スティフナ、配線基板で囲まれたリジッドな薄型長方形の函体構造で、各部材がほぼ近似した熱膨張係数を有する材質の場合は、配線基板は周縁部をスティフナで固定されているためその全体的な反り変形が抑制されてしまい、半導体素子搭載部だけが局所的に歪むため、ハンダ部に生じる熱応力はスティフナが設けられない構造のものに比べ著しく大きくなる。
スティフナと放熱蓋板の熱膨張係数が配線基板よりも幾分小さい場合、スティフナは配線基板と同じ程度には膨張しないため、基板面周縁を拡張させず、温度変化により生じた熱膨張差を配線基板全体が半導体素子と同様に反って緩和する。
このためハンダ接合部に生じる局所熱応力集中を著しく分散緩和させることが出来る。
しかしながら、一方では、スティフナの熱膨張係数が配線基板よりも小さいと、その分素子搭載面を含む基板面の反りが大きくなるという問題がある(半導体素子搭載面の平坦性は素子の正常作動を担保する上で特に重要である。)。
特に配線基板にスティフナを組み付けてから半導体素子を配線基板に実装する場合には、スティフナを組み付けた段階でスティフナと配線基板の熱膨張係数の差に起因した反りが生じてしまうため、半導体素子搭載部の平坦度の問題により半導体素子を配線基板に実装することが困難である。
従って、本発明の目的は、低熱膨張係数のスティフナや放熱蓋板でも半導体素子の実装を阻害すること無く配線基板に組み付けることが出来、外部回路基板と長期にわたり強固で安定な接続状態を維持出来る半導体素子収納パッケージを提供することにある。
これにより温度変化時の基板の反り変形を半導体素子の実装を阻害することが無い程度に低減すると共にハンダバンプと配線基板面回路との接続部等のハンダ接合部に生じる熱応力を分散低減させることが出来、且つ、配線基板を補強出来るため、半導体素子の長期にわたる安定した実装が達成できる。
図1は、本発明に於いて好適な半導体素子収納パッケージの一実施例の断面構造を示す略図であり、図2は図1で示されるパッケージに於いて放熱蓋板を除去した状態での上面図である。
この時ハンダバンプ6は例えば、鉛を90%以上含有する比較的高融点のハンダ材質とすることで、実装基板(外部回路プリント基板等)へ搭載(二次搭載)する際の加熱などでの再溶融を防止できる。
ハンダボール7はハンダバンプ6より低融点の材料、例えば、錫ー鉛ハンダ合金を用いる。
又、配線基板2上面に形成された接続パターンと配線基板2下面に形成されたハンダボール7の接合部とは、配線基板2の内部に配設されたスルーホール(図示せず)により電気的に接続された構成となっている。
放熱蓋板3は半導体素子1の上部に位置しており、半導体素子1の全面を覆いスティフナ4bと接着されていると共に、半導体素子1との間にはペースト材8が介装された構成となっている。
このペースト材8は放熱蓋板3と半導体素子1とを熱的に且つ機械的に接続させる機能を有するものであり、銀(Ag)等の金属フィラー入り樹脂ペースト、シリコン(Si)等の非金属フィラー入り樹脂ペースト、又はハンダ等のロウ材を用いることで熱伝導性と機械的保全性の両機能の両立が可能である。
配線に主として銅(Cu)が用いられることから、本発明で用いる有機樹脂製の配線基板は、その熱膨張係数が15〜18ppm/℃の範囲にあるものを選択する。そのため、スティフナ枠板4aの材質は銅(Cu)である。
配線基板の反りは枠板4aで抑制出来るので、スティフナー枠板4bには低熱膨張係数の材料を使用しても配線基板の反りは顕著ではなくなる。
それ故、熱膨張係数の低いKovar(商標名)(29%Ni−17%Co−54%Fe:熱膨張係数9.6〜10.2ppm)を用いる。
又、一般にこれらの複合材料は高価であるため、厚さを薄くして銅製スティフナと併用できることはコスト上からも有利である。
上記枠板4aと4bとの接着には、例えば、エポキシ樹脂系接着剤、シリコーン樹脂系接着剤等の接着剤が好適に用いられる。
半導体素子1(シリコンチップ;15×15mm平方、厚さ0.7mm)
配線基板2(室温〜250℃の熱膨張係数;18×10−6/℃、ガラス繊維・エポキシ樹脂製;40×40mm平方、厚さ0.7mm、配線Cu)
放熱蓋板3(銅(Cu)製;40×40mm平方、厚さ0.5mm)
アンダーフィル5(エポキシ樹脂)
ハンダバンプ6(Pb含有率90%の高融点ハンダ)
外部接続端子用ハンダボール7(錫(Sn)−鉛(Pb)低融点ハンダ)
ペースト材8(銀(Ag)フィラー入り樹脂ペースト)
尚、スティフナ4は、サイズが外形40×40mm平方、開口部26×26mm平方で、1枚のスティフナからなる試料No.1の比較例品では厚さ0.7mmの銅製、2枚のスティフナからなるNo.2〜6の実施例品では、配線基板側スティフナ枠板4aは何れも厚さ0.3mmの銅製、放熱蓋板側スティフナ枠板4bは厚さ0.3mmで夫々表1に記載の各材料を用いた。また、ステフィナの熱膨張係数は、それぞれ、Cu:18×10−6/℃、Al:23×10−6/℃、エポキシ樹脂:60×10−6/℃である。
信頼性試験は、大気雰囲気にて−40℃と125℃の各温度に制御した恒温槽に試験サンプルを25分/25分の保持を1サイクルとして最高3500サイクル繰り返した。
そして、各100サイクル毎にプリント基板の配線導体とパッケージ配線基板との電気抵抗を測定し、電気抵抗に変化が現れるまでのサイクル数を計数した。
結果を表1に示した。
然し、本発明品以外の比較例品(試料No.1)では2000サイクルから抵抗変化が検出され、実装後の信頼性に欠けることが判る。
2、22 配線基板
3,23 放熱蓋板
4、24 スティフナ(補強枠)
4a 放熱蓋板側枠板
4b 配線基板側枠板
5、25 アンダーフィル(充填材)
6、26 ハンダバンプ
7,27 ハンダボール(外部接続端子)
8、28 ペースト材
9,29 接着剤
Claims (1)
- 主構成材料が、熱膨張係数が15乃至18ppm/℃の有機樹脂である配線基板と、該配線基板の一方の表面に形成された半導体素子搭載部上に搭載された半導体素子と、前記半導体素子搭載部の周囲にフレーム状に配設された補強枠と、該補強枠に接合されてなるとともに、前記半導体素子が銀のフィラーを含むペースト材を介して接着され、
前記半導体素子を気密に封止するために前記配線基板の表面上に接合された放熱蓋板と、を具備する半導体素子収納パッケージであって、
前記補強枠が、前記配線基板側に配置された銅の枠板と、前記放熱蓋板側に配置されたNi−Co−Feを主体とする材料の枠板とを重畳させた構造からなることを特徴とする半導体素子収納パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004019549A JP4885425B2 (ja) | 2004-01-28 | 2004-01-28 | 半導体素子収納パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004019549A JP4885425B2 (ja) | 2004-01-28 | 2004-01-28 | 半導体素子収納パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005217003A JP2005217003A (ja) | 2005-08-11 |
JP4885425B2 true JP4885425B2 (ja) | 2012-02-29 |
Family
ID=34903732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004019549A Expired - Fee Related JP4885425B2 (ja) | 2004-01-28 | 2004-01-28 | 半導体素子収納パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4885425B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11096283B2 (en) | 2019-12-11 | 2021-08-17 | Samsung Electro-Mechanics Co., Ltd. | Substrate on substrate structure and electronic device comprising the same |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5211457B2 (ja) | 2006-09-19 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
CN103430305B (zh) * | 2012-03-28 | 2017-07-21 | 松下知识产权经营株式会社 | 树脂封装 |
JP5613913B2 (ja) * | 2013-06-05 | 2014-10-29 | 三菱マテリアル株式会社 | パワーモジュール用基板、パワーモジュール用基板の製造方法及びパワーモジュール |
JP7087099B2 (ja) * | 2018-10-05 | 2022-06-20 | 株式会社東芝 | 半導体パッケージ |
CN110491860A (zh) * | 2019-08-02 | 2019-11-22 | 中电国基南方集团有限公司 | 一种满足Ka波段TR组件封装陶瓷外壳及无损镀覆方法 |
CN111933577B (zh) * | 2020-07-15 | 2022-05-31 | 中国电子科技集团公司第二十九研究所 | 一种气密封装单元局部大面积焊接板级互连集成方法 |
CN112397465A (zh) * | 2020-12-21 | 2021-02-23 | 希烽光电科技(南京)有限公司 | 一种芯片散热结构 |
CN113629028A (zh) * | 2021-08-26 | 2021-11-09 | 西安紫光国芯半导体有限公司 | 一种散热盖板及芯片 |
CN216488027U (zh) * | 2021-10-26 | 2022-05-10 | 北京比特大陆科技有限公司 | 芯片模组和电路板 |
WO2023127725A1 (ja) * | 2021-12-28 | 2023-07-06 | 京セラ株式会社 | スティフナ付き配線基板 |
WO2023149133A1 (ja) * | 2022-02-02 | 2023-08-10 | 株式会社レゾナック | 半導体パッケージ及び半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03290952A (ja) * | 1990-04-06 | 1991-12-20 | Hitachi Ltd | 半導体パッケージ |
JPH11284097A (ja) * | 1998-03-30 | 1999-10-15 | Fujitsu Ltd | 半導体装置 |
JPH0922966A (ja) * | 1995-07-05 | 1997-01-21 | Sumitomo Electric Ind Ltd | 半導体装置用部材の製造方法 |
JPH1117064A (ja) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | 半導体パッケージ |
JP3367554B2 (ja) * | 1999-10-13 | 2003-01-14 | 日本電気株式会社 | フリップチップパッケージ |
JP4934900B2 (ja) * | 2000-12-15 | 2012-05-23 | イビデン株式会社 | 多層プリント配線板の製造方法 |
-
2004
- 2004-01-28 JP JP2004019549A patent/JP4885425B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11096283B2 (en) | 2019-12-11 | 2021-08-17 | Samsung Electro-Mechanics Co., Ltd. | Substrate on substrate structure and electronic device comprising the same |
Also Published As
Publication number | Publication date |
---|---|
JP2005217003A (ja) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2541487B2 (ja) | 半導体装置パッケ―ジ | |
TW494511B (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
JP3395164B2 (ja) | 半導体装置 | |
US5990545A (en) | Chip scale ball grid array for integrated circuit package | |
KR101341273B1 (ko) | 반도체 패키지 및 당해 반도체 패키지의 실장구조 | |
US20060249852A1 (en) | Flip-chip semiconductor device | |
US7450395B2 (en) | Circuit module and circuit device including circuit module | |
WO2001071806A1 (fr) | Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable | |
JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
US20060110927A1 (en) | Package for a semiconductor device | |
JP4885425B2 (ja) | 半導体素子収納パッケージ | |
JP2000269371A (ja) | 半導体装置および半導体実装構造体 | |
JP2004056127A (ja) | 電子パッケージおよびその形成方法 | |
US6335563B1 (en) | Semiconductor device, method of fabricating the same, circuit board, and electronic device | |
JP5169800B2 (ja) | 電子装置 | |
KR20120058118A (ko) | 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법 | |
JP2002217514A (ja) | マルチチップ半導体装置 | |
US6351389B1 (en) | Device and method for packaging an electronic device | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
JPH11260962A (ja) | ボールグリッドアレイ型半導体装置 | |
JP2001338999A (ja) | 半導体素子収納用パッケージ | |
JPH1117064A (ja) | 半導体パッケージ | |
JP2005216878A (ja) | 半導体パッケージ及びその実装構造 | |
JP2705281B2 (ja) | 半導体装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111208 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |