JP5211457B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5211457B2
JP5211457B2 JP2006252899A JP2006252899A JP5211457B2 JP 5211457 B2 JP5211457 B2 JP 5211457B2 JP 2006252899 A JP2006252899 A JP 2006252899A JP 2006252899 A JP2006252899 A JP 2006252899A JP 5211457 B2 JP5211457 B2 JP 5211457B2
Authority
JP
Japan
Prior art keywords
film
semiconductor chip
alloy
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006252899A
Other languages
English (en)
Other versions
JP2008078201A (ja
Inventor
行樹 栗田
治 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006252899A priority Critical patent/JP5211457B2/ja
Priority to KR1020070004280A priority patent/KR100820665B1/ko
Priority to TW096127791A priority patent/TWI433280B/zh
Priority to US11/882,266 priority patent/US8513800B2/en
Priority to CN2007101468678A priority patent/CN101150102B/zh
Publication of JP2008078201A publication Critical patent/JP2008078201A/ja
Application granted granted Critical
Publication of JP5211457B2 publication Critical patent/JP5211457B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本発明は、放熱効率の向上を図った半導体装置及びその製造方法に関する。
半導体チップをパッケージに収容したＩＣパッケージでは、半導体チップからの熱を効率的に外部に放出するために、ヒートスプレッダが設けられる場合がある（例えば、特許文献１参照。）。ヒットスプレッダは、ヒートシンクとよばれることもある。また、ヒートスプレッダは、複数の半導体チップ及び周辺回路部品を１つのパッケージに収容したシステム・イン・パッケージ（ＳＩＰ）に用いられることもある。
一般的に、ヒートスプレッダは半導体チップの裏面に接合される。この接合には、はんだ（ＰｂＳｎ）が用いられている。そして、半導体チップから発生した熱をヒートスプレッダに伝導させ、自然空冷又は強制空冷によってその熱を外部に放出する。
従って、半導体チップからの熱を高い効率で放出するために、半導体チップからヒートスプレッダまでの熱伝導が高いことが要求される。その一方で、近年の半導体チップの高機能化に伴って発熱量が増加している。このため、より高い熱伝導を実現することができる構造が要求されている。
特開２００６−１０８２９６号公報 特開昭５２−６１１５２号公報 特開昭６３−２２８６５０号公報 特開昭５４−１３２７７４号公報
本発明の目的は、放熱効率を向上することができる半導体装置及びその製造方法を提供することにある。
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る半導体装置には、半導体チップと、前記半導体チップを搭載する基板と、前記半導体チップ及び前記基板上に配設された熱拡散部材と、が設けられている。そして、前記半導体チップと前記熱拡散部材とはＩｎＡｇ合金膜で接合されている。更に、前記ＩｎＡｇ合金膜と前記半導体チップとの間に位置し、Ａｇを含有する金属膜が設けられている。
本発明に係る半導体装置の製造方法では、半導体チップを基板に搭載し、その後、前記半導体チップ上にＩｎＡｇ合金膜を介して前記半導体チップ及び前記基板上に熱拡散部材を接合する。前記熱拡散部材を前記半導体チップに接合する際に、前記ＩｎＡｇ合金膜と前記半導体チップとの間に、Ａｇを含有する金属膜を介在させる。
本発明によれば、半導体チップとヒートスプレッダ等の熱拡散部材との接合を、Ｉｎ合金膜を用いて行っている。このため、半導体チップからの熱を効率よく放熱することができる。
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。なお、便宜上、半導体装置の構造については、その製造方法と共に説明する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。図１Ａ乃至図１Ｉは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第１の実施形態では、先ず、円板状の半導体基板１の表面への絶縁膜、半導体膜及び導電膜等の形成並びに熱処理等を行う。なお、図１Ａ乃至図１Ｉ及び以下の説明では、便宜上、絶縁膜、半導体膜及び導電膜等が半導体基板１に含まれているものとする。次に、図１Ａに示すように、半導体基板１の表面上に導電性のバンプ２を形成する。
次いで、図１Ｂに示すように、半導体基板１の裏面の研磨を行う。研磨後の半導体基板１の厚さは、例えば１００μｍ〜６００μｍ程度とする。研磨後の裏面の平均粗さＲａは、例えば２５ｎｍ程度とする。
その後、図１Ｃに示すように、半導体基板１の裏面に、金属膜３を形成する。金属膜３としては、例えば、Ｔｉ膜、Ｃｕ膜、Ｎｉ膜又はＡｇ膜を単層で形成するか、これらの膜を積層する。また、Ｔｉ、Ｎｉ、Ｐｄ、Ｖ及びＡｇのうちの２種以上からなる合金膜を、金属膜３の全部又は一部として用いてもよい。また、ＷＴｉ膜、ＮｉＣｒ膜又はＣｒＴｉ膜等を、金属膜３の全部又は一部として用いてもよい。金属膜３の厚さは、例えば５０ｎｍ〜５００ｎｍ程度とする。
続いて、図１Ｄに示すように、円板状の半導体基板１をダイシングすることにより、複数の半導体チップ１８を切り出す。半導体チップ１８の平面形状は、例えば１辺の長さが１５ｍｍ〜２０ｍｍ程度の矩形である。なお、図１Ｄ〜図１Ｉでは、半導体基板１の表面を下側に描き、裏面を上側に描いている。
次に、図１Ｅに示すように、内部に配線が形成されたセラミック基板４上に、バンプ２を下側にして半導体チップ１８を載置する。
次いで、図１Ｆに示すように、金属膜３上にＩｎ合金ペレット５を載置する。Ｉｎ合金ペレット５は、例えばＩｎＳｎ、ＩｎＰｂ、ＩｎＢｉ又はＩｎＡｇからなる。Ｉｎ合金ペレット５は、図１Ｆに示すように、金属膜３上に分割して載置してもよく、また、分割せずに均等に金属膜３上に載置してもよい。
また、図２に示すように、ヒートスプレッダ１１の接合の準備を行う。ヒートスプレッダ１１の平面形状は、例えば、セラミック基板４の平面形状（例えば、矩形）よりも若干小さい矩形である。そして、ヒートスプレッダ１１には、図２に示すように、半導体チップ１８に接合される中央凸部１１ａ、及び外周部に沿った周辺凸部１１ｂが形成されている。そして、接合の準備では、周辺凸部１１ｂの上に、両面に粘着性があるエポキシシート１３を用いて、スティフナ１２を固定し、更に、スティフナ１２の他方の面上にもエポキシシート１３を貼り付ける。なお、スティフナ１２の平面形状は、図３に示すように、周辺凸部１１ｂとほぼ同一である。スティフナ１２は、例えば固体樹脂製である。
そして、図１Ｇに示すように、スティフナ１２上のエポキシシート１３をセラミック基板４に貼り付ける。このとき、中央凸部１１ａと金属膜３との間でＩｎ合金ペレット５を挟み込む。そして、エポキシシート１３を７０℃程度に加熱することにより、ヒートスプレッダ１１、スティフナ１２及びセラミック基板４の仮固定（仮キュア）を行う。
次に、図１Ｈに示すように、クリップ１６により、ヒートスプレッダ１１及びセラミック基板４を挟み込む。そして、Ｉｎ合金ペレット５を加熱することにより、溶融させ、その後、冷却することにより、Ｉｎ合金ペレット５からＩｎ合金膜１７を形成する。この結果、金属膜３及びＩｎ合金膜１７を介して半導体チップ１８とヒートスプレッダ１１とが接合される。なお、この加熱時の最高到達温度は、例えば２５０℃±１０℃程度とする。また、この加熱は、例えばコンベア炉を用いて行う。更に、クリップ１６をつけたまま、エポキシシート１３を加熱することにより、エポキシシート１３の本キュアを行う。なお、この加熱は、例えば恒温槽を用いて行い、その設定温度は、例えば１５０℃±５℃程度とし、加熱時間は、例えば１時間程度とする。
なお、Ｉｎ合金ペレット５の量は、Ｉｎ合金膜１７の厚さが０．１ｍｍ乃至０．８ｍｍ程度となるようにすることが好ましい。十分な接合強度が得られ、かつその形成途中ではみだし流れ出すことがない厚さが求められる。
次いで、図１Ｉに示すように、クリップ１６を取り外す。その後、セラミック基板４の外側の面にはんだボール１４を形成する。はんだボール１４の形成温度は、例えば２５０℃±１０℃とする。この結果、図４に示すような半導体装置が完成する。
このような第１の実施形態によれば、ヒートスプレッダ１１と半導体チップ１８との接合にＩｎ合金膜１７を用いているため、半導体チップ１８からヒートスプレッダ１１への熱伝導が良好なものとなる。このことは、金属膜３上における溶融状態のＩｎ合金の濡れ性が高いことからも裏付けられる。
なお、Ｉｎ合金ペレット５を構成するＩｎ合金中のＳｎ、Ｐｂ、Ｂｉ又はＡｇの割合は、０．１原子％〜２０原子％程度であることが好ましい。Ｓｎ、Ｐｂ、Ｂｉ又はＡｇの割合が０．１原子％未満であると、Ｉｎ合金の融点が低く、半導体チップ１８の発熱に伴ってＩｎ合金膜１７が融ける可能性がある。一方、割合が２０原子％を超えると、十分な濡れ性を確保することが困難なことがある。特に、ＩｎＡｇの場合には、Ａｇの割合は５原子％〜２０原子％であることが好ましく、１０原子％〜２０原子％であることがより好ましい。
従来のＳｎの割合が６３原子％であるＰｂ−６３％Ｓｎの８５℃における熱伝導率が０．４９（Ｗ／ｃｍ℃）であるのに対し、Ａｇの割合が１０原子％であるＩｎ−１０％Ａｇの８５℃における熱伝導率は０．６７（Ｗ／ｃｍ℃）である。このように、良好な熱伝導率を得ることができる。従って、放熱効果が優れた半導体装置を得ることができる。また、近年の高機能の半導体チップの動作温度は１００℃〜１５０℃程度である。一方、Ｉｎ−１０％Ａｇの融点は２３０℃〜２４０℃程度である。従って、Ｉｎ−１０％Ａｇ膜は、半導体チップの発熱に対して安定である。
また、ヒートスプレッダの材料は特に限定されないが、その熱伝導率は２（Ｗ・ｃｍ-1・ｋ-1）以上であることが好ましい。このような材料としては、例えばＣｕ、Ａｌ及びＡｕ等が挙げられる。Ｃｕ、Ａｌ、Ａｕの熱伝導率は、夫々４．０１、３．１７、２．３７（Ｗ・ｃｍ-1・ｋ-1）である。そして、ヒートスプレッダとしては、例えば、Ｃｕの母材にＡｕめっきが施されたものや、Ａｌ−ＳｉＣを母材とし、Ｉｎ合金膜との接合箇所にＡｕ膜又はＡｌ膜が形成されたもの等を用いることができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図５Ａ乃至図５Ｄは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第２の実施形態では、先ず、第１の実施形態と同様に、金属膜３の形成までの処理を行う（図１Ｃ）。次に、図５Ａに示すように、金属膜３の下に、Ｉｎ合金シート１５を重ね合わせ、これらを仮止めする。Ｉｎ合金シート１５の成分は、第１の実施形態におけるＩｎ合金ペレット５のものと同様である。
次いで、図５Ｂに示すように、円板状の半導体基板１をダイシングすることにより、複数の半導体チップ１８を切り出す。半導体チップ１８の平面形状は、例えば１辺の長さが１５ｍｍ〜２０ｍｍ程度の矩形である。なお、図５Ｂ〜図５Ｄでは、半導体基板１の表面を下側に描き、裏面を上側に描いている。
そして、図５Ｃに示すように、第１の実施形態と同様に、セラミック基板４上への半導体チップ１８の載置（図１Ｅ）からエポキシシート１３の本キュア（図１Ｈ）までの処理を実行する。
次いで、図５Ｄに示すように、クリップ１６を取り外し、セラミック基板４の外側の面にはんだボール１４を形成する。第１の実施形態と同様に、はんだボール１４の形成温度は、例えば２５０℃±１０℃とする。この結果、図６に示すような半導体装置が完成する。
このような第２の実施形態によっても第１の実施形態と同様の効果が得られる。
次に、本願発明者が実際に行った実験について説明する。この実験では、半導体チップの裏面に形成した金属膜に対するＩｎ合金の溶融性（潤滑挙動）の評価、けがき試験に基づく評価、及び接合強度の評価を行った。
溶融性の評価では、半導体チップの裏面に形成された金属膜上に、Ｉｎ−１０％Ａｇペレットを載置し、リフロー炉を用いてＩｎ−１０％Ａｇペレットを融かし、その後に冷却し、その濡れ広がり具合を目視により評価した。このとき、半導体チップの裏面には、種々の金属膜を形成した。また、けがき試験では、固化したＩｎ−１０％Ａｇの膜をけがき、その膜が金属膜から剥離するか調べた。また、比較材として、Ｐｂ−６３％Ｓｎペレットを用いた同様の評価も行った。そして、表１に示す基準に基づいて評価した。評価の結果を表２に示す。
Figure 0005211457
Figure 0005211457
ここで、表２中の「Ti30〜80/Ni30〜80/Ag100〜300」は、半導体チップの裏面に、金属膜として、厚さが３０ｎｍ〜８０ｎｍ程度のＴｉ膜、厚さが３０ｎｍ〜８０ｎｍ程度のＮｉ膜及び厚さが１００ｎｍ〜３００ｎｍ程度のＡｇ膜が順次形成されていることを示す。「Ti50〜150/Ag10〜100」は、金属膜として、厚さが５０ｎｍ〜１５０ｎｍ程度のＴｉ膜、及び厚さが１０ｎｍ〜１００ｎｍ程度のＡｇ膜が形成されていることを示す。「Ni50〜150」は金属膜として、厚さが５０ｎｍ〜１５０ｎｍ程度のＮｉ膜が形成されていることを示す。なお、評価数に記載してある分数の分母は、評価対象とした試料の数を示し、分子は、その判定結果が得られた試料の数を示している。いずれの組み合わせにおいても分母と分子とが一致しており、このことは、判定結果にばらつきがないことを意味している。
表２に示すように、Ｉｎ−１０％Ａｇペレットを用いた場合には、金属膜の種類に拘わらず、良好な溶融性が得られた。また、金属膜として積層膜を用いた場合には、けがき試験において膜の剥離が生じなかった。一方、Ｐｂ−６３％Ｓｎペレットを用い、金属膜として単層膜を用いた場合には、溶融性が低く、また、けがき試験において膜の剥離が生じた。
金属膜上のＩｎ合金膜は、接合材及びサーマルインターフェース材として機能する。そして、このＩｎ合金の溶融性が良好であることは、その下の金属膜との相互溶解性及び合金化の度合いが高いと考えられる。また、金属接合の信頼性の向上には、大きな相互溶解性、合金化及び化合物化の度合いが必要である。従って、Ｉｎ合金膜の溶融性が良好であれば、ヒートスプレッダと半導体チップとの間の熱伝導が良好であるといえる。一方、ＰｂＳｎペレットを単層の金属膜上に載置した場合のように、溶融性が低いときには、溶融状態での濡れ広がりが低くなり、凝固後に金属膜から剥離しやすい。
また、接合強度の評価では、Ｉｎ−１０％Ａｇペレット又はＰｂ−６３％Ｓｎペレットを用いて半導体チップ上にヒートスプレッダを金属接合し、その強度を測定した。この測定に当たっては、セラミック基板を用いることなく、半導体チップの表面に接着剤（エポキシ樹脂）を用いて試験治具を固定し、破壊試験を行った。金属接合の強度が十分でなければ、Ｉｎ−１０％Ａｇ膜又はＰｂ−６３％Ｓｎ膜とヒートスプレッダとの界面で剥がれが発生する。一方、金属接合の強度が十分であれば、上記界面で剥がれが発生することなく、半導体チップに試験治具を固定している接着剤において剥がれが発生する。つまり、接合強度が小さい箇所を起点に破壊が発生するのである。従って、破壊界面の評価及び破壊時に加えていた強度を測定することにより、金属接合の具合を評価することができる。
なお、接合強度の評価では、主に溶融性が良好な組み合わせについて行った。この結果を表３に示す。
Figure 0005211457
表３に示すように、Ｉｎ−１０％Ａｇ膜を形成し、金属膜として積層膜を用いた場合には、十分な接合強度が得られると共に、接着剤において剥がれが発生し、Ｉｎ−１０％Ａｇ膜近傍での剥がれは発生しなかった。一方、Ｐｂ−６３％Ｓｎ膜を形成し、金属膜として単層膜を用いた場合には、接着剤における剥がれではなく、Ｐｂ−６３％Ｓｎ膜において剥がれが発生した。
これらの結果より、金属膜として積層膜を用い、例えばＴｉ膜及びＡｇ膜からなる積層膜又はＴｉ膜、Ｎｉ膜及びＡｇ膜からなる積層膜を用い、Ｉｎ合金ペレットとして、Ｉｎ−１０％Ａｇペレットを用いることにより、高い溶融性（潤滑挙動）及び十分な強度を備えた金属接合を得ることができるといえる。
なお、特許文献２には、シリコン半導体整流素子にＷからなる円板状の補強材を、Ｉｎ又はＩｎ−５重量％Ｉｎ合金を用いて接合することが開示されているが、Ｗ材は熱拡散部材として機能し得ない。これは、Ｗの熱伝導率が１．７４（Ｗ・ｃｍ-1・ｋ-1）と低いためである。また、特許文献２に記載のＩｎ及びＩｎ−５重量％Ｉｎ合金の融点は１４０℃〜１５０℃程度であるため、耐熱性の観点から、これを近年の高機能半導体チップに適用することはできない。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
半導体チップと、
前記半導体チップを搭載する基板と、
前記半導体チップ及び前記基板上に配設された熱拡散部材と、
を有する半導体装置において、
前記半導体チップと前記熱拡散部材とはＩｎ合金膜で接合されていることを特徴とする半導体装置。
（付記２）
前記Ｉｎ合金膜の厚さは、０．１ｍｍ乃至０．８ｍｍであることを特徴とする付記１に記載の半導体装置。
（付記３）
前記Ｉｎ合金膜は、Ｓｎ、Ｐｂ、Ａｇ及びＢｉからなる群から選択された少なくとも１種の元素を含有することを特徴とする付記１又は２に記載の半導体装置。
（付記４）
前記Ｉｎ合金膜中のＩｎ以外の元素の割合は、０．１原子％乃至２０原子％であることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
（付記５）
前記Ｉｎ合金膜は、５原子％乃至２０原子％のＡｇを含有することを特徴とする付記１又は２に記載の半導体装置。
（付記６）
前記Ｉｎ合金膜と前記半導体チップとの間に位置する金属膜を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
前記金属膜は、Ｔｉ、Ｃｕ、Ｎｉ及びＡｇからなる群から選択された少なくとも１種の元素からなる１又は２以上の膜を有することを特徴とする付記６に記載の半導体装置。
（付記８）
前記金属膜は、Ｔｉ、Ｎｉ、Ｐｄ、Ｖ及びＡｇからなる群から選択された２以上の元素からなる１又は２以上の膜を有することを特徴とする付記６に記載の半導体装置。
（付記９）
前記熱拡散部材の熱伝導率は、２（Ｗ・ｃｍ-1・ｋ-1）以上であることを特徴とする付記１乃至８のいずれか１項に記載の半導体装置。
（付記１０）
前記熱拡散部材は樹脂を介して前記基板に接合されていることを特徴とする付記１乃至９のいずれか１項に記載の半導体装置。
（付記１１）
半導体チップを基板に搭載する工程と、
前記半導体チップ上にＩｎ合金膜を介して前記半導体チップ及び前記基板上に熱拡散部材を接合する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１２）
前記Ｉｎ合金膜の厚さを、０．１ｍｍ乃至０．８ｍｍとすることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）
前記Ｉｎ合金膜として、Ｓｎ、Ｐｂ、Ａｇ及びＢｉからなる群から選択された少なくとも１種の元素を含有する膜を用いることを特徴とする付記１１又は１２に記載の半導体装置の製造方法。
（付記１４）
前記Ｉｎ合金膜として、当該膜中のＩｎ以外の元素の割合が０．１原子％乃至２０原子％である膜を用いることを特徴とする付記１１乃至１３のいずれか１項に記載の半導体装置の製造方法。
（付記１５）
前記Ｉｎ合金膜として、５原子％乃至２０原子％のＡｇを含有する膜を用いることを特徴とする付記１１乃至１４のいずれか１項に記載の半導体装置の製造方法。
（付記１６）
前記熱拡散部材を前記半導体チップに接合する工程は、
前記半導体チップの上方にＩｎ合金ペレットを載置する工程と、
前記Ｉｎ合金ペレット上に前記熱拡散部材を載置する工程と、
前記Ｉｎ合金ペレットを溶融させる工程と、
前記溶融したＩｎ合金を凝固させて前記Ｉｎ合金膜を形成する工程と、
を有することを特徴とする付記１１乃至１５のいずれか１項に記載の半導体装置の製造方法。
（付記１７）
前記半導体チップを形成する工程は、
半導体基板の一方の面に半導体素子を形成する工程と、
前記半導体基板の他方の面にＩｎ合金シートを密着させる工程と、
前記半導体基板及び前記Ｉｎ合金シートをダイシングする工程と、
を有し、
前記熱拡散部材を前記半導体チップに接合する工程は、
前記Ｉｎ合金シート上に前記熱拡散部材を載置する工程と、
前記Ｉｎ合金シートを溶融させる工程と、
前記溶融したＩｎ合金を凝固させて前記Ｉｎ合金膜を形成する工程と、
を有することを特徴とする付記１１乃至１６のいずれか１項に記載の半導体装置の製造方法。
（付記１８）
前記熱拡散部材を前記半導体チップに接合する際に、前記Ｉｎ合金膜と前記半導体チップとの間に金属膜を介在させることを特徴とする付記１１乃至１７のいずれか１項に記載の半導体装置の製造方法。
（付記１９）
前記熱拡散部材を前記基板及び前記半導体チップに接合する際に、樹脂を介して前記基板に接合することを特徴とする付記１１乃至１８のいずれか１項に記載の半導体装置の製造方法。
本発明の第１の実施形態に係る半導体装置の製造方法を示す図である。 図１Ａに引き続き、半導体装置の製造方法を示す図である。 図１Ｂに引き続き、半導体装置の製造方法を示す図である。 図１Ｃに引き続き、半導体装置の製造方法を示す図である。 図１Ｄに引き続き、半導体装置の製造方法を示す図である。 図１Ｅに引き続き、半導体装置の製造方法を示す図である。 図１Ｆに引き続き、半導体装置の製造方法を示す図である。 図１Ｇに引き続き、半導体装置の製造方法を示す図である。 図１Ｈに引き続き、半導体装置の製造方法を示す図である。 ヒートスプレッダを示す図である。 スティフナを示す図である。 第１の実施形態に係る半導体装置を示す斜視図である。 本発明の第２の実施形態に係る半導体装置の製造方法を示す図である。 図５Ａに引き続き、半導体装置の製造方法を示す図である。 図５Ｂに引き続き、半導体装置の製造方法を示す図である。 図５Ｃに引き続き、半導体装置の製造方法を示す図である。 第２の実施形態に係る半導体装置を示す斜視図である。
符号の説明
１：半導体基板
２：バンプ
３：金属膜
４：セラミック基板
５：Ｉｎ合金ペレット
１１：ヒートスプレッダ
１１ａ：中央凸部
１１ｂ：周辺凸部
１２：スティフナ
１３：エポキシシート
１４：はんだボール
１５：Ｉｎ合金シート
１６：クリップ
１７：Ｉｎ合金膜
１８：半導体チップ

Claims (8)

  1. 半導体チップと、
    前記半導体チップを搭載する基板と、
    前記半導体チップ及び前記基板上に配設された熱拡散部材と、
    を有する半導体装置において、
    前記半導体チップと前記熱拡散部材とはＩｎＡｇ合金膜で接合されており、
    更に、前記ＩｎＡｇ合金膜と前記半導体チップとの間に位置し、Ａｇを含有する金属膜を有することを特徴とする半導体装置。
  2. 前記ＩｎＡｇ合金膜の厚さは、０．１ｍｍ乃至０．８ｍｍであることを特徴とする請求項１に記載の半導体装置。
  3. 前記熱拡散部材は樹脂を介して前記基板に接合されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 半導体チップを基板に搭載する工程と、
    前記半導体チップ上にＩｎＡｇ合金膜を介して前記半導体チップ及び前記基板上に熱拡散部材を接合する工程と、
    を有し、
    前記熱拡散部材を前記半導体チップに接合する際に、前記ＩｎＡｇ合金膜と前記半導体チップとの間に、Ａｇを含有する金属膜を介在させることを特徴とする半導体装置の製造方法。
  5. 前記ＩｎＡｇ合金膜の厚さを、０．１ｍｍ乃至０．８ｍｍとすることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記ＩｎＡｇ合金膜として、５原子％乃至２０原子％のＡｇを含有する膜を用いることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 前記熱拡散部材を前記半導体チップに接合する工程は、
    前記半導体チップの上方にＩｎＡｇ合金ペレットを載置する工程と、
    前記ＩｎＡｇ合金ペレット上に前記熱拡散部材を載置する工程と、
    前記ＩｎＡｇ合金ペレットを溶融させる工程と、
    前記溶融したＩｎＡｇ合金を凝固させて前記ＩｎＡｇ合金膜を形成する工程と、
    を有することを特徴とする請求項４乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記半導体チップを形成する工程は、
    半導体基板の一方の面に半導体素子を形成する工程と、
    前記半導体基板の他方の面にＩｎＡｇ合金シートを密着させる工程と、
    前記半導体基板及び前記ＩｎＡｇ合金シートをダイシングする工程と、
    を有し、
    前記熱拡散部材を前記半導体チップに接合する工程は、
    前記ＩｎＡｇ合金シート上に前記熱拡散部材を載置する工程と、
    前記ＩｎＡｇ合金シートを溶融させる工程と、
    前記溶融したＩｎＡｇ合金を凝固させて前記ＩｎＡｇ合金膜を形成する工程と、
    を有することを特徴とする請求項４乃至６のいずれか１項に記載の半導体装置の製造方法。
JP2006252899A 2006-09-19 2006-09-19 半導体装置及びその製造方法 Expired - Fee Related JP5211457B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006252899A JP5211457B2 (ja) 2006-09-19 2006-09-19 半導体装置及びその製造方法
KR1020070004280A KR100820665B1 (ko) 2006-09-19 2007-01-15 반도체 장치 및 그 제조 방법
TW096127791A TWI433280B (zh) 2006-09-19 2007-07-30 半導體裝置及其製造方法
US11/882,266 US8513800B2 (en) 2006-09-19 2007-07-31 Semiconductor device and method for manufacturing the same
CN2007101468678A CN101150102B (zh) 2006-09-19 2007-08-24 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006252899A JP5211457B2 (ja) 2006-09-19 2006-09-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008078201A JP2008078201A (ja) 2008-04-03
JP5211457B2 true JP5211457B2 (ja) 2013-06-12

Family

ID=39187733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006252899A Expired - Fee Related JP5211457B2 (ja) 2006-09-19 2006-09-19 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US8513800B2 (ja)
JP (1) JP5211457B2 (ja)
KR (1) KR100820665B1 (ja)
CN (1) CN101150102B (ja)
TW (1) TWI433280B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319048B2 (en) * 2004-09-03 2008-01-15 Intel Corporation Electronic assemblies having a low processing temperature
US20090166852A1 (en) * 2007-12-31 2009-07-02 Chuan Hu Semiconductor packages with thermal interface materials
US20120068345A1 (en) * 2010-09-16 2012-03-22 Infineon Technologies Ag Layer stacks and integrated circuit arrangements
US10062634B2 (en) * 2016-12-21 2018-08-28 Micron Technology, Inc. Semiconductor die assembly having heat spreader that extends through underlying interposer and related technology
US11791237B2 (en) 2018-06-27 2023-10-17 Intel Corporation Microelectronic assemblies including a thermal interface material
US20200357764A1 (en) * 2019-05-08 2020-11-12 Intel Corporation Solder thermal interface material (stim) with dopant
US11682605B2 (en) 2019-05-28 2023-06-20 Intel Corporation Integrated circuit packages with asymmetric adhesion material regions
US11670569B2 (en) 2019-06-11 2023-06-06 Intel Corporation Channeled lids for integrated circuit packages
CN110648987B (zh) * 2019-10-11 2022-09-06 宁波施捷电子有限公司 一种界面导热材料层及其用途

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5261152A (en) 1975-11-14 1977-05-20 Tokyo Shibaura Electric Co Brazing method
JPS54132774A (en) 1978-04-05 1979-10-16 Fujitsu Ltd Method of joining radiation plate
JPS63192250A (ja) * 1987-02-04 1988-08-09 Hitachi Ltd 熱伝導冷却モジユ−ル装置
JPS63228650A (ja) 1987-03-18 1988-09-22 Toshiba Corp 発熱素子用冷却装置
JP2801449B2 (ja) 1991-11-21 1998-09-21 京セラ株式会社 半導体素子収納用パッケージ
JPH05275580A (ja) * 1992-03-25 1993-10-22 Nec Corp 半導体装置
JP3039584B2 (ja) * 1992-07-03 2000-05-08 株式会社日立製作所 半導体集積回路モジュールの組立方法
US5396403A (en) * 1993-07-06 1995-03-07 Hewlett-Packard Company Heat sink assembly with thermally-conductive plate for a plurality of integrated circuits on a substrate
JP2001044310A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその搭載方法
US6461891B1 (en) 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
JP2002232022A (ja) 2001-01-31 2002-08-16 Aisin Seiki Co Ltd 熱電モジュール及びその製造方法
JP2004265972A (ja) * 2003-02-28 2004-09-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4885425B2 (ja) * 2004-01-28 2012-02-29 京セラ株式会社 半導体素子収納パッケージ
TWI247395B (en) 2004-03-09 2006-01-11 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink and method for fabricating the same and stiffener
US7100281B2 (en) * 2004-03-15 2006-09-05 International Business Machines Corporation Heat sink and method of making the same
JP2006108296A (ja) 2004-10-04 2006-04-20 Fujitsu Ltd 半導体装置
US7239517B2 (en) * 2005-04-11 2007-07-03 Intel Corporation Integrated heat spreader and method for using
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体

Also Published As

Publication number Publication date
KR20080026011A (ko) 2008-03-24
TW200816427A (en) 2008-04-01
US20080067671A1 (en) 2008-03-20
JP2008078201A (ja) 2008-04-03
CN101150102B (zh) 2011-12-07
KR100820665B1 (ko) 2008-04-11
US8513800B2 (en) 2013-08-20
CN101150102A (zh) 2008-03-26
TWI433280B (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
JP5211457B2 (ja) 半導体装置及びその製造方法
TWI230105B (en) Solder
KR101126806B1 (ko) 응력-완화 버퍼 레이어를 가지는 반도체 디바이스 어셈블리
TWI233684B (en) Electronic device
US7362580B2 (en) Electronic assembly having an indium wetting layer on a thermally conductive body
JP6044097B2 (ja) ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
JP2002314241A (ja) 電子機器
JP5120653B2 (ja) 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法
CN115274465A (zh) 电力用半导体装置
US9142493B2 (en) Semiconductor device
KR100640128B1 (ko) 방열 핀 및 그 제조 방법
EP2040296A2 (en) Method for forming BGA package with increased standoff height
JP4349552B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP2010103206A (ja) 半導体装置及びその製造方法
JP2008211101A (ja) 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
JP5278011B2 (ja) 半導体の冷却構造及びその製造方法
JP4910789B2 (ja) パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
JP3418164B2 (ja) 電子パッケージ及び電子パッケージの製造方法
JP2004063961A (ja) 熱電素子モジュール
JPH0572135U (ja) 半導体装置
JP2001113387A (ja) ハンダ合金
JP2011167713A (ja) 接続材料、接続材料の製造方法及び半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130211

R150 Certificate of patent or registration of utility model

Ref document number: 5211457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees