JPH05275580A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05275580A
JPH05275580A JP9884292A JP9884292A JPH05275580A JP H05275580 A JPH05275580 A JP H05275580A JP 9884292 A JP9884292 A JP 9884292A JP 9884292 A JP9884292 A JP 9884292A JP H05275580 A JPH05275580 A JP H05275580A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
ic chip
substrate
chip
organic substrate
mounted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9884292A
Other languages
English (en)
Inventor
Yasuhisa Koike
保久 小池
Original Assignee
Nec Corp
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

(57)【要約】 【目的】 有機基板にハイパワー系のICチップを搭載
する場合の耐熱性,放熱性の向上を実現する。 【構成】 有機基板5に薄型にするためのザグリ部5a
を設け、そこに半田バンプ3を有するICチップ2をフ
リップチップ方式で搭載し、そのICチップ2の裏面に
放熱板1を取付け、ICチップ周辺を樹脂封止したもの
である。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は半導体装置に関する。

【0002】

【従来の技術】従来、図3に示すようにリードレスチッ
プ(以下、ICチップという)2を有機基板5に実装す
るにあたっては、図3に示すように、有機基板5のザグ
リ部5aにICチップ2をマウントし、配線パターン6
との電気的接続をボンディングワイヤ8を用いたワイヤ
ボンディング方式で行い、樹脂枠7に囲まれた部分をエ
ポキシ系樹脂4で封止していた。

【0003】ICチップ2をマウントするためのザグリ
部5aは、全体の厚みをできるだけ薄くするためのもの
である。また外部との電気的接続は、有機基板5の表面
の配線パターンから側面の端面スルーホールを通り、裏
面の電極ランドに接続されている。

【0004】

【発明が解決しようとする課題】この従来の有機基板へ
の実装構造では、ハイパワー系のICチップを搭載した
場合、耐熱性に劣るという問題があった。

【0005】有機基板自体がセラミック基板,金属基板
等に比較して放熱性が悪く、ICチップの周囲をエポキ
シ系樹脂で封止することにより、さらに放熱性が悪くな
るという問題点があった。

【0006】本発明の目的は、耐熱性及び放熱性を向上
させた半導体装置を提供することにある。

【0007】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、ICチップと、基板
と、放熱板とを有する半導体装置であって、ICチップ
は、バンプを用いて基板の配線パターンにフェースダウ
ンでボンディングされて実装され、周囲が樹脂で被覆さ
れたものであり、基板は、有機基板からなるものであ
り、放熱板は、ICチップの裏面に取付けられたもので
ある。

【0008】

【作用】放熱板による放熱作用を利用することにより、
フリップチップ方式で有機基板に実装する利点を活かし
てICチップのハイパワー化に対処する。

【0009】

【実施例】次に本発明について図面を参照して説明す
る。

【0010】(実施例1)図1は、本発明の実施例1を
示す断面図である。

【0011】図1において、全体の厚さを薄くするため
に有機基板5のICチップ2を搭載する部分にはザグリ
部5aを有している。有機基板5には配線パターン6が
形成され、ICチップ2は半田バンプ3を用いて有機基
板5の配線パターン6にフェースダウンでボンディング
されて実装され(フリップチップ方式)、外部との電気
的接続は側面の端面スルーホールを通り裏面のAu電極
ランドにより半田接続される。

【0012】ICチップ2の裏面に放熱性を向上するた
めの金属性放熱板1を銀ペースト,半田ペースト、ある
いは樹脂ペーストで接着し、ICチップ20の周囲をエ
ポキシ系の封止樹脂4で封止してある。封止樹脂4は有
機基板5のザグリ部5aに充填し、特に樹脂流れを防止
するための樹脂枠は不要な構造となっている。

【0013】(実施例2)図2は、本発明の実施例2を
示す断面図である。

【0014】構造的には実施例1とほとんど同じで、有
機基板5にザグリ部を有さず、有機基板の製造を容易に
している。また樹脂流れ防止のための樹脂枠7を有して
いる。

【0015】

【発明の効果】以上説明したように本発明は、ICチッ
プをフリップチップ方式により搭載し、ICチップの裏
面に金属放熱板を取付けたため、ICチップの発熱を金
属放熱板を介して外部に放熱できる。

【0016】したがって、ハイパワー系のICチップの
搭載が可能になり、薄型の半導体デバイスを実現するこ
とができる。

【0017】従来の有機基板LCCの場合、例えば1
2.5mm□52ピンパッケージの場合、消費電力とし
て約500mWMAXであるが、本発明の金属放熱板を
取付けた場合、数倍の性能向上を図ることができる。

【図面の簡単な説明】

【図1】本発明の実施例1を示す断面図である。

【図2】本発明の実施例2を示す断面図である。

【図3】従来例を示す断面図である。

【符号の説明】

1 放熱板 2 ICチップ 3 半田バンプ 4 封止樹脂 5 有機基板 6 配線パターン 7 樹脂枠

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ICチップと、基板と、放熱板とを有す
    る半導体装置であって、 ICチップは、バンプを用いて基板の配線パターンにフ
    ェースダウンでボンディングされて実装され、周囲が樹
    脂で被覆されたものであり、 基板は、有機基板からなるものであり、 放熱板は、ICチップの裏面に取付けられたものである
    ことを特徴とする半導体装置。
JP9884292A 1992-03-25 1992-03-25 半導体装置 Pending JPH05275580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9884292A JPH05275580A (ja) 1992-03-25 1992-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9884292A JPH05275580A (ja) 1992-03-25 1992-03-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH05275580A true true JPH05275580A (ja) 1993-10-22

Family

ID=14230513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9884292A Pending JPH05275580A (ja) 1992-03-25 1992-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH05275580A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US6803653B1 (en) * 2001-12-07 2004-10-12 Advanced Micro Devices, Inc. Apparatus for suppressing packaged semiconductor chip curvature while minimizing thermal impedance and maximizing speed/reliability
US6867499B1 (en) * 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
DE10160872B3 (de) * 2001-12-12 2005-05-19 Robert Bosch Gmbh Vorrichtung mit einem Leistungshalbleiterbauelement
WO2006122505A1 (en) * 2005-05-18 2006-11-23 Jen-Shyan Chen Integrated circuit packaging and method of making the same
JP2008078201A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 半導体装置及びその製造方法
WO2009049036A3 (en) * 2007-10-11 2009-07-23 Honeywell Int Inc Sensor geometry for improved package stress isolation
US7948767B2 (en) 2005-05-06 2011-05-24 Neobulb Technologies, LLP. Integrated circuit packaging structure and method of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281434A (en) * 1986-05-30 1987-12-07 Hitachi Ltd Chip carrier package
JPS63169749A (en) * 1987-01-08 1988-07-13 Fujitsu Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62281434A (en) * 1986-05-30 1987-12-07 Hitachi Ltd Chip carrier package
JPS63169749A (en) * 1987-01-08 1988-07-13 Fujitsu Ltd Semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
US6867499B1 (en) * 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
US7192810B2 (en) 1999-09-30 2007-03-20 Skyworks Solutions, Inc. Semiconductor packaging
US6803653B1 (en) * 2001-12-07 2004-10-12 Advanced Micro Devices, Inc. Apparatus for suppressing packaged semiconductor chip curvature while minimizing thermal impedance and maximizing speed/reliability
DE10160872B3 (de) * 2001-12-12 2005-05-19 Robert Bosch Gmbh Vorrichtung mit einem Leistungshalbleiterbauelement
US7948767B2 (en) 2005-05-06 2011-05-24 Neobulb Technologies, LLP. Integrated circuit packaging structure and method of making the same
JP2008541464A (ja) * 2005-05-18 2008-11-20 ネオバルブ テクノロジーズ,インコーポレイテッド 集積回路パッケージ構造体およびそれを製造する方法
WO2006122505A1 (en) * 2005-05-18 2006-11-23 Jen-Shyan Chen Integrated circuit packaging and method of making the same
JP2008078201A (ja) * 2006-09-19 2008-04-03 Fujitsu Ltd 半導体装置及びその製造方法
US8513800B2 (en) 2006-09-19 2013-08-20 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
WO2009049036A3 (en) * 2007-10-11 2009-07-23 Honeywell Int Inc Sensor geometry for improved package stress isolation
US7798010B2 (en) 2007-10-11 2010-09-21 Honeywell International Inc. Sensor geometry for improved package stress isolation

Similar Documents

Publication Publication Date Title
US6865084B2 (en) Thermally enhanced semiconductor package with EMI shielding
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6477046B1 (en) Ball grid array package and method using enhanced power and ground distribution circuitry
US6608388B2 (en) Delamination-preventing substrate and semiconductor package with the same
US5851337A (en) Method of connecting TEHS on PBGA and modified connecting structure
US5895967A (en) Ball grid array package having a deformable metal layer and method
US6853070B2 (en) Die-down ball grid array package with die-attached heat spreader and method for making the same
US6297551B1 (en) Integrated circuit packages with improved EMI characteristics
US5869886A (en) Flip chip semiconductor mounting structure with electrically conductive resin
US20080150094A1 (en) Flip chip shielded RF I/O land grid array package
US20080029869A1 (en) Vertical stack type multi-chip package having improved grounding performance and lower semiconductor chip reliability
US5889324A (en) Package for a semiconductor device
US20040041249A1 (en) Stacked chip package with enhanced thermal conductivity
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
US6046495A (en) Semiconductor device having a tab tape and a ground layer
US20040004281A1 (en) Semiconductor package with heat sink
US7259448B2 (en) Die-up ball grid array package with a heat spreader and method for making the same
US5708567A (en) Ball grid array semiconductor package with ring-type heat sink
US6249041B1 (en) IC chip package with directly connected leads
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US20040080041A1 (en) Semiconductor device with improved heatsink structure
US20030146511A1 (en) Ball grid array package with multiple interposers
US6060774A (en) Semiconductor device
US20030146508A1 (en) Cavity-down ball grid array package with semiconductor chip solder ball
US6630373B2 (en) Ground plane for exposed package