JPS63169749A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63169749A JPS63169749A JP62002314A JP231487A JPS63169749A JP S63169749 A JPS63169749 A JP S63169749A JP 62002314 A JP62002314 A JP 62002314A JP 231487 A JP231487 A JP 231487A JP S63169749 A JPS63169749 A JP S63169749A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- semiconductor element
- face
- type semiconductor
- down type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000000919 ceramic Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000002844 melting Methods 0.000 claims abstract description 27
- 230000008018 melting Effects 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 21
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 11
- 230000002093 peripheral effect Effects 0.000 claims abstract description 6
- 238000005476 soldering Methods 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 19
- 238000007789 sealing Methods 0.000 abstract description 3
- 229910052797 bismuth Inorganic materials 0.000 abstract description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000005219 brazing Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
セラミック基板上に、フェースダウン型半導体素子が実
装されたモノリシック集積回路、或いは混成集積回路を
、キャップで封止した半導体装置において、天井板部の
内面が、フェースダウン型半導体素子の裏面に直接、或
いは台座を介して密着させ、低融点蝋材で接着し、且つ
周縁部をセラミック基板の周縁の上面に低融点蝋材で固
着したキャップで封止する構造とすることにより、フェ
ースダウン型半導体素子の接地特性、及び放熱性の向上
をはかる。
装されたモノリシック集積回路、或いは混成集積回路を
、キャップで封止した半導体装置において、天井板部の
内面が、フェースダウン型半導体素子の裏面に直接、或
いは台座を介して密着させ、低融点蝋材で接着し、且つ
周縁部をセラミック基板の周縁の上面に低融点蝋材で固
着したキャップで封止する構造とすることにより、フェ
ースダウン型半導体素子の接地特性、及び放熱性の向上
をはかる。
本発明は、フェースダウン型半導体素子が実装されたモ
ノリシック集積回路、或いは混成集積回路を、金属キャ
ップで封止した半導体装置の改良に関する。
ノリシック集積回路、或いは混成集積回路を、金属キャ
ップで封止した半導体装置の改良に関する。
近年は、半導体ウェハの回路形成面の所望の個所に、電
極ダンプを突出して設け、この電極ダンプをセラミック
基板の表面に形成したパターンに蝋付は固着する構造の
半導体素子、所謂フェースダウン型半導体素子を有する
モノリシック集積回路、或いは混成集積回路よりなる半
導体装置が、電子装置に広く使用されている。
極ダンプを突出して設け、この電極ダンプをセラミック
基板の表面に形成したパターンに蝋付は固着する構造の
半導体素子、所謂フェースダウン型半導体素子を有する
モノリシック集積回路、或いは混成集積回路よりなる半
導体装置が、電子装置に広く使用されている。
第３図は従来の半導体装置の側断面図であって、モノリ
シック集積回路を構成するフェースダウン型半導体素子
１の回路形成面１ａの端部に、所望数の電極ダンプ２を
設け、フェースダウン型半導体素子１を逆さにして、電
極ダンプ２をセラミック基板３の表面に形成したパター
ン４に、半田７で半田付けして実装しである。
シック集積回路を構成するフェースダウン型半導体素子
１の回路形成面１ａの端部に、所望数の電極ダンプ２を
設け、フェースダウン型半導体素子１を逆さにして、電
極ダンプ２をセラミック基板３の表面に形成したパター
ン４に、半田７で半田付けして実装しである。
そして、それぞれのパターン４の端末は、セラミック基
板３を貫通するリード端子５の頭部に、それぞれ半田付
は接続しである。
板３を貫通するリード端子５の頭部に、それぞれ半田付
は接続しである。
そして、深さが、フェースダウン型半導体素子１の実装
高さよりも充分に深い皿形の金属キャップ６を、セラミ
ック基板３に冠着させ、縁部をセラミック基板３の周縁
の上面に、半田８で固着することにより、フェースダウ
ン型半導体素子１を気密に封止し、保護している。
高さよりも充分に深い皿形の金属キャップ６を、セラミ
ック基板３に冠着させ、縁部をセラミック基板３の周縁
の上面に、半田８で固着することにより、フェースダウ
ン型半導体素子１を気密に封止し、保護している。
〔発明が解決しようとする問題点〕
しかしながら上記従来例の半導体装置は、フェースダウ
ン型半導体素子１の接地部分が電極ダンプ２だけである
ので、接地特性が低いという問題点がある。
ン型半導体素子１の接地部分が電極ダンプ２だけである
ので、接地特性が低いという問題点がある。
また、フェースダウン型半導体素子１の熱が、電極ダン
プ２を介してセラミック基板３に伝達され、セラミック
基板３の裏面より放熱される構造であって、熱伝達抵抗
が大きくて、冷却性が劣るという問題点がある。
プ２を介してセラミック基板３に伝達され、セラミック
基板３の裏面より放熱される構造であって、熱伝達抵抗
が大きくて、冷却性が劣るという問題点がある。
本発明はこのような点にかんがみて創作されたもので、
放熱性が良好で、且つ接地特性が高い、半導体装置を提
供することを目的としている。
放熱性が良好で、且つ接地特性が高い、半導体装置を提
供することを目的としている。
上記従来の問題点を解決するため本発明は、第１図に例
示したように、セラミック基板３の表面に、蝋付は実装
されるフェースダウン型半導体素子１と、天井板部の内
面が、フェースダウン型半導体素子１の裏面１ｂに直接
に、低融点蝋付１１で接着され、且つ周縁部がセラミッ
ク基板３の周縁の上面に低融点蝋付１１で固着された、
熱伝導性・導電性に優れたキャップ１６とを備えた構造
とし、さらに冷却能力を高めるために、キャップ１６の
天井板部の外面に、放熱フィン１５を低融点蝋付１２で
固着したものである。
示したように、セラミック基板３の表面に、蝋付は実装
されるフェースダウン型半導体素子１と、天井板部の内
面が、フェースダウン型半導体素子１の裏面１ｂに直接
に、低融点蝋付１１で接着され、且つ周縁部がセラミッ
ク基板３の周縁の上面に低融点蝋付１１で固着された、
熱伝導性・導電性に優れたキャップ１６とを備えた構造
とし、さらに冷却能力を高めるために、キャップ１６の
天井板部の外面に、放熱フィン１５を低融点蝋付１２で
固着したものである。
また、第２図に例示したように、フェースダウン型半導
体素子１を含んだ混成集積回路の場合には、高融点蝋付
２工でフェースダウン型半導体素子１の裏面１ｂに密着
させた、熱伝導性・導電性に優れた台座２０を介して、
キャップ１６の天井板部の内面とフェースダウン型半導
体素子１の裏面１ｂとを、密着させるようにしたもので
ある。
体素子１を含んだ混成集積回路の場合には、高融点蝋付
２工でフェースダウン型半導体素子１の裏面１ｂに密着
させた、熱伝導性・導電性に優れた台座２０を介して、
キャップ１６の天井板部の内面とフェースダウン型半導
体素子１の裏面１ｂとを、密着させるようにしたもので
ある。
上記本発明の手段によれば、フェースダウン型半導体素
子１の裏面１ｂにアース電極を設けることにより、直接
或いは金属台座２０を介して、熱伝導性・導電性に優れ
たキャップ１６に接地することができ、接地抵抗が極め
て小さくなる。
子１の裏面１ｂにアース電極を設けることにより、直接
或いは金属台座２０を介して、熱伝導性・導電性に優れ
たキャップ１６に接地することができ、接地抵抗が極め
て小さくなる。
また、フェースダウン型半導体素子１の熱が、熱伝達面
積の大きいフェースダウン型半導体素子ｌの裏面１ｂか
ら直接に、又は金属台座２０を介してキャップ１６に伝
達され、放熱面積の大きいキャップ１６の表面から放熱
されるので、放熱性が向上する。
積の大きいフェースダウン型半導体素子ｌの裏面１ｂか
ら直接に、又は金属台座２０を介してキャップ１６に伝
達され、放熱面積の大きいキャップ１６の表面から放熱
されるので、放熱性が向上する。
さらにまた、キャップ１６の天井板部の外面に、放熱フ
ィン１５を固着することにより、冷却能力がさらに高く
なる。
ィン１５を固着することにより、冷却能力がさらに高く
なる。
１なお、フェースダウン型半導体素子１の裏面１ｂとキ
ャップ１６、及びキャップ１６とセラミック基板３とは
、電極ダンプ２とパターン４とを接着する蝋付１０より
も、融点が低い低融点蝋付１１で蝋付けする構造である
ので、キャップ１６の蝋付は作業が容易で、半導体装置
の製造コストが低い。
ャップ１６、及びキャップ１６とセラミック基板３とは
、電極ダンプ２とパターン４とを接着する蝋付１０より
も、融点が低い低融点蝋付１１で蝋付けする構造である
ので、キャップ１６の蝋付は作業が容易で、半導体装置
の製造コストが低い。
以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
お、全図を通じて同一符号は同一対象物を示す。
第１図は本発明の一実施例の側断面図、第２図は本発明
の他の実施例の側断面図である。
の他の実施例の側断面図である。
第１図において、モノリシック集積回路を構成するフェ
ースダウン型半導体素子１の回路形成面１ａの端部に、
所望に電極ダンプ２を設け、さらに、裏面１ｂにアース
電極を設けである。
ースダウン型半導体素子１の回路形成面１ａの端部に、
所望に電極ダンプ２を設け、さらに、裏面１ｂにアース
電極を設けである。
このようなフェースダウン型半導体素子１を逆さにして
、電極ダンプ２をセラミック基板３の表面に形成したパ
ターン４のバット部分に、５ｎ−Ｐｂ系の蝋付１０（融
点１８３℃）で蝋付けし実装しである。
、電極ダンプ２をセラミック基板３の表面に形成したパ
ターン４のバット部分に、５ｎ−Ｐｂ系の蝋付１０（融
点１８３℃）で蝋付けし実装しである。
そして、それぞれのパターン４の端末は、セラミック基
板３を貫通するリード端子５の頭部に、それぞれ蝋付け
して接続しである。
板３を貫通するリード端子５の頭部に、それぞれ蝋付け
して接続しである。
キャップ１６は熱伝導性・導電性に優れ、熱膨張係数が
セラミック基板３の熱膨張係数に近い材料、例えばＦｅ
−Ｎｉ合金（４２−アロイ）よりなり、皿形に形成しで
ある。
セラミック基板３の熱膨張係数に近い材料、例えばＦｅ
−Ｎｉ合金（４２−アロイ）よりなり、皿形に形成しで
ある。
このキャップ１６の深さはフェースダウン型半導体素子
１の実装高さよりもわずかに大きいものとする。
１の実装高さよりもわずかに大きいものとする。
上述のような、キャップ１６を、セラミック基板３に冠
着させ、フェースダウン型半導体素子１の裏面１ｂとキ
ャップ１６の天井板部の内面、及びキャップ１６の縁と
セラミック基板３の周縁の上面とを、例えばビスマス半
田よりなる低融点蝋付１１（融点１５０℃）で蝋付けし
、フェースダウン型半導体素子１を気密に封止しである
。
着させ、フェースダウン型半導体素子１の裏面１ｂとキ
ャップ１６の天井板部の内面、及びキャップ１６の縁と
セラミック基板３の周縁の上面とを、例えばビスマス半
田よりなる低融点蝋付１１（融点１５０℃）で蝋付けし
、フェースダウン型半導体素子１を気密に封止しである
。
なお、上述の蝋付けは、低融点蝋付１１のシートをフェ
ースダウン型半導体素子１の裏面１ｂと、セラミック基
板３の周縁の上面とに載せた後に、キャップ１６をセラ
ミック基板３に冠着し、キャップ１６の天井板部の外側
に、ヒーターを押し当て、１６０℃〜１７０℃にキャッ
プ１６を加熱することにより、容易に蝋付けできるもの
である。
ースダウン型半導体素子１の裏面１ｂと、セラミック基
板３の周縁の上面とに載せた後に、キャップ１６をセラ
ミック基板３に冠着し、キャップ１６の天井板部の外側
に、ヒーターを押し当て、１６０℃〜１７０℃にキャッ
プ１６を加熱することにより、容易に蝋付けできるもの
である。
上述のように構成されているので、フェースダウン型半
導体素子１は低融点蝋付１１−キャップ１６−接地用端
子（図示せず）を経てアースされ接地特性が良好である
。
導体素子１は低融点蝋付１１−キャップ１６−接地用端
子（図示せず）を経てアースされ接地特性が良好である
。
また、フェースダウン型半導体素子１は、面積の大きい
裏面１ｂとキャップ１６とが密着しているので、放熱性
が良好である。
裏面１ｂとキャップ１６とが密着しているので、放熱性
が良好である。
なお、第１図においては、さらに放熱性を向上させるた
めに、キャップ１６の天井板部の外側に例えばアルミニ
ュウムがダイキャストされてなる、多数の突出した板片
が並列した放熱フィン１５を、低融点蝋付１２（例えば
Ｉｎ半田−融点１００℃）で蝋付けして接着しである。
めに、キャップ１６の天井板部の外側に例えばアルミニ
ュウムがダイキャストされてなる、多数の突出した板片
が並列した放熱フィン１５を、低融点蝋付１２（例えば
Ｉｎ半田−融点１００℃）で蝋付けして接着しである。
また、キャップ１６の材料を、セラミック基板３の熱膨
張係数に近い熱膨張係数の材料に選定しであるので、環
境温度変化により、セラミック基板３、キャンプ１６が
膨張或いは収縮しても、蝋付は部分に、応力が附加され
ることがなく、蝋付に亀裂が発生する恐れがなくて、気
密封止の信顛度が高いものである。
張係数に近い熱膨張係数の材料に選定しであるので、環
境温度変化により、セラミック基板３、キャンプ１６が
膨張或いは収縮しても、蝋付は部分に、応力が附加され
ることがなく、蝋付に亀裂が発生する恐れがなくて、気
密封止の信顛度が高いものである。
第２図に示す実施例は、混成集積回路に本発明を適用し
たものであって、セラミック基板３には、フェースダウ
ン型半導体素子１の他に受動素子であるチップ部品３０
が搭載されている。
たものであって、セラミック基板３には、フェースダウ
ン型半導体素子１の他に受動素子であるチップ部品３０
が搭載されている。
このチップ部品３０の実装高さは、フェースダウン型半
導体素子１の実装高さよりも大きいので、第１図のよう
にフェースダウン型半導体素子１の裏面１ｂを直接、キ
ャップ１６に低融点蝋付１１で蝋付けすることができな
い。
導体素子１の実装高さよりも大きいので、第１図のよう
にフェースダウン型半導体素子１の裏面１ｂを直接、キ
ャップ１６に低融点蝋付１１で蝋付けすることができな
い。
したがって、フェースダウン型半導体素子１をセラミッ
ク基板３に実装する前に、予めフェースダウン型半導体
素子１の裏面１ｂに、裏面ｌｂと平面形状が等しく、厚
さがチップ部品３０の実装高さと、キャップ１６の深さ
より定まる所定の厚さの角板状の、熱伝導性・導電性に
優れた材料、例えばＦｅ−Ｎｉ合金（４２−アロイ）よ
りなり台座２０を、高融点蝋付２１（例えばＡｕ−５ｎ
系半田、融点２８０℃）で蝋付は固着しておき、キャッ
プ１６をセラミック基板３に冠着し、台座２０の上面と
キャンプ１６の天井板部の内面とを、低融点蝋付１１で
蝋付は固着したものである。
ク基板３に実装する前に、予めフェースダウン型半導体
素子１の裏面１ｂに、裏面ｌｂと平面形状が等しく、厚
さがチップ部品３０の実装高さと、キャップ１６の深さ
より定まる所定の厚さの角板状の、熱伝導性・導電性に
優れた材料、例えばＦｅ−Ｎｉ合金（４２−アロイ）よ
りなり台座２０を、高融点蝋付２１（例えばＡｕ−５ｎ
系半田、融点２８０℃）で蝋付は固着しておき、キャッ
プ１６をセラミック基板３に冠着し、台座２０の上面と
キャンプ１６の天井板部の内面とを、低融点蝋付１１で
蝋付は固着したものである。
なお本発明は図示例に限定されるものでなく、例えばセ
ラミック基板３を上部が開口した箱形に形成し、その上
面に板状のキャップ（例えばＦｅ−Ｎｉ合金、セラミッ
クよりなるキャップ）を低融点蝋材１１で固着した構造
のものも、含まれるものである。
ラミック基板３を上部が開口した箱形に形成し、その上
面に板状のキャップ（例えばＦｅ−Ｎｉ合金、セラミッ
クよりなるキャップ）を低融点蝋材１１で固着した構造
のものも、含まれるものである。
以上説明したように本発明は、天井板部の内面を、フェ
ースダウン型半導体素子の裏面に直接。
ースダウン型半導体素子の裏面に直接。
或いは台座を介して密着させ、低融点蝋材で接着し、且
つ周縁部をセラミック基板の周縁の上面に低融点蝋材で
固着し封止した半導体装置であって、フェースダウン型
半導体素子の接地特性、及び放熱性が高い等、実用上で
優れた効果がある。
つ周縁部をセラミック基板の周縁の上面に低融点蝋材で
固着し封止した半導体装置であって、フェースダウン型
半導体素子の接地特性、及び放熱性が高い等、実用上で
優れた効果がある。
第１図は本発明の一実施例の側断面図、第２図は本発明
の他の実施例の側断面図、第３図は従来例の側断面図で
ある。 図において、 ■はフェースダウン型半導体素子、 １ａは回路形成面、 １ｂは裏面、 ２は電極ダンプ、 ３はセラミック基板、 ５はリード端子、 ６は金属キャップ・ ７．８．は半田、 １０は螺材、 １１、１２は低融点蝋材、 １５は放熱フィン、 １６はキャップ、 ２０は台座、 ２１は高融点螺材、 ３０はチップ部品をそれぞれ示す。
の他の実施例の側断面図、第３図は従来例の側断面図で
ある。 図において、 ■はフェースダウン型半導体素子、 １ａは回路形成面、 １ｂは裏面、 ２は電極ダンプ、 ３はセラミック基板、 ５はリード端子、 ６は金属キャップ・ ７．８．は半田、 １０は螺材、 １１、１２は低融点蝋材、 １５は放熱フィン、 １６はキャップ、 ２０は台座、 ２１は高融点螺材、 ３０はチップ部品をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 １、セラミック基板（３）の表面に、蝋付け実装される
フェースダウン型半導体素子（１）と、天井板部の内面
が、該フェースダウン型半導体素子（１）の裏面（１ｂ
）に直接、或いは台座（２０）を介して密着し、低融点
蝋材（１１）で接着され、且つ周縁部が該セラミック基
板（３）の周縁の上面に低融点蝋材（１１）で固着され
た、熱伝導性・導電性に優れたキャップ（１６）とを備
えたことを特徴とする半導体装置。 ２、前記キャップ（１６）の天井板部の外面に、低融点
蝋材（１２）で固着された放熱フィン（１５）を有する
ことを特徴とする、特許請求の範囲第１項に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002314A JPH0754838B2 (ja) | 1987-01-08 | 1987-01-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62002314A JPH0754838B2 (ja) | 1987-01-08 | 1987-01-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169749A true JPS63169749A (ja) | 1988-07-13 |
| JPH0754838B2 JPH0754838B2 (ja) | 1995-06-07 |
Family
ID=11525875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62002314A Expired - Lifetime JPH0754838B2 (ja) | 1987-01-08 | 1987-01-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754838B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275580A (ja) * | 1992-03-25 | 1993-10-22 | Nec Corp | 半導体装置 |
| US5811877A (en) * | 1994-08-30 | 1998-09-22 | Hitachi, Ltd. | Semiconductor device structure |
| JP2007194651A (ja) * | 2001-07-30 | 2007-08-02 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびフラットディスプレイ装置 |
| JP2016039213A (ja) * | 2014-08-06 | 2016-03-22 | ローム株式会社 | 基板内蔵パッケージ、半導体装置およびモジュール |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5965458A (ja) * | 1982-10-05 | 1984-04-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS60253248A (ja) * | 1984-05-30 | 1985-12-13 | Hitachi Ltd | 熱伝導冷却モジユ−ル装置 |
-
1987
- 1987-01-08 JP JP62002314A patent/JPH0754838B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5965458A (ja) * | 1982-10-05 | 1984-04-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS60253248A (ja) * | 1984-05-30 | 1985-12-13 | Hitachi Ltd | 熱伝導冷却モジユ−ル装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275580A (ja) * | 1992-03-25 | 1993-10-22 | Nec Corp | 半導体装置 |
| US5811877A (en) * | 1994-08-30 | 1998-09-22 | Hitachi, Ltd. | Semiconductor device structure |
| JP2007194651A (ja) * | 2001-07-30 | 2007-08-02 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびフラットディスプレイ装置 |
| JP2016039213A (ja) * | 2014-08-06 | 2016-03-22 | ローム株式会社 | 基板内蔵パッケージ、半導体装置およびモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0754838B2 (ja) | 1995-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742024A (en) | Semiconductor device and method of producing semiconductor device | |
| US4538170A (en) | Power chip package | |
| US3495023A (en) | Flat pack having a beryllia base and an alumina ring | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JP2956786B2 (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPH06177320A (ja) | 半導体装置 | |
| JPS63169749A (ja) | 半導体装置 | |
| JPH11176993A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPS6220701B2 (ja) | ||
| JPH0358537B2 (ja) | ||
| JP2705281B2 (ja) | 半導体装置の実装構造 | |
| JP2798464B2 (ja) | 電力増幅モジュール構造 | |
| JPH05315480A (ja) | 放熱器 | |
| JP3222348B2 (ja) | セラミックパッケージの製造方法 | |
| JPH0719167Y2 (ja) | 半導体装置 | |
| JP2646992B2 (ja) | チップキャリア | |
| JPH01310566A (ja) | 半導体装置 | |
| JP2000138340A (ja) | ハイブリッドモジュール | |
| JPH0347585B2 (ja) | ||
| JPS60206673A (ja) | サ−マルヘツド |