JPH11176993A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JPH11176993A
JPH11176993A JP9362749A JP36274997A JPH11176993A JP H11176993 A JPH11176993 A JP H11176993A JP 9362749 A JP9362749 A JP 9362749A JP 36274997 A JP36274997 A JP 36274997A JP H11176993 A JPH11176993 A JP H11176993A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor element
wiring
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9362749A
Other languages
English (en)
Other versions
JP3460559B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP36274997A priority Critical patent/JP3460559B2/ja
Priority to US09/204,347 priority patent/US6410977B1/en
Priority to SG1998005344A priority patent/SG74105A1/en
Priority to KR10-1998-0053847A priority patent/KR100419359B1/ko
Priority to TW087120638A priority patent/TW400629B/zh
Publication of JPH11176993A publication Critical patent/JPH11176993A/ja
Application granted granted Critical
Publication of JP3460559B2 publication Critical patent/JP3460559B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ヒートスプレッダを有しても、リフロー工程
での加熱によるクラックの発生を簡単に回避することが
できる半導体装置を提供することにある。 【解決手段】 複数のバンプ１４及びこれに接続される
配線２０が形成された絶縁フィルム１２と、配線２０に
接続されて絶縁フィルム１２に取り付けられる半導体チ
ップ１６と、半導体チップ１６と絶縁フィルム１２との
接続部に設けられるエポキシ樹脂２２と、半導体チップ
１６に接着される放熱板２８と、を有し、絶縁フィルム
１２及び放熱板２８の間に空間４０が形成され、絶縁フ
ィルム１２には、空間４０と対応する位置に、外部との
通気が可能な穴３２が形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】半導体装置の小型化を追求するとベアチ
ップ実装が理想的であるが、品質の保証及び取り扱いが
難しいため、パッケージ形態に加工することで対応して
きた。特に多端子化の要求に応じたパッケージ形態とし
て、近年、ＢＧＡ(ball gridarray)型パッケージが適用
されてきた。ＢＧＡパッケージは基板の基材により数種
類にわけられるが、特に狭ピッチパッドの半導体素子を
実装しなければならないニーズや、製造においてテープ
状にして製造を行うことで連続性をもたせることが可能
となるといった製造効率上の要求からフレキシブル（可
撓性）基材を基板の基材として用いたフレキシブルテー
プ利用型のＢＧＡパッケージが存在する。このＢＧＡパ
ッケージはフレキシブル基板に外部端子であるバンプを
エリアアレイ状に配置し、面実装できるようにしたもの
である。
【０００３】また、小型化及び高速化に伴って半導体装
置の発熱量も大きくなってきたので、熱を冷却するため
に、ヒートスプレッダ（放熱板）を半導体チップに接合
することも行われている。
【０００４】このＢＧＡパッケージによれば、ヒートス
プレッダ及びフレキシブルテープにより閉領域が形成さ
れることで、この閉領域からの空気抜きができないの
で、その後のリフロー工程での加熱によって、内部の空
間が膨張してクラックが生じることがあった。
【０００５】これに対応して、ヒートスプレッダに穴を
形成したり、ヒートスプレッダに凸部を形成して空気抜
きの流路を形成することが行われているが、いずれにし
てもヒートスプレッダの加工が必要であった。ヒートス
プレッダは、熱伝導率の高い金属から構成されており、
加工が難しいのみならず、加工によって変形することも
あった。なお、この問題点は、ヒートスプレッダに限ら
ず、種々の支持部材を設けるときに生じる。
【０００６】本発明は、この問題点を解決するものであ
り、その目的は、ヒートスプレッダを有しても、リフロ
ー工程での加熱によるクラックの発生を簡単に回避する
ことができる半導体装置及びその製造方法、回路基板並
びに電子機器を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、配線が形成されるとともに貫通孔が形成された絶縁
フィルムと、前記配線に接続されて絶縁フィルムに取り
付けられる半導体素子と、前記半導体素子と前記絶縁フ
ィルムとの接続部に設けられる樹脂と、前記半導体素子
に接着される支持部材と、を有し、前記絶縁フィルム及
び前記支持部材を含む部材にて空間が区画され、前記空
間は、前記貫通孔を介して外部との通気が可能になる。
【０００８】本発明によれば、絶縁フィルム及び支持部
材を含む部材にて区画される空間に対応して、絶縁フィ
ルムに貫通孔が形成されている。したがって、この空間
に閉じこめられた空気が、リフロー工程などで加熱され
て膨張しても、絶縁フィルムの貫通孔からこれを抜くこ
とができる。絶縁フィルムは、支持部材に比べて貫通孔
の形成加工が簡単なので、製造工程を大幅に増やしたり
歩留まりの低下を招くことがない。
【０００９】前記樹脂は、前記貫通孔を避けて設けられ
ることが好ましい前記支持部材は、記半導体素子からの
熱の発散を促進するものであっても良い。
【００１０】前記絶縁フィルム及び前記支持部材の外形
は、前記半導体素子よりも大きく形成され、前記絶縁フ
ィルムには、前記半導体素子を避ける位置に、前記絶縁
フィルムよりも平面維持強度の高いプレートが接着さ
れ、前記空間は、前記絶縁フィルム及び前記支持部材の
各対向面と、前記半導体素子の外周端面と、前記プレー
トにおける前記半導体素子側の端面と、によって区画さ
れる領域に形成されてもよい。
【００１１】この構成によれば、半導体素子の周囲に空
間が形成され、これに対応して絶縁フィルムに貫通孔が
形成される。また、プレートが絶縁フィルムに接着され
ているので、この絶縁フィルムの平面性を維持すること
ができる。
【００１２】前記絶縁フィルムの前記配線に能動面を向
けて前記半導体素子が接続され、前記絶縁フィルムの前
記配線を有する面とは反対側の面であって、前記半導体
素子の外側に対応する位置から前記絶縁フィルムを貫通
して、前記配線に接続される外部電極が形成され、前記
プレートは、前記絶縁フィルムの前記配線を有する面で
あって、前記半導体素子の外側に接着され、前記支持部
材は、前記半導体素子の能動面とは反対側の面と、前記
プレートの前記絶縁フィルムとの接着面とは反対側の面
と、に接着されてもよい。
【００１３】前記絶縁フィルム及び前記支持部材の外形
は、前記半導体素子よりも大きく形成され、前記支持部
材は、前記絶縁フィルムよりも平面維持強度が高く、前
記絶縁フィルム及び前記半導体素子に接着され、前記空
間は、前記絶縁フィルム及び前記支持部材の各対向面
と、前記半導体素子の外周端面と、前記支持部材におけ
る前記半導体素子側の端面と、によって区画される領域
に形成されてもよい。
【００１４】前記絶縁フィルムには、矩形のデバイスホ
ールが形成され、前記配線は、前記絶縁フィルムにおけ
る前記デバイスホールの角を規定する端部及び該端部の
近傍を除いて形成され、前記貫通孔は、前記デバイスホ
ールの角を規定する前記端部又は該端部の近傍に形成さ
れてもよい。
【００１５】この構成によれば、デバイスホールの角部
を規定する端部及びその近傍に配線を形成しにくいこと
から、この領域を避けて配線が形成されており、この領
域に貫通孔が形成されて空気抜きができるようになって
いる。
【００１６】本発明に係る半導体装置は、配線が形成さ
れた絶縁フィルムと、前記配線に接続されて絶縁フィル
ムに取り付けられる半導体素子と、前記半導体素子と前
記絶縁フィルムとの接続部に設けられる樹脂と、前記半
導体素子に接着される支持部材と、を有し、前記絶縁フ
ィルム及び前記支持部材を含む部材にて空間が区画さ
れ、前記絶縁フィルムは、前記空間と外部との通気を可
能にする部位を有する。
【００１７】本発明に係る半導体装置の製造方法は、配
線とデバイスホールと該デバイスホール以外の貫通孔と
が形成されたフィルムキャリアテープを用意する工程
と、前記配線に半導体素子を接続する工程と、該半導体
素子と前記フィルムキャリアテープとの接続部に樹脂を
設ける工程と、前記フィルムキャリアテープを前記半導
体素子よりも大きい絶縁フィルムの形状で打ち抜く工程
と、前記半導体素子に該半導体素子よりも大きい支持部
材を接着する工程と、を含み、前記支持部材を接着する
工程は、前記絶縁フィルム及び前記支持部材を含む部材
にて、前記貫通孔に対応する位置で、空間が区画される
ことを許容して進められる。
【００１８】この方法によって、空間から空気抜きを行
う貫通孔を有する半導体装置を製造することができる。
【００１９】この製造方法では、前記貫通孔を避けて前
記樹脂を設けることが好ましい。
【００２０】この製造方法において、前記フィルムキャ
リアテープの前記配線を有する面であって前記半導体素
子を避ける位置に、前記絶縁フィルムよりも平面維持強
度の高いプレートを接着する工程を含んでもよい。
【００２１】本発明に係る回路基板は、上記半導体装置
が実装されてなる。
【００２２】本発明に係る電子機器は、上記回路基板を
有する。
【００２３】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
【００２４】図１は、本実施形態に係る半導体装置を示
す図である。この半導体装置１０は、ＢＧＡパッケージ
を適用したものである。すなわち、同図において、絶縁
フィルム１２に多数のバンプ１４が形成され、半導体チ
ップ１６の電極１８とバンプ１４とを接続する配線２０
が形成されている。
【００２５】絶縁フィルム１２は、図２に示す長尺のフ
ィルムキャリアテープ３０を、同図に示す二点鎖線でパ
ンチングして得られるもので、半導体チップ１２よりも
大きく形成されている。また、絶縁フィルム１２は、例
えばポリイミド樹脂で形成される。なお、図２は、フィ
ルムキャリアテープ３０を配線２０側から見た図であ
る。
【００２６】絶縁フィルム１２には、図１に示すように
貫通孔１２ａが形成されている。貫通孔１２ａは、絶縁
フィルム１２の一方の面に形成される配線２０の上であ
って、図２に示すランド２０ａ上に形成される。そし
て、この貫通孔１２ａを介して、バンプ１４は、配線２
０から絶縁フィルム１２の他方の面に突出するように形
成される。すなわち、バンプ１４は、配線２０とは反対
側の面に突出する。こうすることで、バンプ１４が形成
される側には配線２０が露出しない構成となる。なお、
バンプ１４は、例えばハンダから形成されて上部はボー
ル状に形成されている。バンプ１４は、貫通孔１２ａ内
までハンダを用いて一体形成されてもよいし、他の導電
部材が少なくとも貫通孔１２ａ内に設けられその上部に
ハンダ等からなるバンプ１４が搭載されても良い。ま
た、ハンダ以外に例えば銅等が使用されてもよい。
【００２７】また、絶縁フィルム１２には、デバイスホ
ール１２ｂが形成されており、配線２０の端部２０ｂが
デバイスホール１２ｂの内側に突出する。デバイスホー
ル１２ｂは、配線２０の端部２０ｂと半導体チップ１６
の電極１８とを接続するために使用される。すなわち、
絶縁フィルム１２における配線２０が形成される側の面
であって、かつ、デバイスホール１２ｂの内側に電極１
８が位置するように、半導体チップ１６を配置して、配
線２０の端部２０ｂと電極１８とがボンディングされ
る。
【００２８】そして、半導体チップ１６と絶縁フィルム
１２との接続部が、エポキシ樹脂２２のポッティングに
よって封止される。また、エポキシ樹脂２２は、デバイ
スホール１２ｂ及び半導体チップ１６の外周にも回り込
む。
【００２９】さらに、本実施形態では、バンプ１４とは
反対側で絶縁フィルム１２にプレート２４が設けられ
る。プレート２４は、銅やステンレス鋼や銅系合金等で
形成されて平面形状を維持できる強度を有し、配線２０
の上に絶縁接着剤２６を介して貼り付けられる。また、
プレート２４は、半導体チップ１６を避けて、絶縁フィ
ルム１２の一方の面の全体に貼り付けられる。こうする
ことで、配線２０が絶縁接着剤２６及びプレート２４で
覆われて保護される。特に、絶縁接着剤２６は、ソルダ
レジストと同様な保護層となる。
【００３０】絶縁接着剤２６は、熱硬化性又は熱可塑性
のフィルムとして形成し、予めプレート２４に貼り付け
ておいてもよい。そして、プレート２４を、絶縁フィル
ム１２における配線パターン２０を有する面に熱圧着す
ることができる。
【００３１】また、プレート２４を設けることで、絶縁
フィルム１２の歪み、うねりがなくなり、バンプ１４の
高さが一定になって平面安定性が向上し、回路基板への
実装歩留りが向上する。
【００３２】このプレート２４は、レジストを配線２０
に設けてから、その上に絶縁接着剤２６を介して貼って
も良い。こうすることで、不純物が入ったままでプレー
ト２４を貼り付けるのを防止することができる。
【００３３】さらに、半導体チップ１６の実装面とは反
対側の面には、銀ペースト等の熱伝導接着部材を介して
放熱板２８が接着されている。放熱板２８は、半導体チ
ップ１６の熱の発散を促進する部材であり、例えば銅系
の合金やアルミニウム等から構成される。これによっ
て、半導体チップ１６の放熱性を上げることができる。
放熱板２８は、半導体チップ１６よりも大きく形成され
ており、プレート２４の上にも接着されるようになって
いる。なお、図１には示されていないが、プレート２４
と放熱板２８との間には接着剤が存在し、両者が貼り付
けられている。したがって、この接着剤にて、放熱板２
８と半導体チップ１６とを接着してもよい。
【００３４】本実施形態では、半導体チップ１６よりも
大きい絶縁フィルム１２及び放熱板２８の間に、半導体
チップ１６が位置し、半導体チップ１６の外周にプレー
ト２４が位置している。そして、絶縁フィルム１２及び
放熱板２８の各対向面と、半導体素子１６の外周端面
と、プレート２４における半導体チップ１６側の端面
と、によって空間４０が区画されている。
【００３５】この空間４０に対応して、絶縁フィルム１
２に穴３２が形成されている。穴３２を除いて空間４０
は気密になっており、穴３２を形成することで、空間４
０内の空気又は水分が加熱されて膨張したとき、穴３２
からこれらを抜くことができる。したがって、本実施形
態に係る半導体装置１０を回路基板に実装するときのリ
フロー工程で、この半導体装置１０を加熱しても、内部
の空気又は水部の膨張による空間４０付近のクラックの
発生を避けることができる。
【００３６】穴３２は、図２に示すように、絶縁フィル
ム１２の矩形のデバイスホール１２ｂの角部付近に形成
されている。一般に、半導体チップ１６の電極１８は、
各辺に沿って並んでいるので、これに対応して、配線２
０の端部２０ｂもデバイスホール１２ｂの各辺から並ん
で突出する。すなわち、デバイスホール１２ｂの角部付
近には、配線２０が形成しにくい領域なので、穴３２を
形成することに支障がない。穴３２は、丸以外に三角形
や四角形であってもよく、その数は図１に示すような４
個に限らなず、それ以上であってもそれ以下であっても
よい。あるいは、穴３２を、デバイスホール１２ｂと一
体化するように形成してもよい。この場合には、デバイ
スホール１２ｂの角部の形状を変えることで穴３２が形
成される。
【００３７】本実施形態は、上記のように構成されてお
り、以下その製造方法を説明する。
【００３８】まず、図２に示すフィルムキャリアテープ
３０を形成する。その製造工程は、周知であるので説明
を省略する。ただし、デバイスホール１２ｂ及び穴３２
は、同時に形成することが好ましい。デバイスホール１
２ｂは、周知のように打ち抜いて形成されるので、同時
に穴３２も打ち抜くこととしても工程が増えることはな
い。また、穴３２の形成は、フィルムキャリアテープ３
０に半導体チップ１６を実装する前に行っても、半導体
チップ１６を実装した後に行っても良い。特に、半導体
チップ１６を実装し、かつ、エポキシ樹脂２２を設けて
から穴３２を形成すれば、穴３２がエポキシ樹脂２２に
よって塞がることを防止することができる。
【００３９】次に、配線２０の端部２０ｂに半導体チッ
プ１６の電極１８をボンディングする工程と、絶縁フィ
ルム１２（フィルムキャリアテープ３０）にプレート２
４を貼り付ける工程と、半導体チップ１６と絶縁フィル
ム１２（フィルムキャリアテープ３０）との接続部にエ
ポキシ樹脂２２を設ける工程と、フィルムキャリアテー
プ３０を絶縁フィルム１２の形状に打ち抜く工程と、半
導体チップ１６に放熱板２８を接着する工程と、を行
う。これらの工程は、順序を入れ替えても良い。
【００４０】以上の工程により、上述した半導体装置１
０を得ることができる。
【００４１】本実施形態は、半導体チップ１６がバンプ
１４形成面とは反対側に実装された裏ＴＡＢ型である
が、バンプ１４形成面側に半導体チップ１６を実装した
表ＴＡＢ型としてもよい。また、上記絶縁フィルム１２
の代わりに、配線側に突起が一体形成されたいわゆるＢ
−ＴＡＢ型の絶縁フィルムを用いても良い。
【００４２】また、上記実施形態では、板状の放熱板２
８が用いられているが、その代わりに多数のフィンを有
して板状をなさない放熱部材を用いても良い。または、
放熱板２８のかわりに、放熱性を有しない支持部材を用
いても良い。
【００４３】あるいは、放熱板２８とプレート２４とが
一体化した形状の部材を用いても良い。例えば、図３に
示す半導体装置１００は、図１に示すプレート２４及び
放熱板２８が一体化した形状の取付板１１０を有してい
る。取付板１１０は、絶縁フルム１２の平坦性を確保す
るとともに、半導体チップ１６の放熱を促進する。取付
板１１０には、半導体チップ１６との接着部において薄
くなるなるように凹部１１２が形成されている。この凹
部１１２は、エッチングによって形成することができ
る。
【００４４】また、図４に示す半導体装置２００は、プ
レート２４及び放熱板２８の機能を有する取付板２１０
を有している。取付板２１０は、絶縁フィルム１２に接
着される部位２１２と、半導体チップ１６に接着される
部位２１４と、が一体化するように屈曲形成されてい
る。このような取付板２１０は、金型を使用する曲げ加
工にて形成することができる。
【００４５】図５には、本発明を適用した半導体装置１
１００を実装した回路基板１０００が示されている。回
路基板には例えばガラスエポキシ基板等の有機系基板を
用いることが一般的である。回路基板には例えば銅から
なる配線パターンが所望の回路となるように形成されて
いて、それらの配線パターンと半導体装置のバンプとを
機械的に接続することでそれらの電気的導通を図る。こ
の場合、上述の半導体装置に、外部との熱膨張差により
生じる歪みを吸収する構造を設ければ、本半導体装置を
回路基板に実装しても接続時及びそれ以降の信頼性を向
上できる。また更に半導体装置の配線に対しても工夫が
成されれば、接続時及び接続後の信頼性を向上させるこ
とができる。なお実装面積もベアチップにて実装した面
積にまで小さくすることができる。このため、この回路
基板を電子機器に用いれば電子機器自体の小型化が図れ
る。また、同一面積内においてはより実装スペースを確
保することができ、高機能化を図ることも可能である。
【００４６】そして、この回路基板１０００を備える電
子機器として、図６には、ノート型パーソナルコンピュ
ータ１２００が示されている。
【００４７】なお、上記本発明を応用して、半導体装置
と同様に多数のバンプを必要とする面実装用の電子部品
（能動部品か受動部品かを問わない）を製造することも
できる。電子部品として、例えば、抵抗器、コンデン
サ、コイル、発振器、フィルタ、温度センサ、サーミス
タ、バリスタ、ボリューム又はヒューズなどがある。
【００４８】
【図面の簡単な説明】
【図１】図１は、本実施形態に係る半導体装置を示す図
である。
【図２】図２は、本実施形態に係るフィルムキャリアテ
ープを示す図である。
【図３】図３は、本実施形態の変形例を示す図である。
【図４】図４は、本実施形態の変形例を示す図である。
【図５】図５は、本実施形態に係る回路基板を示す図で
ある。
【図６】図６は、本発明に係る方法を適用して製造され
た半導体装置を実装した回路基板を備える電子機器を示
す図である。
【符号の説明】
１０ 半導体装置 １２ 絶縁フィルム １２ｂ デバイスホール １６ 半導体チップ（半導体素子） ２０ 配線 ２０ｂ 端部 ２２ エポキシ樹脂（樹脂） ２４ プレート ２８ 放熱板 ３０ フィルムキャリアテープ ３２ 穴（貫通孔） ４０ 空間

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 配線が形成されるとともに貫通孔が形成
    された絶縁フィルムと、 前記配線に接続される半導体素子と、 前記半導体素子と前記絶縁フィルムとの接続部に設けら
    れる樹脂と、 前記半導体素子に接着される支持部材と、 を有し、 前記絶縁フィルム及び前記支持部材を含む部材にて空間
    が区画され、 前記空間は、前記貫通孔を介して外部との通気が可能に
    なる半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、前
    記樹脂は、前記貫通孔を避けて設けられる半導体装置。
  3. 【請求項３】 請求項１又は請求項２記載の半導体装置
    において、 前記支持部材は、記半導体素子からの熱の発散を促進す
    る半導体装置。
  4. 【請求項４】 請求項１から請求項３のいずれかに記載
    の半導体装置において、 前記絶縁フィルム及び前記支持部材の外形は、前記半導
    体素子よりも大きく形成され、 前記絶縁フィルムには、前記半導体素子を避ける位置
    に、前記絶縁フィルムよりも平面維持強度の高いプレー
    トが接着され、 前記空間は、前記絶縁フィルム及び前記支持部材の各対
    向面と、前記半導体素子の外周端面と、前記プレートに
    おける前記半導体素子側の端面と、によって区画される
    領域に形成される半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、 前記絶縁フィルムの前記配線に能動面を向けて前記半導
    体素子が接続され、 前記絶縁フィルムの前記配線を有する面とは反対側の面
    であって、前記半導体素子の外側に対応する位置から前
    記絶縁フィルムを貫通して、前記配線に接続される外部
    電極が形成され、 前記プレートは、前記絶縁フィルムの前記配線を有する
    面であって、前記半導体素子の外側に接着され、 前記支持部材は、前記半導体素子の能動面とは反対側の
    面と、前記プレートの前記絶縁フィルムとの接着面とは
    反対側の面と、に接着される半導体装置。
  6. 【請求項６】 請求項１から請求項３のいずれかに記載
    の半導体装置におい て、前記絶縁フィルム及び前記支持部材の外形は、前記
    半導体素子よりも大きく形成され、 前記支持部材は、前記絶縁フィルムよりも平面維持強度
    が高く、前記絶縁フィルム及び前記半導体素子に接着さ
    れ、 前記空間は、前記絶縁フィルム及び前記支持部材の各対
    向面と、前記半導体素子の外周端面と、前記支持部材に
    おける前記半導体素子側の端面と、によって区画される
    領域に形成される半導体装置。
  7. 【請求項７】 請求項１から請求項６のいずれかに記載
    の半導体装置において、 前記絶縁フィルムには、矩形のデバイスホールが形成さ
    れ、 前記配線は、前記絶縁フィルムにおける前記デバイスホ
    ールの角を規定する端部及び該端部の近傍を除いて形成
    され、 前記貫通孔は、前記デバイスホールの角を規定する前記
    端部又は該端部の近傍に形成される半導体装置。
  8. 【請求項８】 配線が形成された絶縁フィルムと、 前記配線に接続されて絶縁フィルムに取り付けられる半
    導体素子と、 前記半導体素子と前記絶縁フィルムとの接続部に設けら
    れる樹脂と、 前記半導体素子に接着される支持部材と、 を有し、 前記絶縁フィルム及び前記支持部材を含む部材にて空間
    が区画され、 前記絶縁フィルムは、前記空間と外部との通気を可能に
    する部位を有する半導体装置。
  9. 【請求項９】 配線とデバイスホールと該デバイスホー
    ル以外の貫通孔とが形成されたフィルムキャリアテープ
    を用意する工程と、 前記配線に半導体素子を接続する工程と、 該半導体素子と前記フィルムキャリアテープとの接続部
    に樹脂を設ける工程と、 前記フィルムキャリアテープを前記半導体素子よりも大
    きい絶縁フィルムの形状で打ち抜く工程と、 前記半導体素子に該半導体素子よりも大きい支持部材を
    接着する工程と、を含み、 前記支持部材を接着する工程は、前記絶縁フィルム及び
    前記支持部材を含む部材にて、前記貫通孔に対応する位
    置で、空間が区画されることを許容して進められる半導
    体装置の製造方法。
  10. 【請求項１０】 請求項９記載の半導体装置の製造方法
    において、 前記貫通孔を避けて前記樹脂を設ける半導体装置の製造
    方法。
  11. 【請求項１１】 請求項９又は１０記載の半導体装置の
    製造方法において、前記フィルムキャリアテープの前記
    配線を有する面であって前記半導体素子を避ける位置
    に、前記絶縁フィルムよりも平面維持強度の高いプレー
    トを接着する工程を含む半導体装置の製造方法。
  12. 【請求項１２】 請求項１から請求項８のいずれかに記
    載の半導体装置が実装された回路基板。
  13. 【請求項１３】 請求項１２記載の回路基板を有する電
    子機器。
JP36274997A 1997-12-12 1997-12-12 半導体装置及びその製造方法、回路基板並びに電子機器 Expired - Fee Related JP3460559B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP36274997A JP3460559B2 (ja) 1997-12-12 1997-12-12 半導体装置及びその製造方法、回路基板並びに電子機器
US09/204,347 US6410977B1 (en) 1997-12-12 1998-12-04 Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
SG1998005344A SG74105A1 (en) 1997-12-12 1998-12-08 Semiconductor device method of manufacturing the same circuit board and electronic instrument
KR10-1998-0053847A KR100419359B1 (ko) 1997-12-12 1998-12-09 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
TW087120638A TW400629B (en) 1997-12-12 1998-12-11 The semiconductor device and the manufacture method thereof, the circuit board and the electronic machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36274997A JP3460559B2 (ja) 1997-12-12 1997-12-12 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (2)

Publication Number Publication Date
JPH11176993A true JPH11176993A (ja) 1999-07-02
JP3460559B2 JP3460559B2 (ja) 2003-10-27

Family

ID=18477643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36274997A Expired - Fee Related JP3460559B2 (ja) 1997-12-12 1997-12-12 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (5)

Country Link
US (1) US6410977B1 (ja)
JP (1) JP3460559B2 (ja)
KR (1) KR100419359B1 (ja)
SG (1) SG74105A1 (ja)
TW (1) TW400629B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069288A (ko) * 2001-02-24 2002-08-30 삼성전자 주식회사 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법
US6483187B1 (en) * 2000-07-04 2002-11-19 Advanced Semiconductor Engineering, Inc. Heat-spread substrate
JP2022157728A (ja) * 2021-03-31 2022-10-14 株式会社Flosfia 半導体装置および半導体システム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002217987A1 (en) * 2000-12-01 2002-06-11 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP2006261519A (ja) * 2005-03-18 2006-09-28 Sharp Corp 半導体装置及びその製造方法
GB2453765A (en) 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
CN105140189B (zh) * 2015-07-08 2019-04-26 华进半导体封装先导技术研发中心有限公司 板级扇出型芯片封装器件及其制备方法
CN110364496A (zh) * 2018-04-11 2019-10-22 中国科学院微电子研究所 一种芯片封装结构及其封装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びｂｇａパッケージ
FR2722915B1 (fr) * 1994-07-21 1997-01-24 Sgs Thomson Microelectronics Boitier bga a moulage par injection
US5717252A (en) * 1994-07-25 1998-02-10 Mitsui High-Tec, Inc. Solder-ball connected semiconductor device with a recessed chip mounting area
KR100248035B1 (ko) * 1994-09-29 2000-03-15 니시무로 타이죠 반도체 패키지
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
JP3297567B2 (ja) * 1995-02-09 2002-07-02 京セラ株式会社 半導体素子収納用パッケージおよびその実装構造
JP3549294B2 (ja) * 1995-08-23 2004-08-04 新光電気工業株式会社 半導体装置及びその実装構造
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
KR100201380B1 (ko) * 1995-11-15 1999-06-15 김규현 Bga 반도체 패키지의 열방출 구조
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
US5773884A (en) * 1996-06-27 1998-06-30 International Business Machines Corporation Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JP2828053B2 (ja) * 1996-08-15 1998-11-25 日本電気株式会社 半導体装置
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
US5973389A (en) * 1997-04-22 1999-10-26 International Business Machines Corporation Semiconductor chip carrier assembly

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483187B1 (en) * 2000-07-04 2002-11-19 Advanced Semiconductor Engineering, Inc. Heat-spread substrate
KR20020069288A (ko) * 2001-02-24 2002-08-30 삼성전자 주식회사 봉합재 범람 방지홈이 형성된 테이프 배선기판을 이용한반도체 패키지 및 그의 제조 방법
JP2022157728A (ja) * 2021-03-31 2022-10-14 株式会社Flosfia 半導体装置および半導体システム

Also Published As

Publication number Publication date
KR100419359B1 (ko) 2004-04-17
SG74105A1 (en) 2000-07-18
US6410977B1 (en) 2002-06-25
KR19990062915A (ko) 1999-07-26
TW400629B (en) 2000-08-01
JP3460559B2 (ja) 2003-10-27

Similar Documents

Publication Publication Date Title
KR900003828B1 (ko) 반도체장치 및 그의 제조방법
US7667312B2 (en) Semiconductor device including a heat-transmitting and electromagnetic-noise-blocking substance and method of manufacturing the same
US5777386A (en) Semiconductor device and mount structure thereof
US5510956A (en) Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer
US6002169A (en) Thermally enhanced tape ball grid array package
US7006353B2 (en) Apparatus and method for attaching a heat sink to an integrated circuit module
JP2012104790A (ja) 半導体装置
JPH0846085A (ja) 半導体装置及びその製造方法
JP3565090B2 (ja) 半導体装置の製造方法
JP3460559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
JP2000138317A (ja) 半導体装置及びその製造方法
JP2001085603A (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JP2795063B2 (ja) 混成集積回路装置
JP2004140275A (ja) 半導体装置及びその製造方法
JPH1117064A (ja) 半導体パッケージ
JPH10154768A (ja) 半導体装置及びその製造方法
JP3033662B2 (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP4175339B2 (ja) 半導体装置の製造方法
JP4260766B2 (ja) 半導体装置
JPH08167676A (ja) 半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100388291B1 (ko) 반도체패키지 구조
JP3036484B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090815

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100815

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees