JP2004140275A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004140275A JP2004140275A JP2002305352A JP2002305352A JP2004140275A JP 2004140275 A JP2004140275 A JP 2004140275A JP 2002305352 A JP2002305352 A JP 2002305352A JP 2002305352 A JP2002305352 A JP 2002305352A JP 2004140275 A JP2004140275 A JP 2004140275A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- semiconductor chip
- semiconductor
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】高い放熱特性を有し、実装基板に配線制約を与えない半導体装置を提供する。
【解決手段】封止樹脂４によって封止された半導体チップ１を有する半導体装置で、ダイパッドを兼ねる放熱部５の下面に半導体チップ１を実装する。放熱部５の上面を封止樹脂４の外に露出させる。露出した放熱部５の上面に絶縁層６を形成する。封止樹脂４の底面と略同一面に配置された端子２と、半導体チップ１の電極とが、ワイヤ３により接続されている。
【選択図】 図１
【解決手段】封止樹脂４によって封止された半導体チップ１を有する半導体装置で、ダイパッドを兼ねる放熱部５の下面に半導体チップ１を実装する。放熱部５の上面を封止樹脂４の外に露出させる。露出した放熱部５の上面に絶縁層６を形成する。封止樹脂４の底面と略同一面に配置された端子２と、半導体チップ１の電極とが、ワイヤ３により接続されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に放熱部を有する半導体パッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化が進み、半導体装置の使用用途が拡大している。これに伴い、特に高出力用の半導体装置に対して高い放熱特性が求められるようになった。
放熱特性を向上させる方法として、半導体パッケージに放熱フィンを外付けする方法がある。しかし、この方法では、パッケージの外形サイズが大きくなってしまうため、製品（例えば、携帯用電子機器）における収納スペースの制約により、パッケージを実装することができないという問題があった。
【０００３】
また、別の方法として、図１１に示すように、半導体チップ１の裏面に放熱部５を設け、この放熱部５の下面を封止樹脂４の外に露出させる方法がある。この方法では、放熱部５から直接外気環境への放熱が可能であり、より多くの熱量を逃がすことができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、図１２に示すように、端子２と配線１１ｂとを半田１３を用いて接合して、図１１の半導体パッケージをプリント基板１２に実装する際、飛散した半田１３ａを介して放熱部５と配線１１ａとが接触する可能性があった。通常、この放熱部５及び端子２は、ハンダ表面処理が施されており導電性である。従って、かかる場合には、放熱部５と配線１１ａとの間でショートしてしまい、実装不良が発生してしまうという問題があった。なお、この問題は、飛散した半田１３ａに限らず、金属屑や埃などによっても発生する可能性があった。
特に、ノート型パーソナルコンピュータ、携帯情報端末（ＰＤＡ）、携帯電話およびポータブルＣＤ装置等の携帯用電子機器においては、半導体装置を高密度にプリント基板に実装し、さらに実装基板ユニットやモジュール部品を高密度に筐体に収納するため、かかる問題が発生しやすい。
【０００５】
また、上述した放熱部５と配線１１ａとの間のショートを防止するためには、プリント基板１２の表面のうちで放熱部５と対面する領域には配線を形成することができない。従って、実装基板の設計において配線に制約ができてしまうという問題があった。このため、実装基板のサイズが大きくなってしまうという問題があった。
【０００６】
本発明は、上記従来の課題を解決するためになされたもので、放熱特性を有し、実装基板に配線制約を与えない半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１の発明に係る半導体装置は、樹脂で封止された半導体チップを有する半導体装置であって、
前記半導体チップを下面に実装する放熱部であって、上面が前記樹脂の外に露出する放熱部と、
前記放熱部の上面に形成された絶縁層と、
前記樹脂の底面と略同一面に配置された端子と、
前記端子と、前記半導体チップの電極とを接続するワイヤと、
を備えたことを特徴とするものである。
【０００８】
請求項２の発明に係る半導体装置は、請求項１に記載の半導体装置において、
前記放熱部が、
前記半導体チップを下面に実装するダイパッドと、
前記ダイパッドの上面に形成されたヒートブロックと、
を備えたことを特徴とするものである。
【０００９】
請求項３の発明に係る半導体装置は、請求項１又は２に記載の半導体装置において、
前記端子と接続される配線を含む配線層が表面に形成された実装基板を更に備えたことを特徴とするものである。
【００１０】
請求項４の発明に係る半導体装置は、請求項１から３の何れかに記載の半導体装置において、
前記絶縁層が、有機絶縁性材料、有機絶縁性フィルム、有機絶縁性シート、金属酸化物層および無機材料の少なくとも１つを含むことを特徴とするものである。
【００１１】
請求項５の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記有機絶縁性材料が、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコン樹脂およびビニール樹脂の少なくとも１つを含むことを特徴とするものである。
【００１２】
請求項６の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記有機絶縁性フィルムが、ポリイミドフィルム、ポリアミドフィルム、ナイロンフィルムおよびビニール樹脂フィルムの少なくとも１つを含むことを特徴とするものである。
【００１３】
請求項７の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記有機絶縁性シートが、フッ素樹脂シートおよびエポキシ樹脂シートの少なくとも１つを含むことを特徴とするものである。
【００１４】
請求項８の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記金属酸化物層が、銅酸化物層、ニッケル酸化物層、クロム酸化物層および銀酸化物層の少なくとも１つを含むことを特徴とするものである。
【００１５】
請求項９の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記無機材料が、アルミナ、窒化珪素およびシリカの少なくとも１つを含むことを特徴とするものである。
【００１６】
請求項１０の発明に係る半導体装置の製造方法は、樹脂封止された半導体チップを有する半導体装置の製造方法であって、
リードフレームを構成する複数のダイパッドの下面に、前記半導体チップをそれぞれ搭載する工程と、
前記リードフレームの端子と、前記半導体チップの電極とをワイヤで接続する工程と、
前記ダイパッドの上面が露出するように、前記半導体チップを樹脂封止する工程と、
前記リードフレームから前記複数のダイパッドを切り離す工程と、
切り離された前記複数のダイパッドの上面に絶縁層をそれぞれ形成する工程と、
を含むことを特徴とするものである。
【００１７】
請求項１１の発明に係る半導体装置の製造方法は、樹脂封止された半導体チップを有する半導体装置の製造方法であって、
リードフレームを構成する複数のダイパッドの上面に、ヒートブロックをそれぞれ接合する工程と、
前記ダイパッドの下面に前記半導体チップを搭載する工程と、
前記リードフレームのリードと、前記半導体チップの電極とをワイヤで接続する工程と、
前記ヒートブロックの上面が露出するように、前記半導体チップを樹脂封止する工程と、
前記リードフレームから前記複数のダイパッドを切り離す工程と、
前記複数のダイパッドを切り離した後、前記ヒートブロックの上面に絶縁層を形成する工程と、
を含むことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００１９】
実施の形態１．
図１は、本発明の実施の形態１による半導体装置を説明するための断面図である。詳細には、本実施の形態１によるＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）の構造を説明するための断面図である。
図１に示すように、半導体チップ１の上面に、上面が封止樹脂４の外に露出するように放熱部５が設けられ、この放熱部５の上面に絶縁層６が設けられている。すなわち、パッケージの基板実装面とは反対の方向（すなわち半導体チップ１の上方）に放熱部５が設けられ、その放熱部５の上面に外気環境に露出する絶縁層６が設けられている。また、半導体チップ１の下面（主面）に形成された電極（図示省略）と、基板実装用の端子２とがワイヤ３により接続されている。端子２は、封止樹脂４の底面と概略同一の面に配置されている。
【００２０】
ここで、半導体チップ１は、例えばパワーが必要なパワーＩＣ等であり、封止樹脂４により封止されている。
また、封止樹脂４は、外部環境から半導体チップ１を保護するためのものである。半導体チップ１、上面を除いた放熱部５、ワイヤ３、及び、一部を除いた端子２は、封止樹脂４により封止され樹脂封止部を構成する。
また、放熱部５は、下面に半導体チップ１を搭載するダイパッドを兼ねるものである。
【００２１】
また、絶縁層６は、有機絶縁性材料、有機絶縁性フィルム、有機絶縁性シート、金属酸化物層又は無機材料である。
有機絶縁性材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコン樹脂、ビニール樹脂等が挙げられる。有機絶縁性フィルムとしては、例えば、ポリイミドフィルム、ポリアミドフィルム、ナイロンフィルム、ビニール樹脂フィルム等が挙げられる。有機絶縁性シートとしては、例えば、フッ素樹脂シート、エポキシ樹脂シート等が挙げられる。金属酸化物層としては、例えば、銅酸化物層、ニッケル酸化物層、クロム酸化物層、銀酸化物層等が挙げられる。無機材料としては、例えば、アルミナ、窒化珪素、シリカ等が挙げられる。
【００２２】
以上説明したように、本実施の形態１による半導体装置では、ダイパッドを兼ねる放熱部５の下面に半導体チップ１が実装され、封止樹脂４の外に露出する放熱部５上面に絶縁層６が形成されている。これにより、放熱部５を半導体チップ１の下面に配置した従来の半導体装置と比べて、より高い放熱特性が得られる。
また、詳細は後述するが、放熱部５と実装基板（プリント基板）の配線が対面しないため、放熱部５とプリント基板の配線との間で起こるショートを防止することができる。よって、プリント基板のパッケージ実装面において、配線の制約を無くすことができる。また、放熱部５上に形成された絶縁層６を、電子機器等の筐体に当接させることにより、外気環境への放熱よりもさらに高い放熱特性が得られる。
【００２３】
次に、本実施の形態１による半導体装置の変形例について説明する。
図２は、本実施の形態１による半導体装置の変形例を説明するための断面図である。
図２に示す変形例と、図１に示す半導体装置との相違点は、パッケージ構造がＱＦＮではなくＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）である点である。すなわち、端子２の形状が相違する。その他の構成は概略同一であるため、詳細な説明は省略する。
図２に示す変形例は、図１に示す半導体装置と同様に、ダイパッドを兼ねる放熱部５の下面に半導体チップ１を実装し、封止樹脂４の外に露出する放熱部５上面に絶縁層６を有している。また、端子２としてのリードは、ワイヤ３により半導体チップ１の電極（図示省略）に接続されている。
この変形例によっても、上述した本実施の形態１による半導体装置（図１）で得られる効果と同様の効果が得られる。
【００２４】
次に、半導体装置の基板実装について説明する。
図３は、図１に示した半導体装置を実装基板に実装した状態を示す断面図である。すなわち、図１に示したパッケージをプリント基板１２に実装した実装基板ユニットを示す図である。
図３に示すように、例えばガラスエポキシ基材からなるプリント基板１２の表面には、導体配線１１ａ，１１ｂを含む配線層が形成されている。この導体配線１１ｂと端子２とを接続材料としての半田１３を用いて接続することにより、図１に示した半導体パッケージがプリント基板１２上に実装される。
また、半導体装置の放熱面５の下方に、導体配線１１ａが配置されている。しかし、従来の半導体装置とは異なり、放熱部５とプリント基板１２の配線１１ａとは対面しない。従って、放熱部とプリント基板の配線との間でショートを確実に防止することができ、半導体装置の信頼性を向上させることができる。さらに、実装基板の配線制約を無くすことができ、プリント基板１２上の配線の自由度が大きくなる。これにより、プリント基板１２のサイズを小さくすることができ、また基板層数の増加を防止することができる。
【００２５】
また、図４は、図２に示した変形例を実装基板に実装した状態、すなわち、図２に示したパッケージをプリント基板１２に実装した実装基板ユニットを示す断面図である。図４に示した実装基板ユニットによっても、上記図３に示した実装基板ユニットで得られる効果と同様の効果が得られる。
【００２６】
次に、基板実装した半導体装置の電子機器筐体への収納について説明する。
図５は、実装基板に実装した半導体装置を電子機器筐体に収納した状態を示す断面図である。
図５に示すように、プリント基板１２上に半導体パッケージが実装されてなる実装基板ユニットが、基板サポートポスト１５を用いて筐体１４に収納されている。ここで、放熱部５上に形成された絶縁層６が筐体１４と当接している。すなわち、半導体チップ１で発生した熱が、放熱部５および絶縁層６を介して筐体１４に放熱される。これにより、外気環境に放熱する場合よりも高い放熱特性が得られる。
【００２７】
また、図６は、実装基板に実装した変形例を電子機器筐体に収納した状態を示す断面図である。この場合も、上記図５に示した場合で得られる効果と同様の効果が得られる。
【００２８】
次に、本実施の形態１による半導体装置の製造方法について説明する。
図７は、本実施の形態１による半導体装置の製造方法を説明するためのフローチャートである。詳細には、図１又は図２に示したパッケージ（ＱＦＮ，ＳＯＰ）の製造方法を説明するためのフローチャートである。
先ず、リードフレームの成形加工を行う（ステップＳ１１）。これにより、複数のダイパッド（放熱部）５および端子２が形成される。
【００２９】
次に、複数のダイパッド５の下面に半導体チップ１をそれぞれ搭載し、接合する（ステップＳ１２）。
そして、半導体チップ１下面の電極（図示省略）と、端子２とをワイヤ３により接続する（ステップＳ１３）。
次に、ダイパッド５の上面が露出するように、半導体チップ１を封止樹脂４により封止する（ステップＳ１４）。
そして、リードフレームから複数のダイパッド５及び対応する端子２を切り離して（すなわち、パッケージを個片化して）、端子２を所定の形状に加工する（ステップＳ１５）。ここで、端子２の基板実装面には半田処理が施される。
【００３０】
最後に、ダイパッド５の上面（露出面）に絶縁層６を形成する（ステップＳ１６）。
ここで、絶縁層６として有機絶縁性塗膜を用いる場合には、オフセット印刷、スタンピング印刷、スクリーニング印刷等の方法が用いられる。また、絶縁層６として有機絶縁性フィルム又は有機絶縁性シートを用いる場合には、ロール転写装置や自動貼り付け装置等でフィルム材又はシート材を貼り付ける。また、絶縁層６として金属酸化物層を用いる場合には、化学酸化液により酸化物層を形成するクロメート処理や、酸素リッチな酸化雰囲気中で加熱処理する方法が用いられる。また、絶縁層６として無機材料を用いる場合には、スラリーバイダーを塗布し、加熱焼成する方法が用いられる。
【００３１】
本実施の形態１による製造方法では、パッケージを個片化した後に、ダイパッド５の露出面上に絶縁層６を形成した。これにより、パッケージ組立工程における絶縁層６の破損を防止することができる。よって、半導体装置を製造した後でプリント基板への実装前に、目視検査選別工程が不要となる。
また、生産管理面では、絶縁層を形成しないで出荷する半導体装置と、絶縁層を形成して出荷する半導体装置とをパッケージの個片化まで共通に製造することができる。このため、仕様変更や仕掛かり在庫管理に柔軟に対応することができる。
【００３２】
なお、本実施の形態１では、パッケージ構造としてＱＦＮおよびＳＯＰについて説明したが、これに限らずＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等のパッケージ構造にも本発明を適用可能である（後述する実施の形態２についても同様）。
また、本実施の形態１では、絶縁層６を筐体１４に当接させているが、ヒートパイプを介して筐体に収納してもよい。この場合も、高い放熱特性が得られる（後述する実施の形態２についても同様）。
【００３３】
実施の形態２．
図８は、本発明の実施の形態２による半導体装置を説明するための断面図である。詳細には、本実施の形態２によるＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）の構造を説明するための断面図である。
図８に示す半導体装置は、図１に示す半導体装置において、下面に半導体チップ１を実装したダイパッド５上に、上面が封止樹脂４の外に露出するようにヒートブロック７が設けられ、このヒートブロック７の上面に絶縁層６が設けられたことを特徴とするものである。すなわち、ダイパッド５と絶縁層６との間に、ヒートブロック７を介在させたものである。
本実施の形態２による半導体装置では、実施の形態１による半導体装置よりも更に放熱特性を向上させることができる。
【００３４】
次に、本実施の形態２による半導体装置の変形例について説明する。
図９は、本実施の形態２による半導体装置の変形例を説明するための断面図である。
図９に示す変形例と、図８に示す半導体装置との相違点は、パッケージ構造がＱＦＮではなくＳＯＰである点である。
図９に示す変形例は、図８に示す半導体装置と同様に、下面に半導体チップ１を実装したダイパッド５の上面にヒートブロック７が設けられ、封止樹脂４の外に露出するヒートブロック７上面に絶縁層６が設けられている。
この変形例によっても、上述した本実施の形態２による半導体装置で得られる効果と同一の効果が得られる。
【００３５】
なお、上述した半導体装置の基板実装、さらに電子機器筐体への収納については、前述した実施の形態１と同様であるため、本実施の形態２では図示ならびにその説明を省略する。
【００３６】
次に、本実施の形態２による半導体装置の製造方法について説明する。
図１０は、本実施の形態２による半導体装置の製造方法を説明するためのフローチャートである。詳細には、図８又は図９に示したパッケージ（ＱＦＮ，ＳＯＰ）の製造方法を説明するためのフローチャートである。
先ず、リードフレームの成型加工を行う（ステップＳ２１）。これにより、複数のダイパッド５および端子２が形成される。
【００３７】
次に、複数のダイパッド５の上面にヒートブロック７をそれぞれ接合する（ステップＳ２２）。
そして、複数のダイパッド５の下面に半導体チップ１をそれぞれ搭載し、接合する（ステップＳ２３）。
次に、半導体チップ１上の電極（図示省略）と、端子２とをワイヤ３により接続する（ステップＳ２４）。
次に、ヒートブロック７の上面が露出するように、半導体チップ１を封止樹脂４により封止する（ステップＳ２５）。
そして、リードフレームから複数のダイパッド５及び対応する端子２を切り離して（すなわち、パッケージを個片化して）、端子としてのリード２を所定の形状に加工する（ステップＳ２６）。ここで、端子２の基板実装面には半田処理が施される。
最後に、ヒートブロック７の上面（露出面）に絶縁層６を形成する（ステップＳ２７）。なお、絶縁層６の形成方法については、前述の実施の形態１で説明した方法と同様であるので、説明を省略する。
【００３８】
本実施の形態２による半導体装置の製造方法では、パッケージを個片化した後に、ヒートブロック７の露出面に絶縁層を形成した。従って、前述した実施の形態１による製造方法で得られる効果と同様の効果が得られる。
【００３９】
【発明の効果】
本発明によれば、高い放熱特性を有し、実装基板に配線制約を与えない半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置を説明するための断面図である。
【図２】本発明の実施の形態１による半導体装置の変形例を説明するための断面図である。
【図３】図１に示した半導体装置を実装基板に実装した状態を示す断面図である。
【図４】図２に示した変形例を実装基板に実装した状態を示す断面図である。
【図５】実装基板に実装した半導体装置を電子機器筐体に収納した状態を示す断面図である。
【図６】実装基板に実装した変形例を電子機器筐体に収納した状態を示す断面図である。
【図７】本発明の実施の形態１による半導体装置の製造方法を説明するためのフローチャートである。
【図８】本発明の実施の形態２による半導体装置を説明するための断面図である。
【図９】本発明の実施の形態２による半導体装置の変形例を説明するための断面図である。
【図１０】本実施の形態２による半導体装置の製造方法を説明するためのフローチャートである。
【図１１】従来の半導体装置を説明するための断面図である。
【図１２】図１１に示す半導体装置を実装基板に実装した状態を示す断面図である。
【符号の説明】
１ 半導体チップ、 ２ 端子（リード）、 ３ ワイヤ、 ４ 封止樹脂、５ ダイパッド（放熱部）、 ６ 絶縁層、 ７ ヒートブロック、 １１ａ，１１ｂ 配線、 １２ プリント基板（実装基板）、 １３ 半田（接続材料）、 １４ 筐体、 １５ 基板サポートポスト。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に放熱部を有する半導体パッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の高集積化が進み、半導体装置の使用用途が拡大している。これに伴い、特に高出力用の半導体装置に対して高い放熱特性が求められるようになった。
放熱特性を向上させる方法として、半導体パッケージに放熱フィンを外付けする方法がある。しかし、この方法では、パッケージの外形サイズが大きくなってしまうため、製品（例えば、携帯用電子機器）における収納スペースの制約により、パッケージを実装することができないという問題があった。
【０００３】
また、別の方法として、図１１に示すように、半導体チップ１の裏面に放熱部５を設け、この放熱部５の下面を封止樹脂４の外に露出させる方法がある。この方法では、放熱部５から直接外気環境への放熱が可能であり、より多くの熱量を逃がすことができる。
【０００４】
【発明が解決しようとする課題】
しかしながら、図１２に示すように、端子２と配線１１ｂとを半田１３を用いて接合して、図１１の半導体パッケージをプリント基板１２に実装する際、飛散した半田１３ａを介して放熱部５と配線１１ａとが接触する可能性があった。通常、この放熱部５及び端子２は、ハンダ表面処理が施されており導電性である。従って、かかる場合には、放熱部５と配線１１ａとの間でショートしてしまい、実装不良が発生してしまうという問題があった。なお、この問題は、飛散した半田１３ａに限らず、金属屑や埃などによっても発生する可能性があった。
特に、ノート型パーソナルコンピュータ、携帯情報端末（ＰＤＡ）、携帯電話およびポータブルＣＤ装置等の携帯用電子機器においては、半導体装置を高密度にプリント基板に実装し、さらに実装基板ユニットやモジュール部品を高密度に筐体に収納するため、かかる問題が発生しやすい。
【０００５】
また、上述した放熱部５と配線１１ａとの間のショートを防止するためには、プリント基板１２の表面のうちで放熱部５と対面する領域には配線を形成することができない。従って、実装基板の設計において配線に制約ができてしまうという問題があった。このため、実装基板のサイズが大きくなってしまうという問題があった。
【０００６】
本発明は、上記従来の課題を解決するためになされたもので、放熱特性を有し、実装基板に配線制約を与えない半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１の発明に係る半導体装置は、樹脂で封止された半導体チップを有する半導体装置であって、
前記半導体チップを下面に実装する放熱部であって、上面が前記樹脂の外に露出する放熱部と、
前記放熱部の上面に形成された絶縁層と、
前記樹脂の底面と略同一面に配置された端子と、
前記端子と、前記半導体チップの電極とを接続するワイヤと、
を備えたことを特徴とするものである。
【０００８】
請求項２の発明に係る半導体装置は、請求項１に記載の半導体装置において、
前記放熱部が、
前記半導体チップを下面に実装するダイパッドと、
前記ダイパッドの上面に形成されたヒートブロックと、
を備えたことを特徴とするものである。
【０００９】
請求項３の発明に係る半導体装置は、請求項１又は２に記載の半導体装置において、
前記端子と接続される配線を含む配線層が表面に形成された実装基板を更に備えたことを特徴とするものである。
【００１０】
請求項４の発明に係る半導体装置は、請求項１から３の何れかに記載の半導体装置において、
前記絶縁層が、有機絶縁性材料、有機絶縁性フィルム、有機絶縁性シート、金属酸化物層および無機材料の少なくとも１つを含むことを特徴とするものである。
【００１１】
請求項５の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記有機絶縁性材料が、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコン樹脂およびビニール樹脂の少なくとも１つを含むことを特徴とするものである。
【００１２】
請求項６の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記有機絶縁性フィルムが、ポリイミドフィルム、ポリアミドフィルム、ナイロンフィルムおよびビニール樹脂フィルムの少なくとも１つを含むことを特徴とするものである。
【００１３】
請求項７の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記有機絶縁性シートが、フッ素樹脂シートおよびエポキシ樹脂シートの少なくとも１つを含むことを特徴とするものである。
【００１４】
請求項８の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記金属酸化物層が、銅酸化物層、ニッケル酸化物層、クロム酸化物層および銀酸化物層の少なくとも１つを含むことを特徴とするものである。
【００１５】
請求項９の発明に係る半導体装置は、請求項４に記載の半導体装置において、
前記無機材料が、アルミナ、窒化珪素およびシリカの少なくとも１つを含むことを特徴とするものである。
【００１６】
請求項１０の発明に係る半導体装置の製造方法は、樹脂封止された半導体チップを有する半導体装置の製造方法であって、
リードフレームを構成する複数のダイパッドの下面に、前記半導体チップをそれぞれ搭載する工程と、
前記リードフレームの端子と、前記半導体チップの電極とをワイヤで接続する工程と、
前記ダイパッドの上面が露出するように、前記半導体チップを樹脂封止する工程と、
前記リードフレームから前記複数のダイパッドを切り離す工程と、
切り離された前記複数のダイパッドの上面に絶縁層をそれぞれ形成する工程と、
を含むことを特徴とするものである。
【００１７】
請求項１１の発明に係る半導体装置の製造方法は、樹脂封止された半導体チップを有する半導体装置の製造方法であって、
リードフレームを構成する複数のダイパッドの上面に、ヒートブロックをそれぞれ接合する工程と、
前記ダイパッドの下面に前記半導体チップを搭載する工程と、
前記リードフレームのリードと、前記半導体チップの電極とをワイヤで接続する工程と、
前記ヒートブロックの上面が露出するように、前記半導体チップを樹脂封止する工程と、
前記リードフレームから前記複数のダイパッドを切り離す工程と、
前記複数のダイパッドを切り離した後、前記ヒートブロックの上面に絶縁層を形成する工程と、
を含むことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００１９】
実施の形態１．
図１は、本発明の実施の形態１による半導体装置を説明するための断面図である。詳細には、本実施の形態１によるＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）の構造を説明するための断面図である。
図１に示すように、半導体チップ１の上面に、上面が封止樹脂４の外に露出するように放熱部５が設けられ、この放熱部５の上面に絶縁層６が設けられている。すなわち、パッケージの基板実装面とは反対の方向（すなわち半導体チップ１の上方）に放熱部５が設けられ、その放熱部５の上面に外気環境に露出する絶縁層６が設けられている。また、半導体チップ１の下面（主面）に形成された電極（図示省略）と、基板実装用の端子２とがワイヤ３により接続されている。端子２は、封止樹脂４の底面と概略同一の面に配置されている。
【００２０】
ここで、半導体チップ１は、例えばパワーが必要なパワーＩＣ等であり、封止樹脂４により封止されている。
また、封止樹脂４は、外部環境から半導体チップ１を保護するためのものである。半導体チップ１、上面を除いた放熱部５、ワイヤ３、及び、一部を除いた端子２は、封止樹脂４により封止され樹脂封止部を構成する。
また、放熱部５は、下面に半導体チップ１を搭載するダイパッドを兼ねるものである。
【００２１】
また、絶縁層６は、有機絶縁性材料、有機絶縁性フィルム、有機絶縁性シート、金属酸化物層又は無機材料である。
有機絶縁性材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコン樹脂、ビニール樹脂等が挙げられる。有機絶縁性フィルムとしては、例えば、ポリイミドフィルム、ポリアミドフィルム、ナイロンフィルム、ビニール樹脂フィルム等が挙げられる。有機絶縁性シートとしては、例えば、フッ素樹脂シート、エポキシ樹脂シート等が挙げられる。金属酸化物層としては、例えば、銅酸化物層、ニッケル酸化物層、クロム酸化物層、銀酸化物層等が挙げられる。無機材料としては、例えば、アルミナ、窒化珪素、シリカ等が挙げられる。
【００２２】
以上説明したように、本実施の形態１による半導体装置では、ダイパッドを兼ねる放熱部５の下面に半導体チップ１が実装され、封止樹脂４の外に露出する放熱部５上面に絶縁層６が形成されている。これにより、放熱部５を半導体チップ１の下面に配置した従来の半導体装置と比べて、より高い放熱特性が得られる。
また、詳細は後述するが、放熱部５と実装基板（プリント基板）の配線が対面しないため、放熱部５とプリント基板の配線との間で起こるショートを防止することができる。よって、プリント基板のパッケージ実装面において、配線の制約を無くすことができる。また、放熱部５上に形成された絶縁層６を、電子機器等の筐体に当接させることにより、外気環境への放熱よりもさらに高い放熱特性が得られる。
【００２３】
次に、本実施の形態１による半導体装置の変形例について説明する。
図２は、本実施の形態１による半導体装置の変形例を説明するための断面図である。
図２に示す変形例と、図１に示す半導体装置との相違点は、パッケージ構造がＱＦＮではなくＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）である点である。すなわち、端子２の形状が相違する。その他の構成は概略同一であるため、詳細な説明は省略する。
図２に示す変形例は、図１に示す半導体装置と同様に、ダイパッドを兼ねる放熱部５の下面に半導体チップ１を実装し、封止樹脂４の外に露出する放熱部５上面に絶縁層６を有している。また、端子２としてのリードは、ワイヤ３により半導体チップ１の電極（図示省略）に接続されている。
この変形例によっても、上述した本実施の形態１による半導体装置（図１）で得られる効果と同様の効果が得られる。
【００２４】
次に、半導体装置の基板実装について説明する。
図３は、図１に示した半導体装置を実装基板に実装した状態を示す断面図である。すなわち、図１に示したパッケージをプリント基板１２に実装した実装基板ユニットを示す図である。
図３に示すように、例えばガラスエポキシ基材からなるプリント基板１２の表面には、導体配線１１ａ，１１ｂを含む配線層が形成されている。この導体配線１１ｂと端子２とを接続材料としての半田１３を用いて接続することにより、図１に示した半導体パッケージがプリント基板１２上に実装される。
また、半導体装置の放熱面５の下方に、導体配線１１ａが配置されている。しかし、従来の半導体装置とは異なり、放熱部５とプリント基板１２の配線１１ａとは対面しない。従って、放熱部とプリント基板の配線との間でショートを確実に防止することができ、半導体装置の信頼性を向上させることができる。さらに、実装基板の配線制約を無くすことができ、プリント基板１２上の配線の自由度が大きくなる。これにより、プリント基板１２のサイズを小さくすることができ、また基板層数の増加を防止することができる。
【００２５】
また、図４は、図２に示した変形例を実装基板に実装した状態、すなわち、図２に示したパッケージをプリント基板１２に実装した実装基板ユニットを示す断面図である。図４に示した実装基板ユニットによっても、上記図３に示した実装基板ユニットで得られる効果と同様の効果が得られる。
【００２６】
次に、基板実装した半導体装置の電子機器筐体への収納について説明する。
図５は、実装基板に実装した半導体装置を電子機器筐体に収納した状態を示す断面図である。
図５に示すように、プリント基板１２上に半導体パッケージが実装されてなる実装基板ユニットが、基板サポートポスト１５を用いて筐体１４に収納されている。ここで、放熱部５上に形成された絶縁層６が筐体１４と当接している。すなわち、半導体チップ１で発生した熱が、放熱部５および絶縁層６を介して筐体１４に放熱される。これにより、外気環境に放熱する場合よりも高い放熱特性が得られる。
【００２７】
また、図６は、実装基板に実装した変形例を電子機器筐体に収納した状態を示す断面図である。この場合も、上記図５に示した場合で得られる効果と同様の効果が得られる。
【００２８】
次に、本実施の形態１による半導体装置の製造方法について説明する。
図７は、本実施の形態１による半導体装置の製造方法を説明するためのフローチャートである。詳細には、図１又は図２に示したパッケージ（ＱＦＮ，ＳＯＰ）の製造方法を説明するためのフローチャートである。
先ず、リードフレームの成形加工を行う（ステップＳ１１）。これにより、複数のダイパッド（放熱部）５および端子２が形成される。
【００２９】
次に、複数のダイパッド５の下面に半導体チップ１をそれぞれ搭載し、接合する（ステップＳ１２）。
そして、半導体チップ１下面の電極（図示省略）と、端子２とをワイヤ３により接続する（ステップＳ１３）。
次に、ダイパッド５の上面が露出するように、半導体チップ１を封止樹脂４により封止する（ステップＳ１４）。
そして、リードフレームから複数のダイパッド５及び対応する端子２を切り離して（すなわち、パッケージを個片化して）、端子２を所定の形状に加工する（ステップＳ１５）。ここで、端子２の基板実装面には半田処理が施される。
【００３０】
最後に、ダイパッド５の上面（露出面）に絶縁層６を形成する（ステップＳ１６）。
ここで、絶縁層６として有機絶縁性塗膜を用いる場合には、オフセット印刷、スタンピング印刷、スクリーニング印刷等の方法が用いられる。また、絶縁層６として有機絶縁性フィルム又は有機絶縁性シートを用いる場合には、ロール転写装置や自動貼り付け装置等でフィルム材又はシート材を貼り付ける。また、絶縁層６として金属酸化物層を用いる場合には、化学酸化液により酸化物層を形成するクロメート処理や、酸素リッチな酸化雰囲気中で加熱処理する方法が用いられる。また、絶縁層６として無機材料を用いる場合には、スラリーバイダーを塗布し、加熱焼成する方法が用いられる。
【００３１】
本実施の形態１による製造方法では、パッケージを個片化した後に、ダイパッド５の露出面上に絶縁層６を形成した。これにより、パッケージ組立工程における絶縁層６の破損を防止することができる。よって、半導体装置を製造した後でプリント基板への実装前に、目視検査選別工程が不要となる。
また、生産管理面では、絶縁層を形成しないで出荷する半導体装置と、絶縁層を形成して出荷する半導体装置とをパッケージの個片化まで共通に製造することができる。このため、仕様変更や仕掛かり在庫管理に柔軟に対応することができる。
【００３２】
なお、本実施の形態１では、パッケージ構造としてＱＦＮおよびＳＯＰについて説明したが、これに限らずＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）等のパッケージ構造にも本発明を適用可能である（後述する実施の形態２についても同様）。
また、本実施の形態１では、絶縁層６を筐体１４に当接させているが、ヒートパイプを介して筐体に収納してもよい。この場合も、高い放熱特性が得られる（後述する実施の形態２についても同様）。
【００３３】
実施の形態２．
図８は、本発明の実施の形態２による半導体装置を説明するための断面図である。詳細には、本実施の形態２によるＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ ｐａｃｋａｇｅ）の構造を説明するための断面図である。
図８に示す半導体装置は、図１に示す半導体装置において、下面に半導体チップ１を実装したダイパッド５上に、上面が封止樹脂４の外に露出するようにヒートブロック７が設けられ、このヒートブロック７の上面に絶縁層６が設けられたことを特徴とするものである。すなわち、ダイパッド５と絶縁層６との間に、ヒートブロック７を介在させたものである。
本実施の形態２による半導体装置では、実施の形態１による半導体装置よりも更に放熱特性を向上させることができる。
【００３４】
次に、本実施の形態２による半導体装置の変形例について説明する。
図９は、本実施の形態２による半導体装置の変形例を説明するための断面図である。
図９に示す変形例と、図８に示す半導体装置との相違点は、パッケージ構造がＱＦＮではなくＳＯＰである点である。
図９に示す変形例は、図８に示す半導体装置と同様に、下面に半導体チップ１を実装したダイパッド５の上面にヒートブロック７が設けられ、封止樹脂４の外に露出するヒートブロック７上面に絶縁層６が設けられている。
この変形例によっても、上述した本実施の形態２による半導体装置で得られる効果と同一の効果が得られる。
【００３５】
なお、上述した半導体装置の基板実装、さらに電子機器筐体への収納については、前述した実施の形態１と同様であるため、本実施の形態２では図示ならびにその説明を省略する。
【００３６】
次に、本実施の形態２による半導体装置の製造方法について説明する。
図１０は、本実施の形態２による半導体装置の製造方法を説明するためのフローチャートである。詳細には、図８又は図９に示したパッケージ（ＱＦＮ，ＳＯＰ）の製造方法を説明するためのフローチャートである。
先ず、リードフレームの成型加工を行う（ステップＳ２１）。これにより、複数のダイパッド５および端子２が形成される。
【００３７】
次に、複数のダイパッド５の上面にヒートブロック７をそれぞれ接合する（ステップＳ２２）。
そして、複数のダイパッド５の下面に半導体チップ１をそれぞれ搭載し、接合する（ステップＳ２３）。
次に、半導体チップ１上の電極（図示省略）と、端子２とをワイヤ３により接続する（ステップＳ２４）。
次に、ヒートブロック７の上面が露出するように、半導体チップ１を封止樹脂４により封止する（ステップＳ２５）。
そして、リードフレームから複数のダイパッド５及び対応する端子２を切り離して（すなわち、パッケージを個片化して）、端子としてのリード２を所定の形状に加工する（ステップＳ２６）。ここで、端子２の基板実装面には半田処理が施される。
最後に、ヒートブロック７の上面（露出面）に絶縁層６を形成する（ステップＳ２７）。なお、絶縁層６の形成方法については、前述の実施の形態１で説明した方法と同様であるので、説明を省略する。
【００３８】
本実施の形態２による半導体装置の製造方法では、パッケージを個片化した後に、ヒートブロック７の露出面に絶縁層を形成した。従って、前述した実施の形態１による製造方法で得られる効果と同様の効果が得られる。
【００３９】
【発明の効果】
本発明によれば、高い放熱特性を有し、実装基板に配線制約を与えない半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１による半導体装置を説明するための断面図である。
【図２】本発明の実施の形態１による半導体装置の変形例を説明するための断面図である。
【図３】図１に示した半導体装置を実装基板に実装した状態を示す断面図である。
【図４】図２に示した変形例を実装基板に実装した状態を示す断面図である。
【図５】実装基板に実装した半導体装置を電子機器筐体に収納した状態を示す断面図である。
【図６】実装基板に実装した変形例を電子機器筐体に収納した状態を示す断面図である。
【図７】本発明の実施の形態１による半導体装置の製造方法を説明するためのフローチャートである。
【図８】本発明の実施の形態２による半導体装置を説明するための断面図である。
【図９】本発明の実施の形態２による半導体装置の変形例を説明するための断面図である。
【図１０】本実施の形態２による半導体装置の製造方法を説明するためのフローチャートである。
【図１１】従来の半導体装置を説明するための断面図である。
【図１２】図１１に示す半導体装置を実装基板に実装した状態を示す断面図である。
【符号の説明】
１ 半導体チップ、 ２ 端子（リード）、 ３ ワイヤ、 ４ 封止樹脂、５ ダイパッド（放熱部）、 ６ 絶縁層、 ７ ヒートブロック、 １１ａ，１１ｂ 配線、 １２ プリント基板（実装基板）、 １３ 半田（接続材料）、 １４ 筐体、 １５ 基板サポートポスト。
Claims (11)
- 樹脂で封止された半導体チップを有する半導体装置であって、
前記半導体チップを下面に実装する放熱部であって、上面が前記樹脂の外に露出する放熱部と、
前記放熱部の上面に形成された絶縁層と、
前記樹脂の底面と略同一面に配置された端子と、
前記端子と、前記半導体チップの電極とを接続するワイヤと、
を備えたことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記放熱部が、
前記半導体チップを下面に実装するダイパッドと、
前記ダイパッドの上面に形成されたヒートブロックと、
を備えたことを特徴とする半導体装置。 - 請求項１又は２に記載の半導体装置において、
前記端子と接続される配線を含む配線層が表面に形成された実装基板を更に備えたことを特徴とする半導体装置。 - 請求項１から３の何れかに記載の半導体装置において、
前記絶縁層が、有機絶縁性材料、有機絶縁性フィルム、有機絶縁性シート、金属酸化物層および無機材料の少なくとも１つを含むことを特徴とする半導体装置。 - 請求項４に記載の半導体装置において、
前記有機絶縁性材料が、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコン樹脂およびビニール樹脂の少なくとも１つを含むことを特徴とする半導体装置。 - 請求項４に記載の半導体装置において、
前記有機絶縁性フィルムが、ポリイミドフィルム、ポリアミドフィルム、ナイロンフィルムおよびビニール樹脂フィルムの少なくとも１つを含むことを特徴とする半導体装置。 - 請求項４に記載の半導体装置において、
前記有機絶縁性シートが、フッ素樹脂シートおよびエポキシ樹脂シートの少なくとも１つを含むことを特徴とする半導体装置。 - 請求項４に記載の半導体装置において、
前記金属酸化物層が、銅酸化物層、ニッケル酸化物層、クロム酸化物層および銀酸化物層の少なくとも１つを含むことを特徴とする半導体装置。 - 請求項４に記載の半導体装置において、
前記無機材料が、アルミナ、窒化珪素およびシリカの少なくとも１つを含むことを特徴とする半導体装置。 - 樹脂封止された半導体チップを有する半導体装置の製造方法であって、
リードフレームを構成する複数のダイパッドの下面に、前記半導体チップをそれぞれ搭載する工程と、
前記リードフレームの端子と、前記半導体チップの電極とをワイヤで接続する工程と、
前記ダイパッドの上面が露出するように、前記半導体チップを樹脂封止する工程と、
前記リードフレームから前記複数のダイパッドを切り離す工程と、
切り離された前記複数のダイパッドの上面に絶縁層をそれぞれ形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 樹脂封止された半導体チップを有する半導体装置の製造方法であって、
リードフレームを構成する複数のダイパッドの上面に、ヒートブロックをそれぞれ接合する工程と、
前記ダイパッドの下面に前記半導体チップを搭載する工程と、
前記リードフレームのリードと、前記半導体チップの電極とをワイヤで接続する工程と、
前記ヒートブロックの上面が露出するように、前記半導体チップを樹脂封止する工程と、
前記リードフレームから前記複数のダイパッドを切り離す工程と、
前記複数のダイパッドを切り離した後、前記ヒートブロックの上面に絶縁層を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305352A JP2004140275A (ja) | 2002-10-21 | 2002-10-21 | 半導体装置及びその製造方法 |
| KR1020020082272A KR20040034313A (ko) | 2002-10-21 | 2002-12-23 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002305352A JP2004140275A (ja) | 2002-10-21 | 2002-10-21 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004140275A true JP2004140275A (ja) | 2004-05-13 |
Family
ID=32452481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002305352A Withdrawn JP2004140275A (ja) | 2002-10-21 | 2002-10-21 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2004140275A (ja) |
| KR (1) | KR20040034313A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165498A (ja) * | 2004-11-10 | 2006-06-22 | Fuji Electric Holdings Co Ltd | 半導体装置および、半導体装置の製造方法 |
| US8058736B2 (en) | 2006-06-09 | 2011-11-15 | Renesas Electronics Corporation | Semiconductor device having heat spreader with center opening |
| WO2018003356A1 (ja) * | 2016-06-28 | 2018-01-04 | 日本ゼオン株式会社 | 放熱装置 |
| CN110323185A (zh) * | 2018-03-28 | 2019-10-11 | 英飞凌科技股份有限公司 | 半导体封装系统 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940760B1 (ko) * | 2007-07-30 | 2010-02-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
-
2002
- 2002-10-21 JP JP2002305352A patent/JP2004140275A/ja not_active Withdrawn
- 2002-12-23 KR KR1020020082272A patent/KR20040034313A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006165498A (ja) * | 2004-11-10 | 2006-06-22 | Fuji Electric Holdings Co Ltd | 半導体装置および、半導体装置の製造方法 |
| US8058736B2 (en) | 2006-06-09 | 2011-11-15 | Renesas Electronics Corporation | Semiconductor device having heat spreader with center opening |
| WO2018003356A1 (ja) * | 2016-06-28 | 2018-01-04 | 日本ゼオン株式会社 | 放熱装置 |
| CN109315081A (zh) * | 2016-06-28 | 2019-02-05 | 日本瑞翁株式会社 | 散热装置 |
| CN110323185A (zh) * | 2018-03-28 | 2019-10-11 | 英飞凌科技股份有限公司 | 半导体封装系统 |
| CN110323185B (zh) * | 2018-03-28 | 2023-10-31 | 英飞凌科技股份有限公司 | 半导体封装系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040034313A (ko) | 2004-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7829995B2 (en) | Semiconductor device and method of fabrication | |
| US7049696B2 (en) | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device | |
| JP2003249607A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11312764A (ja) | エリアアレイ型半導体パッケージ及びその製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| US6876087B2 (en) | Chip scale package with heat dissipating part | |
| JP2006196709A (ja) | 半導体装置およびその製造方法 | |
| JP2005064479A (ja) | 回路モジュール | |
| US20120306064A1 (en) | Chip package | |
| US6643136B2 (en) | Multi-chip package with embedded cooling element | |
| JP2004031650A (ja) | リードレスパッケージおよび半導体装置 | |
| US7310224B2 (en) | Electronic apparatus with thermal module | |
| US6410977B1 (en) | Semiconductor device, circuit board electronic instrument and method of making a semiconductor device | |
| JP2004140275A (ja) | 半導体装置及びその製造方法 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JP4919689B2 (ja) | モジュール基板 | |
| JP2007036035A (ja) | 半導体装置 | |
| JP2000156460A (ja) | 半導体装置 | |
| US20080283982A1 (en) | Multi-chip semiconductor device having leads and method for fabricating the same | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| US8531022B2 (en) | Routable array metal integrated circuit package | |
| KR20080084075A (ko) | 적층 반도체 패키지 | |
| JPH0817974A (ja) | 放熱構造を持つｂｇａ型ｌｓｉパッケージ | |
| JP2007234683A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |