KR20040034313A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20040034313A
KR20040034313A KR1020020082272A KR20020082272A KR20040034313A KR 20040034313 A KR20040034313 A KR 20040034313A KR 1020020082272 A KR1020020082272 A KR 1020020082272A KR 20020082272 A KR20020082272 A KR 20020082272A KR 20040034313 A KR20040034313 A KR 20040034313A
Authority
KR
South Korea
Prior art keywords
semiconductor device
semiconductor chip
resin
heat dissipation
semiconductor
Prior art date
Application number
KR1020020082272A
Other languages
English (en)
Inventor
코바야시마사오
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20040034313A publication Critical patent/KR20040034313A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

높은 방열특성을 가져, 실장기판에 배선제약을 주지 않은 반도체장치를 제공한다. 밀봉수지(4)에 의해서 밀봉된 반도체칩(1)을 갖는 반도체장치에서, 다이패드를 겸하는 방열부(5)의 하면에 반도체칩(1)을 실장한다. 방열부(5)의 상면을 밀봉수지(4)의 밖으로 노출시킨다. 노출한 방열부(5)의 상면에 절연층(6)을 형성한다. 밀봉수지(4)의 저면과 대략 동일면에 배치된 단자(2)와, 반도체칩(1)의 전극이, 와이어(3)에 의해 접속되어 있다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 반도체장치 및 그의 제조방법에 관한 것으로, 특히 방열부를 갖는 반도체 패키지 및 그 제조방법에 관한 것이다.
최근, 반도체장치의 고집적화가 진행하여, 반도체장치의 사용용도가 확대되고 있다. 이것에 따라, 특히 고출력용의 반도체장치에 대해 높은 방열특성이 요청되게 되었다.
방열특성을 향상시키는 방법으로서, 반도체 패키지에 방열핀을 외부부착하는 방법이 있다. 그러나, 이 방법에서는, 패키지의 외형 사이즈가 커져 버리기 때문에, 제품(예를 들면, 휴대용 전자기기)에 있어서의 수납공간의 제약에 의해, 패키지를 실장할 수 없다고 하는 문제가 있었다.
또한, 또 다른 방법으로서, 도 11에 나타낸 바와 같이, 반도체칩(1)의 이면에 방열부(5)를 설치하여, 이 방열부(5)의 하면을 밀봉수지(4)의 밖으로 노출시키는 방법이 있다. 이 방법에서는, 방열부(5)로부터 직접 외기환경에의 방열이 가능하여, 보다 많은 열량을 없앨 수 있다.
그렇지만, 도 12에 나타낸 바와 같이, 단자(2)와 배선(11b)을 땜납(13)을 사용하여 접합하고, 도 11의 반도체 패키지를 프린트 기판(12)에 실장할 때, 비산한 땜납(13a)을 통해 방열부(5)와 배선(11a)이 접촉할 가능성이 있었다. 통상, 이 방열부(5) 및 단자(2)는, 땜납 표면처리가 시행되고 있어 도전성이다. 따라서, 이러한 경우에는, 방열부(5)와 배선(11a) 사이에서 쇼트가 되어 버려, 실장불량이 발생하여 버린다고 하는 문제가 있었다. 이때, 이 문제는, 비산한 땜납(13a)에 한정되지 않고, 금속 쓰레기나 먼지 등에 의해서도 발생할 가능성이 있었다.
특히, 노트형 퍼스널컴퓨터, 휴대정보단말(PDA), 휴대전화 및 포터블 CD 장치 등의 휴대용 전자기기에 있어서는, 반도체장치를 고밀도로 프린트 기판에 실장하고, 더구나 실장기판 유니트나 모듈 부품을 고밀도로 케이스에 수납하기 때문에, 이러한 문제가 발생하기 쉽다.
또한, 전술한 방열부(5)와 배선(11a) 사이의 쇼트를 방지하기 위해서는, 프린트 기판(12)의 표면 내부에 방열부(5)와 대면하는 영역에는 배선을 형성할 수 없다. 따라서, 실장기판의 설계에 있어서 배선이 생겨 버린다고 하는 문제가 있었다. 이 때문에, 실장기판의 사이즈가 커져 버린다고 하는 문제가 있었다.
본 발명은, 상기 종래의 과제를 해결하기 위해 행해진 것으로, 방열특성을 갖고, 실장기판에 배선 제약을 주지 않은 반도체장치를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 의한 반도체장치를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예 1에 의한 반도체장치의 변형예를 설명하기 위한 단면도이다.
도 3은 도 1에 나타낸 반도체장치를 실장기판에 실장한 상태를 나타낸 단면도이다.
도 4는 도 2에 나타낸 변형예를 실장기판에 실장한 상태를 나타낸 단면도이다.
도 5는 실장기판에 실장한 반도체장치를 전자기기 케이스에 수납한 상태를 나타낸 단면도이다.
도 6은 실장기판에 실장한 변형예를 전자기기 케이스에 수납한 상태를 나타낸 단면도이다.
도 7은 본 발명의 실시예 1에 의한 반도체장치의 제조방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 실시예 2에 의한 반도체장치를 설명하기 위한 단면도이다.
도 9는 본 발명의 실시예 2에 의한 반도체장치의 변형예를 설명하기 위한 단면도이다.
도 10은 본 실시예 2에 의한 반도체장치의 제조방법을 설명하기 위한 흐름도이다.
도 11은 종래의 반도체장치를 설명하기 위한 단면도이다.
도 12는 도 11에 나타낸 반도체장치를 실장기판에 실장한 상태를 나타낸 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 반도체칩2: 단자(리드)
3: 와이어4: 밀봉수지
5: 다이패드(방열부)6: 절연층
7: 히트블록11a, 11b: 배선
12: 프린트 기판(실장기판)
13: 땜납(접속재료)14: 케이스
15: 기판 서포트 포스트
본 발명의 제 1 국면에 관한 반도체장치는, 수지로 밀봉된 반도체칩을 갖는 반도체장치에 있어서,
상기 반도체칩을 하면에 실장하는 방열부로서, 상면이 상기 수지의 밖으로 노출하는 방열부와,
상기 방열부의 상면에 형성된 절연층과,
상기 수지의 저면과 대략 동일면에 배치된 단자와,
상기 단자와, 상기 반도체칩의 전극을 접속하는 와이어를 구비한 것을 특징으로 하는 것이다.
본 발명의 제 2 국면에 관한 반도체장치는, 제 1 국면의 반도체장치에 있어서,
상기 방열부가,
상기 반도체칩을 하면에 실장되는 다이패드와,
상기 다이패드의 상면에 형성된 히트블록을 구비한 것을 특징으로 하는 것이다.
본 발명의 제 3 국면에 관한 반도체장치는, 제 1 국면 또는 제 2 국면의 반도체장치에 있어서,
상기 단자와 접속되는 배선을 포함하는 배선층이 표면에 형성된 실장기판을 더 구비한 것을 특징으로 하는 것이다.
본 발명의 제 4 국면에 관한 반도체장치는, 제 1 국면 내지 제 3 국면 중 어느 하나의 반도체장치에 있어서,
상기 절연층이, 유기절연성 재료, 유기절연성 필름, 유기절연성 시이트, 금속산화물층 및 무기재료 중 적어도 하나를 포함하는 것을 특징으로 하는 것이다.
본 발명의 제 5 국면에 관한 반도체장치는, 제 4 국면의 반도체장치에 있어서,
상기 유기절연성 재료가, 에폭시수지, 폴리이미드수지, 페놀수지, 실리콘수지 및 비닐수지 중 적어도 하나를 포함하는 것을 특징으로 하는 것이다.
본 발명의 제 6 국면에 관한 반도체장치는, 제 4 국면의 반도체장치에 있어서,
상기 유기절연성 필름이, 폴리이미드 필름, 폴리아미드 필름, 나일론 필름 및 비닐수지 필름 중 적어도 하나를 포함하는 것을 특징으로 하는 것이다.
본 발명의 제 7 국면에 관한 반도체장치는, 제 4 국면의 반도체장치에 있어서,
상기 유기절연성 시이트가, 불소수지 시이트 및 에폭시수지 시이트 중 적어도 하나를 포함하는 것을 특징으로 하는 것이다.
본 발명의 제 8 국면에 관한 반도체장치는, 제 4 국면의 반도체장치에 있어서, 상기 금속산화물층이, 구리산화물층, 니켈산화물층, 크롬산화물층 및 은산화물층 중 적어도 하나를 포함하는 것을 특징으로 하는 것이다.
본 발명의 제 9 국면에 관한 반도체장치는, 제 4 국면의 반도체장치에 있어서,
상기 무기재료가, 알루미나, 질화규소 및 실리카 중 적어도 하나를 포함하는 것을 특징으로 하는 것이다.
본 발명의 일면에 관한 반도체장치의 제조방법은, 수지밀봉된 반도체칩을 갖는 반도체장치의 제조방법에 있어서,
리드 프레임을 구성하는 복수의 다이패드의 하면에, 상기 반도체칩을 각각 탑재하는 공정과,
상기 리드 프레임의 단자와, 상기 반도체칩의 전극을 와이어로 접속하는 공정과,
상기 다이패드의 상면이 노출하도록, 상기 반도체칩을 수지밀봉하는 공정과,
상기 리드 프레임으로부터 상기 복수의 다이패드를 분리하는 공정과,
분리된 상기 복수의 다이패드의 상면에 절연층을 각각 형성하는 공정을 포함하는 것을 특징으로 하는 것이다.
본 발명의 또 다른 일면에 관한 반도체장치의 제조방법은, 수지밀봉된 반도체칩을 갖는 반도체장치의 제조방법에 있어서,
리드 프레임을 구성하는 복수의 다이패드의 상면에, 히트블록을 각각 접합하는 공정과,
상기 다이패드의 하면에 상기 반도체칩을 탑재하는 공정과,
상기 리드 프레임의 리드와, 상기 반도체칩의 전극을 와이어로 접속하는 공정과,
상기 히트블록의 상면이 노출하도록, 상기 반도체칩을 수지밀봉하는 공정과,
상기 리드 프레임으로부터 상기 복수의 다이패드를 분리하는 공정과,
상기 복수의 다이패드를 분리한 후, 상기 히트블록의 상면에 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 것이다.
[발명의 실시예]
이하, 도면을 참조하여 본 발명의 실시예에 관해서 설명한다. 도면 중, 동일 또는 해당하는 부분에는 동일한 부호를 붙여 그 설명을 간략화 내지 생략하는 경우가 있다.
실시예 1:
도 1은, 본 발명의 실시예 1에 의한 반도체장치를 설명하기 위한 단면도이다. 상세하게는, 본 실시예 1에 의한 QFN(Quad Flat Non-leaded package)의 구조를 설명하기 위한 단면도이다.
도 1에 나타낸 바와 같이, 반도체칩(1)의 상면에, 상면이 밀봉수지(4)의 밖으로 노출하도록 방열부(5)가 설치되고, 이 방열부(5)의 상면에 절연층(6)이 설치된다. 즉, 패키지의 기판 실장면과는 반대의 방향(즉, 반도체칩(1)의 윗쪽)에 방열부(5)가 설치되고, 그 방열부(5)의 상면에 외기환경에 노출하는 절연층(6)이 설치되어 있다. 또한, 반도체칩(1)의 하면(주표면)에 형성된 전극(도시 생략)과, 기판실장용의 단자(2)가 와이어(3)에 의해 접속되어 있다. 단자(2)는, 밀봉수지(4)의 저면과 개략 동일한 면에 배치되어 있다.
여기서, 반도체칩(1)은, 예를 들면 파워가 필요한 파워 IC 등으로, 밀봉수지(4)에 의해 밀봉되어 있다.
또한, 밀봉수지(4)는, 외부환경으로부터 반도체칩(1)을 보호하기 위한 것이다. 반도체칩(1), 상면을 제외한 방열부(5), 와이어(3) 및 일부를 제외한 단자(2)는, 밀봉수지(4)에 의해 밀봉되어 수지밀봉부를 구성한다.
또한, 방열부(5)는, 하면에 반도체칩(1)을 탑재하는 다이패드를 겸하는 것이다.
또한, 절연층(6)은, 유기절연성 재료, 유기절연성 필름, 유기절연성 시이트, 금속산화물층 또는 무기재료이다.
유기절연성 재료로서는, 예를 들면, 에폭시수지, 폴리이미드수지, 페놀수지, 실리콘수지, 비닐수지 등을 들 수 있다. 유기절연성 필름으로서는, 예를 들면, 폴리이미드 필름, 폴리아미드 필름, 나일론 필름, 비닐수지 필름 등을 들 수 있다. 유기절연성 시이트로서는, 예를 들면, 불소수지 시이트, 에폭시수지 시이트 등을 들 수 있다. 금속산화물층으로서는, 예를 들면, 구리산화물층, 니켈산화물층, 크롬산화물층, 은산화물층 등을 들 수 있다. 무기재료로서는, 예를 들면, 알루미나, 질화규소, 실리카 등을 들 수 있다.
이상 설명한 바와 같이, 본 실시예 1에 의한 반도체장치에는, 다이패드를 겸하는 방열부(5)의 하면에 반도체칩(1)이 실장되고, 밀봉수지(4)의 밖으로 노출하는 방열부(5) 상면에 절연층(6)이 형성되어 있다. 이에 따라, 방열부(5)를 반도체칩(1)의 하면에 배치한 종래의 반도체장치와 비교하여, 보다 높은 방열특성을 얻을 수 있다.
또한, 상세한 것은 후술하지만, 방열부(5)와 실장기판(프린트 기판)의 배선이 대면하지 않기 때문에, 방열부(5)와 프린트 기판의 배선 사이에서 발생하는 쇼트를 방지할 수 있다. 따라서, 프린트 기판의 패키지 실장면에서, 배선의 제약을 없앨 수 있다. 또한, 방열부(5) 상에 형성된 절연층(6)을, 전자기기 등의 케이스에 접촉시킴으로써, 외기환경에의 방열보다도 더욱 높은 방열특성를 얻을 수 있다.
다음에, 본 실시예 1에 의한 반도체장치의 변형예에 관해서 설명한다.
도 2는, 본 실시예 1에 의한 반도체장치의 변형예를 설명하기 위한 단면도이다.
도 2에 나타낸 변형예와, 도 1에 나타낸 반도체장치와의 상위점은, 패키지 구조가 QFN이 아니라 SOP(Small Outline Package)인 점이다. 즉, 단자(2)의 형상이상위하다. 그 밖의 구성은 대략 동일하기 때문에, 상세한 설명은 생략한다.
도 2에 나타낸 변형예는, 도 1에 나타낸 반도체장치와 마찬가지로, 다이패드를 겸하는 방열부(5)의 하면에 반도체칩(1)을 실장하고, 밀봉수지(4)의 밖으로 노출하는 방열부(5) 상면에 절연층(6)을 가지고 있다. 또한, 단자(2)로서의 리드는, 와이어(3)에 의해 반도체칩(1)의 전극(도시 생략)에 접속되어 있다.
이 변형예에 의해서도, 전술한 본 실시예 1에 의한 반도체장치(도 1)에서 얻을 수 있는 효과와 동일한 효과를 얻을 수 있다.
다음에, 반도체장치의 기판실장에 관해서 설명한다.
도 3은, 도 1에 나타낸 반도체장치를 실장기판에 실장한 상태를 나타낸 단면도이다. 즉, 도 1에 나타낸 패키지를 프린트 기판(12)에 실장한 실장기판 유니트를 도시한 도면이다.
도 3에 나타낸 바와 같이, 예를 들면 유리에폭시 기재로 이루어지는 프린트 기판(12)의 표면에는, 도체배선(11a, 11b)을 포함하는 배선층이 형성되어 있다. 이 도체배선(11b)과 단자(2)를 접속재료로서의 땜납(13)을 사용하여 접속하는 것에 의해, 도 1에 나타낸 반도체 패키지가 프린트 기판(12) 상에 실장된다.
또한, 반도체장치의 방열면(5)의 아래쪽으로 도체배선(11a)이 배치되어 있다. 그러나, 종래의 반도체장치와는 달리, 방열부(5)와 프린트 기판(12)의 배선(11a)과는 대면하지 않는다. 따라서, 방열부와 프린트 기판의 배선과의 사이에서 쇼트를 확실히 방지할 수 있어, 반도체장치의 신뢰성을 향상시킬 수 있다. 더구나, 실장기판의 배선제약을 없앨 수 있어, 프린트 기판(12) 상의 배선의 자유도가커진다. 이에 따라, 프린트 기판(12)의 사이즈를 작게 할 수 있고, 또한 기판층수의 증가를 방지할 수 있다.
또한, 도 4는, 도 2에 나타낸 변형예를 실장기판에 실장한 상태, 즉, 도 2에 나타낸 패키지를 프린트 기판(12)에 실장한 실장기판 유니트를 나타낸 단면도이다. 도 4에 나타낸 실장기판 유니트에 의해서도, 상기 도 3에 나타낸 실장기판 유니트에서 얻을 수 있는 효과와 동일한 효과를 얻을 수 있다.
다음에, 기판 실장된 반도체장치의 전기기기 케이스에의 수납에 관해서 설명한다.
도 5는, 실장기판에 실장한 반도체장치를 전자기기(1) 케이스에 수납한 상태를 나타낸 단면도이다.
도 5에 나타낸 바와 같이, 프린트 기판(12) 상에 반도체 패키지가 실장되어 이루어진 실장기판 유니트가, 기판 서포트 포스트(15)를 사용하여 케이스(14)에 수납되어 있다. 여기서, 방열부(5) 상에 형성된 절연층(6)이 케이스(14)와 접촉하고 있다. 즉, 반도체칩(1)에서 발생한 열이, 방열부(5) 및 절연층(6)을 통해 케이스(14)로 방열된다. 이에 따라, 외기환경으로 방열하는 경우보다도 높은 방열특성을 얻을 수 있다.
또한, 도 6은, 실장기판에 실장한 변형예를 전자기기 케이스에 수납한 상태를 나타낸 단면도이다. 이 경우도, 상기 도 5에 나타낸 경우에 얻을 수 있는 효과와 동일한 효과를 얻을 수 있다.
다음에, 본 실시예 1에 의한 반도체장치의 제조방법에 관해서 설명한다.
도 7은, 본 실시예 1에 의한 반도체장치의 제조방법을 설명하기 위한 흐름도이다. 상세하게는, 도 1 또는 도 2에 나타낸 패키지(QFN, SOP)의 제조방법을 설명하기 위한 흐름도이다.
우선, 리드 프레임의 성형가공을 행한다(스텝 S11). 이에 따라, 복수의 다이패드(방열부)(5) 및 단자(2)가 형성된다.
다음에, 복수의 다이패드(5)의 하면에 반도체칩(1)을 각각 탑재하여, 접합한다(스텝 S12).
그리고, 반도체칩(1) 하면의 전극(도시 생략)과, 단자(2)를 와이어(3)에 의해 접속한다(스텝 S13).
다음에, 다이패드(5)의 상면이 노출하도록, 반도체칩(1)을 밀봉수지(4)에 의해 밀봉한다(스텝 S14).
그리고, 리드 프레임으로부터 복수의 다이패드(5) 및 대응하는 단자(2)를 분리하여(즉, 패키지를 개별화하여), 단자(2)를 소정의 형상으로 가공한다(스텝 S15). 여기서, 단자(2)의 기판실장면에는 땜납처리가 시행된다.
마지막으로, 다이패드(5)의 상면(노출면)에 절연층(6)을 형성한다(스텝 S16)
여기서, 절연층(6)으로서 유기절연성 도포막을 사용하는 경우에는, 오프셋 인쇄, 스탬핑 인쇄, 스크리닝 인쇄 등의 방법이 사용된다. 또한, 절연층(6)으로서 유기절연성 필름 또는 유기절연성 시이트를 사용하는 경우에는, 롤 전사장치나 자동부착장치 등으로 필름재 또는 시이트재를 붙인다. 또한, 절연층(6)으로서 금속산화물층을 사용하는 경우에는, 화학산화액에 의해 산화물층을 형성하는 크로메이트처리나, 산소가 리치한 산화분위기중에서 가열처리하는 방법이 사용된다. 또한, 절연층(6)으로서 무기재료를 사용하는 경우에는, 슬러리 바인더를 도포하고, 가열소성하는 방법이 사용된다.
본 실시예 1에 의한 제조방법에서는, 패키지를 개별화한 후에, 다이패드(5)의 노출면 상에 절연층(6)을 형성하였다. 이에 따라, 패키지 조립공정에서의 절연층(6)의 파손을 방지할 수 있다. 따라서, 반도체장치를 제조한 후에 프린트 기판에의 실장전에, 육안검사 선별공정이 불필요해진다.
또한, 생산관리면에서는, 절연층을 형성하지 않고 출하하는 반도체장치와, 절연층을 형성하여 출하하는 반도체장치를 패키지의 개별화까지 공통으로 제조할 수 있다. 이 때문에, 사양 변경이나 완성품 재고관리에 유연하게 대응할 수 있다.
이때, 본 실시예 1에서는, 패키지 구조로서 QFN 및 SOP에 관해서 설명하였지만, 이것에 한하지 않고 QFP(Quad Flat Package), SON(Small Outline Non-leaded package), LGA(Land Grid Array), BGA(Ball Grid Array) 등의 패키지 구조에도 본 발명을 적용가능하다(후술하는 실시예 2에 관해서도 동일).
또한, 본 실시예 1에서는, 절연층(6)을 케이스(14)에 접촉시키고 있지만, 히트 파이프를 거쳐 케이스에 수납하여도 된다. 이 경우도, 높은 방열특성을 얻을 수 있다(후술하는 실시예 2에 대해서도 동일).
실시예 2:
도 8은, 본 발명의 실시예 2에 의한 반도체장치를 설명하기 위한 단면도이다. 상세하게는, 본 실시예 2에 의한 QFN(Quad Flat Non-leaded package)의 구조를 설명하기 위한 단면도이다.
도 8에 나타낸 반도체장치는, 도 1에 나타낸 반도체장치에 있어서, 하면에 반도체칩(1)을 실장한 다이패드(5) 상에, 상면이 밀봉수지(4)의 밖으로 노출하도록 히트블록(7)이 설치되고, 이 히트블록(7)의 상면에 절연층(6)이 설치된 것을 특징으로 하는 것이다. 즉, 다이패드(5)와 절연층(6) 사이에, 히트블록(7)을 개재시킨 것이다.
본 실시예 2에 의한 반도체장치에서는, 실시예 1에 의한 반도체장치보다도 더욱 방열특성을 향상시킬 수 있다.
다음에, 본 실시예 2에 의한 반도체장치의 변형예에 관해서 설명한다.
도 9는, 본 실시예 2에 의한 반도체장치의 변형예를 설명하기 위한 단면도이다.
도 9에 나타낸 변형예와, 도 8에 나타낸 반도체장치의 상위점은, 패키지 구조가 QFN이 아니라 SOP인 점이다.
도 9에 나타낸 변형예는, 도 8에 나타낸 반도체장치와 마찬가지로, 하면에 반도체칩(1)을 실장한 다이패드(5)의 상면에 히트블록(7)이 설치되고, 밀봉수지(4)의 밖으로 노출하는 히트블록(7) 상면에 절연층(6)이 설치되어 있다.
이 변형예에 의해서도, 전술한 본 실시예 2에 의한 반도체장치에서 얻을 수 있는 효과와 동일한 효과를 얻을 수 있다.
이때, 전술한 반도체장치의 기판실장, 더구나 전자기기 케이스에의 수납에관해서는, 전술한 실시예 1과 동일하기 때문에, 본 실시예 2에서는 도시 및 그 설명을 생략한다.
다음에, 본 실시예 2에 의한 반도체장치의 제조방법에 관해서 설명한다.
도 10은, 본 실시예 2에 의한 반도체장치의 제조방법을 설명하기 위한 흐름도이다. 상세하게는, 도 8 또는 도 9에 나타낸 패키지(QFN, SOP)의 제조방법을 설명하기 위한 흐름도이다.
우선, 리드 프레임의 성형가공을 행한다(스텝 S21). 이에 따라, 복수의 다이패드(5) 및 단자(2)가 형성된다.
다음에, 복수의 다이패드(5)의 상면에 히트블록(7)을 각각 접합한다(스텝 S22).
그리고, 복수의 다이패드(5)의 하면에 반도체칩(1)을 각각 탑재하여, 접합한다(스텝 S23).
다음에, 반도체칩(1) 상의 전극(도시 생략)과, 단자(2)를 와이어(3)에 의해 접속한다(스텝 S24).
다음에, 히트블록(7)의 상면이 노출하도록, 반도체칩(1)을 밀봉수지(4)에 의해 밀봉한다(스텝 S25).
그리고, 리드 프레임으로부터 복수의 다이패드(5) 및 대응하는 단자(2)를 분리하고(즉, 패키지를 개별화하고), 단자로서의 리드(2)를 소정의 형태로 가공한다(스텝 S26). 여기서, 단자(2)의 기판실장면에는 땜납처리가 시행된다.
마지막으로, 히트블록(7)의 상면(노출면)에 절연층(6)을 형성한다(스텝S27). 이때, 절연층(6)의 형성방법에 관해서는, 전술의 실시예 1에서 설명한 방법과 동일하기 때문에, 설명을 생략한다.
본 실시예 2에 의한 반도체장치의 제조방법에서는, 패키지를 개별화한 후에, 히트블록(7)의 노출면에 절연층을 형성하였다. 따라서, 전술한 실시예 1에 의한 제조방법에서 얻을 수 있는 효과와 동일한 효과를 얻을 수 있다.
본 발명에 따르면, 높은 방열특성을 갖고, 실장기판에 배선제약을 주지 않은 반도체장치를 제공할 수 있다.

Claims (3)

  1. 수지로 밀봉된 반도체칩을 갖는 반도체장치에 있어서,
    상기 반도체칩을 하면에 실장하는 방열부로서, 상면이 상기 수지의 밖으로 노출하는 방열부와,
    상기 방열부의 상면에 형성된 절연층과,
    상기 수지의 저면과 대략 동일면에 배치된 단자와,
    상기 단자와, 상기 반도체칩의 전극을 접속하는 와이어를 구비한 것을 특징으로 하는 반도체장치.
  2. 수지밀봉된 반도체칩을 갖는 반도체장치의 제조방법에 있어서,
    리드 프레임을 구성하는 복수의 다이패드의 하면에, 상기 반도체칩을 각각 탑재하는 공정과,
    상기 리드 프레임의 단자와, 상기 반도체칩의 전극을 와이어로 접속하는 공정과,
    상기 다이패드의 상면이 노출하도록, 상기 반도체칩을 수지밀봉하는 공정과,
    상기 리드 프레임으로부터 상기 복수의 다이패드를 분리하는 공정과,
    분리된 상기 복수의 다이패드의 상면에 절연층을 각각 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 수지밀봉된 반도체칩을 갖는 반도체장치의 제조방법에 있어서,
    리드 프레임을 구성하는 복수의 다이패드의 상면에, 히트블록을 각각 접합하는 공정과,
    상기 다이패드의 하면에 상기 반도체칩을 탑재하는 공정과,
    상기 리드 프레임의 리드와, 상기 반도체칩의 전극을 와이어로 접속하는 공정과,
    상기 히트블록의 상면이 노출하도록, 상기 반도체칩을 수지밀봉하는 공정과,
    상기 리드 프레임으로부터 상기 복수의 다이패드를 분리하는 공정과,
    상기 복수의 다이패드를 분리한 후, 상기 히트블록의 상면에 절연층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1020020082272A 2002-10-21 2002-12-23 반도체장치 및 그 제조방법 KR20040034313A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00305352 2002-10-21
JP2002305352A JP2004140275A (ja) 2002-10-21 2002-10-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20040034313A true KR20040034313A (ko) 2004-04-28

Family

ID=32452481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020082272A KR20040034313A (ko) 2002-10-21 2002-12-23 반도체장치 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP2004140275A (ko)
KR (1) KR20040034313A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940760B1 (ko) * 2007-07-30 2010-02-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4784150B2 (ja) * 2004-11-10 2011-10-05 富士電機株式会社 半導体装置および、半導体装置の製造方法
TW200810040A (en) 2006-06-09 2008-02-16 Nec Electronics Corp Semiconductor device and apparatus and method for manufacturing the same
KR20190021230A (ko) * 2016-06-28 2019-03-05 니폰 제온 가부시키가이샤 방열 장치
DE102018204764A1 (de) * 2018-03-28 2019-10-02 Infineon Technologies Ag Halbleiter- packagesystem

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940760B1 (ko) * 2007-07-30 2010-02-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Also Published As

Publication number Publication date
JP2004140275A (ja) 2004-05-13

Similar Documents

Publication Publication Date Title
KR100611880B1 (ko) 측면 높이가 낮은 볼 격자 배열 반도체 패키지 및 이를 반도체 소자에 장착하는 방법
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US8072057B2 (en) Semiconductor device and method of fabrication
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
US5684330A (en) Chip-sized package having metal circuit substrate
US7049696B2 (en) IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device
KR20030018642A (ko) 스택 칩 모듈
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
US20120306064A1 (en) Chip package
JP2010141295A (ja) 基板上シュリンクパッケージ
US6643136B2 (en) Multi-chip package with embedded cooling element
KR100236016B1 (ko) 적층형 반도체 패키지 및 그의 어셈블리 방법
US7310224B2 (en) Electronic apparatus with thermal module
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
CN111710668A (zh) 半导体封装结构、其制作方法和电子设备
KR20040034313A (ko) 반도체장치 및 그 제조방법
JP2000156460A (ja) 半導体装置
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR100474193B1 (ko) 비지에이패키지및그제조방법
JPH10154768A (ja) 半導体装置及びその製造方法
US8531022B2 (en) Routable array metal integrated circuit package
KR20080084075A (ko) 적층 반도체 패키지
KR20030060436A (ko) 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈
KR950003906B1 (ko) 탭 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application