CN111710668A - 半导体封装结构、其制作方法和电子设备 - Google Patents

半导体封装结构、其制作方法和电子设备 Download PDF

Info

Publication number
CN111710668A
CN111710668A CN202010854096.3A CN202010854096A CN111710668A CN 111710668 A CN111710668 A CN 111710668A CN 202010854096 A CN202010854096 A CN 202010854096A CN 111710668 A CN111710668 A CN 111710668A
Authority
CN
China
Prior art keywords
chip
substrate
lead frame
mounting surface
support portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010854096.3A
Other languages
English (en)
Inventor
王新
张粮佶
张政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010854096.3A priority Critical patent/CN111710668A/zh
Publication of CN111710668A publication Critical patent/CN111710668A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请提供了一种半导体封装结构、其制作方法和电子设备，涉及半导体技术领域。半导体封装结构包括了基板、第一芯片、引线框架、第二芯片以及塑封体。第一芯片设置于基板，第二芯片贴装于引线框架的安装面，引线框架设置于基板，并令安装面朝向基板。这样使得第一芯片、第二芯片位于安装面和基板之间，第二芯片位于第一芯片上方，相较于各个芯片平铺于基板，该结构可以缩小整体封装尺寸。同时，引线框架可以起到承载第二芯片的作用，也可以起到散热盖的作用，第二芯片产生的热量可以通过引线框架散发出去，散热效率较高。

Description

半导体封装结构、其制作方法和电子设备
技术领域
本申请涉及半导体领域，具体而言，涉及一种半导体封装结构、其制作方法和电子设备。
背景技术
随着集成电路制造技术的进步，电子设备都向小型化，快速化发展。芯片中晶体管等有源器件运算时会产生热量，随着芯片中晶体管的数目越来越多，发热量也越来越大，在芯片面积不随之大幅增加的情况下，器件发热密度越来越高，现有的半导体封装结构的难以兼顾结构紧凑和散热效率。
发明内容
本申请的目的包括提供一种半导体封装结构，其具有结构紧凑、散热性能好。本申请还提供了上述半导体封装结构的制作方法和包含有上述半导体封装结构的电子设备。
本申请的实施例可以这样实现：
第一方面，本申请实施例提供一种半导体封装结构，包括：
基板，基板上设置有线路；
设置于基板的引线框架，引线框架设置有信号线，信号线与基板的线路连接，引线框架具有朝向基板表面的安装面；
设置于基板的第一芯片，第一芯片与基板的线路电连接，第一芯片位于安装面与基板之间；
设置于安装面的第二芯片，第二芯片与引线框架上的信号线电连接；
塑封体，塑封体包裹第一芯片、第二芯片以及至少部分引线框架。
在可选的实施方式中，还包括位于引线框架与基板之间的元器件；
元器件连接于安装面并与信号线电连接，或者，元器件连接于基板并与基板的线路电连接。
在可选的实施方式中，元器件包括贴片电阻、贴片电容中的至少一种。
在可选的实施方式中，引线框架包括与基板连接的第一支撑部和第二支撑部，以及连接于第一支撑部和第二支撑部之间的第三支撑部，第一支撑部、第二支撑部以及第三支撑部形成罩体结构将第一芯片罩在引线框架内，安装面位于第三支撑部，信号线从第三支撑部延伸至第一支撑部或第二支撑部。
在可选的实施方式中，引线框架的部分远离基板的一侧具有散热区域，散热区域未被塑封体覆盖。
在可选的实施方式中，散热区域覆盖有绝缘层。
在可选的实施方式中，信号线延伸至安装面，第二芯片为倒装芯片，其管脚与信号线直接连接。
在可选的实施方式中，第一芯片的管脚通过打线的方式与基板的线路连接。
第二方面，本申请实施例提供一种半导体封装结构的制作方法，包括：
在基板上安装第一芯片，第一芯片与基板上的线路电连接；
在引线框架的安装面上贴装第二芯片，第二芯片与引线框架上的信号线电连接；
将引线框架安装于基板，使安装面朝向基板，且信号线与基板的线路连接，第一芯片、第二芯片位于安装面与基板之间；
制作塑封体将第一芯片、第二芯片以及至少部分引线框架包裹起来。
在可选的实施方式中，在将引线框架安装于基板之前，半导体封装结构的制作方法还包括：
在基板上贴装元器件，使得元器件与基板的线路电连接，和/或，在安装面上贴装元器件，使得元器件与基板的线路电连接；
在将引线框架安装于基板之后，元器件位于引线框架与基板之间。
第三方面，本申请实施例提供一种电子设备，包括上述第一方面任一实施方式中提供的半导体封装结构。
本申请实施例的有益效果包括：
本申请实施例提供的半导体封装结构包括了基板、第一芯片、引线框架、第二芯片以及塑封体。第一芯片设置于基板，第二芯片贴装于引线框架的安装面，引线框架设置于基板，并令安装面朝向基板。这样使得第一芯片、第二芯片位于安装面和基板之间，第二芯片位于第一芯片上方，相较于各个芯片平铺于基板，该结构可以缩小整体封装尺寸。同时，引线框架可以起到承载第二芯片的作用，也可以起到散热盖的作用，第二芯片产生的热量可以通过引线框架散发出去，散热效率较高。
本申请实施例提供的制作方法用于制作本申请实施例提供的半导体封装结构。本申请实施例提供的电子设备包括本申请实施例提供的半导体封装结构，因此其散热效果好，也有利于实现小型化。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请一种实施例提供的半导体封装结构的示意图；
图2为本申请一种实施例中引线框架的示意图；
图3为本申请实施例中半导体封装结构的制作方法的流程图；
图4至图8为本申请实施例中半导体封装结构在制作过程中的不同状态图。
图标：010-半导体封装结构；100-基板；110-锡球；200-第一芯片；300-引线框架；310-第一支撑部；320-第二支撑部；330-第三支撑部；340-绝缘层；350-信号线；360-散热区域；400-第二芯片；500-元器件；600-塑封体。
具体实施方式
传统SIP（System in Package，系统级封装）封装结构中包含了多种功能器件，随着半导体封装结构的小型化、紧凑化的趋势，器件发热密度越来越高，过热问题已成为目前制约半导体封装技术发展的瓶颈。以散热路径来看，封装中芯片产生的热主要分成向上和向下两部分，向上部分的热会透过塑封材料传递到环境空间，向下的热则是透过基板传递到环境空间。由于塑封材料的热传导系数较小（导热系数约为0.94 W/mK）。自然对流条件下可假设芯片产生的热大部分都往下传。但若采用将芯片平铺于基板的方式，会导致封装体积较大，若采用将芯片叠装，则热量难以朝上或朝下散发。通过外加均热片或散热片来降低热源的集中，会导致封装结构的体积增大。现有封装结构难以兼顾封装体积和散热效率两个方面。
为了改善上述的问题，本申请实施例提供一种半导体封装结构，其具有较为紧凑的结构和较好的散热效率。另外，本申请实施例还提供了该半导体封装结构的制作方法和包含有该封装结构的电子设备。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
图1为本申请一种实施例提供的半导体封装结构010的示意图。如图1所示，本实施例提供的半导体封装结构010包括基板100、设置于基板100的第一芯片200、引线框架300、设置于引线框架300的第二芯片400以及将第一芯片200、第二芯片400以及至少部分引线框架300包裹起来的塑封体600。另外，在本实施例中，半导体封装结构010还包括阵列设置于基板100背面（背离第一芯片200的一侧）的锡球110。
在本实施例中，基板100为陶瓷基板或者有机基板，基板100上设置有线路，用于信号的传输。在本实施例中，基板100的线路包括位于基板100表面的焊盘，焊盘可以用于连接各器件、引线框架300等。第一芯片200设置于基板100的表面，第一芯片200与基板100的线路电连接。可选的，第一芯片200的管脚位于第一芯片200背离基板100的一侧，并且第一芯片200通过打线的方式与基板100的线路（可以为基板100表面的焊盘）连接。在本实施例中第一芯片200位于引线框架300与基板100之间。
图2为本申请一种实施例中引线框架300的示意图。请参照图1和图2，在本申请实施例中，引线框架300上设置有信号线350，信号线350与基板100的线路连接，具体的，可以通过与基板100表面的焊盘来与基板100的线路连接。引线框架300具有朝向基板100表面的安装面，第二芯片400贴装于安装面，第二芯片400与引线框架300上的信号线350电连接。引线框架300通过信号线350能够实现第二芯片400的通信，并且为第二芯片400提供支撑作用。信号线350可以为铜质，引线框架300中提供支撑力的主体材料可以是树脂材料，比如环氧树脂。
具体的，引线框架300的信号线350延伸至安装面，第二芯片400为倒装芯片，其管脚与信号线350直接连接。通过这种方式，更有利于第二芯片400向引线框架300进行散热，相较于向导热系数较小的塑封材料散热，该散热方法的散热效率更高。
如图1所示，在可选的实施方式中，引线框架300包括与基板100连接的第一支撑部310和第二支撑部320，以及连接于第一支撑部310和第二支撑部320之间的第三支撑部330，第一支撑部310、第二支撑部320以及第三支撑部330形成罩体结构将第一芯片200罩在引线框架300内，安装面位于第三支撑部330，信号线350从第三支撑部330延伸至第一支撑部310或第二支撑部320。在本实施例中，呈罩体结构的引线框架300其开口向基板100，另外，引线框架300在沿垂直于图1展示平面的两端也是敞开的，以便于塑封材料进入到引线框架300内对第一芯片200、第二芯片400进行包裹。在本实施例中，第一支撑部310和第二支撑部320向外倾斜，使得引线框架300的开口呈外敞的形式，因此有利于在引线框架300与基板100之间设置更多的器件。应当理解，在本申请的其他实施例中，引线框架300的具体形状可以进行调整，比如其截面设置成半圆形。
如图1所示，本申请实施例的引线框架300远离基板100的一侧具有散热区域360，散热区域360未被塑封体600覆盖。在本实施例中，散热区域360与贴装第二芯片400的安装面处于相背的两侧，散热区域360不覆盖塑封体600能够提高第二芯片400的散热效率。热量可以通过引线框架300，直接散发到环境中。可选的，散热区域360覆盖有绝缘层340，通过设置绝缘层340，可以方便后续安装散热片等部件，同时又避免了散热片等部件造成引线框架300内的信号线350短路。绝缘层340可以使用散热性能较好的硅胶等材料。
在可选的实施方式中，引线框架300与基板100之间还设置有元器件500。元器件500连接于安装面并与信号线350电连接，或者，元器件500连接于基板100并与基板100的线路电连接。如图1所示，本实施例的若干元器件500中既有连接于基板100的元器件500、也有连接于引线框架300内侧的元器件500。元器件500可以是贴片电阻、贴片电容等。图1所示的实施例中，位于引线框架300上的元器件500连接在第三支撑部330上，在其他实施例中，也可以安装于第一支撑部310、第二支撑部320上。
应当注意，本申请实施例中的第一芯片200和第二芯片400，均为切割后的晶圆，其上设置有电路以实现相应的功能。
本申请实施例提供的半导体封装结构010使用了引线框架300，将第二芯片400架设在第一芯片200的上方，并将元器件500、第一芯片200、第二芯片400罩在引线框架300内，既起到了对第一芯片200、第二芯片400、元器件500的保护作用，也对第二芯片400和元器件500起到支撑作用。同时，第二芯片400和部分元器件500可以通过引线框架300散热，将热量以较短的散热路径传输到环境中，因此引线框架300还起到了散热盖的作用，整个封装结构散热效率高、结构紧凑。
图3为本申请实施例中半导体封装结构的制作方法的流程图；图4至图8为本申请实施例中半导体封装结构在制作过程中的不同状态图。请参照图3，本申请实施例提供的半导体封装结构的制作方法可用于制作图1实施例的半导体封装结构010，该制作方法包括：
步骤S100，在基板上安装第一芯片，第一芯片与基板上的线路电连接。
以制作本申请实施例提供的半导体封装结构010为例，由于基板100上还需要安装电容、电阻等元器件500，因此可以首先在基板100上对应第一芯片200和元器件500的位置划胶、钢网印刷锡膏，然后贴装第一芯片200和元器件500。第一芯片200的管脚背离基板100，接着通过打线方式将第一芯片200的管脚通过引线与基板100的线路连接，具体可连接在基板100表面的焊盘上。得到如图4所示的结构。
步骤S200，在引线框架的安装面上贴装第二芯片，第二芯片与引线框架上的信号线电连接。
以制作本申请实施例提供的半导体封装结构010为例，如图5所示，本实施例所使用的引线框架300为罩体结构，可在引线框架300内侧的安装面，也就是第三支撑部330的内侧面对应第二芯片400的位置印刷锡膏，然后贴装第二芯片400。可选的，还可以将一些元器件500也贴装在引线框架300的内侧，元器件500可以贴装在第三支撑部330，也可以贴装在第一支撑部310、第二支撑部320。应当理解，步骤S200也可以在步骤S100之前进行，或者与步骤S100同时进行。
步骤S300，将引线框架安装于基板，使安装面朝向基板，且信号线与基板的线路连接，第一芯片、第二芯片位于安装面与基板之间。
以制作本申请实施例提供的半导体封装结构010为例，将图5所示的附带有元器件500和第二芯片400的引线框架300翻转，使安装面朝向基板100，将引线框架300安装于基板100，令引线框架300上的信号线350（如图2所示）与基板100上的线路（可以是焊盘）相连，如图6所示。如此实现了第二芯片400以及引线框架300上的元器件500与基板100电连接。进一步的，引线框架300的部分远离基板100的一侧具有散热区域360，如图7所示，还可以在散热区域360铺设绝缘层340。散热区域360是用于将第二芯片400产生的热量向外传递，散热区域360上铺设绝缘层340后，更方便外加散热片等辅助散热的结构，而不会导致引线框架300上的信号线350短路。具体的，绝缘层340可以是散热硅胶。在图7实施例中，绝缘层340铺设与第三支撑部330的外侧，也即是背离第二芯片400的一侧。
步骤S400，制作塑封体将第一芯片、第二芯片以及至少部分引线框架包裹起来。
以制作本申请实施例提供的半导体封装结构010为例，在图7的结构基础上制作塑封体600来将第一芯片200、第二芯片400以及元器件500包裹起来，起到保护作用。在制作塑封体600时，可以暴露出引线框架300的顶部，也就是覆盖有绝缘层340（或者没有覆盖绝缘层340）的散热区域360，这样使得整个半导体封装结构010能够具有更好的散热性能。如图8所示，引线框架300的第一支撑部310、第二支撑部320被塑封体600包裹，而覆盖有绝缘层340的第三支撑部330背离第二芯片400的一侧，也就是散热区域360，未覆盖塑封材料。
在形成塑封体600之后，在基板100背离第一芯片200的一侧进行植球，形成阵列的锡球110，得到如图1实施例所示的半导体封装结构010。
本申请实施例还提供一种电子设备（图中未示出），包括了本申请实施例提供的半导体封装结构010，或者包括本申请实施例提供的制作方法制得的半导体封装结构010。
综上，本申请实施例提供了一种半导体封装结构010、其制作方法和电子设备。本申请实施例提供的半导体封装结构010包括了基板100、第一芯片200、引线框架300、第二芯片400以及塑封体600。第一芯片200设置于基板100，第二芯片400贴装于引线框架300的安装面，引线框架300设置于基板100，并令安装面朝向基板100。这样使得第一芯片200、第二芯片400位于安装面和基板100之间，第二芯片400位于第一芯片200上方，相较于各个芯片平铺于基板100，该结构可以缩小整体封装尺寸。同时，引线框架300可以起到承载第二芯片400的作用，也可以起到散热盖的作用，第二芯片400产生的热量可以通过引线框架300散发出去，散热效率较高。
本申请实施例提供的制作方法用于制作本申请实施例提供的半导体封装结构010。本申请实施例提供的电子设备包括本申请实施例提供的半导体封装结构010，因此其散热效果好，也有利于实现小型化。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：
基板，所述基板上设置有线路；
设置于所述基板的引线框架，所述引线框架设置有信号线，所述信号线与所述基板的线路连接，所述引线框架具有朝向所述基板表面的安装面；
设置于所述基板的第一芯片，所述第一芯片与所述基板的线路电连接，所述第一芯片位于所述安装面与所述基板之间；
设置于所述安装面的第二芯片，所述第二芯片与所述引线框架上的信号线电连接；
塑封体，所述塑封体包裹所述第一芯片、所述第二芯片以及至少部分所述引线框架。
2.根据权利要求1所述的半导体封装结构，其特征在于，还包括位于所述引线框架与所述基板之间的元器件；
所述元器件连接于所述安装面并与所述信号线电连接，或者，所述元器件连接于所述基板并与所述基板的线路电连接。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述元器件包括贴片电阻、贴片电容中的至少一种。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述引线框架包括与所述基板连接的第一支撑部和第二支撑部，以及连接于所述第一支撑部和所述第二支撑部之间的第三支撑部，所述第一支撑部、所述第二支撑部以及所述第三支撑部形成罩体结构将所述第一芯片罩在所述引线框架内，所述安装面位于所述第三支撑部，所述信号线从所述第三支撑部延伸至所述第一支撑部或所述第二支撑部。
5.根据权利要求1所述的半导体封装结构，其特征在于，所述引线框架的部分远离所述基板的一侧具有散热区域，所述散热区域未被所述塑封体覆盖。
6.根据权利要求5所述的半导体封装结构，其特征在于，所述散热区域覆盖有绝缘层。
7.根据权利要求1所述的半导体封装结构，其特征在于，所述信号线延伸至所述安装面，所述第二芯片为倒装芯片，其管脚与所述信号线直接连接。
8.根据权利要求1所述的半导体封装结构，其特征在于，所述第一芯片的管脚通过打线的方式与所述基板的线路连接。
9.一种半导体封装结构的制作方法，其特征在于，包括：
在基板上安装第一芯片，所述第一芯片与所述基板上的线路电连接；
在引线框架的安装面上贴装第二芯片，所述第二芯片与所述引线框架上的信号线电连接；
将所述引线框架安装于所述基板，使所述安装面朝向所述基板，且所述信号线与所述基板的线路连接，所述第一芯片、所述第二芯片位于所述安装面与所述基板之间；
制作塑封体将所述第一芯片、所述第二芯片以及至少部分所述引线框架包裹起来。
10.一种电子设备，其特征在于，包括权利要求1-8中任一项所述的半导体封装结构。
CN202010854096.3A 2020-08-24 2020-08-24 半导体封装结构、其制作方法和电子设备 Pending CN111710668A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010854096.3A CN111710668A (zh) 2020-08-24 2020-08-24 半导体封装结构、其制作方法和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010854096.3A CN111710668A (zh) 2020-08-24 2020-08-24 半导体封装结构、其制作方法和电子设备

Publications (1)

Publication Number Publication Date
CN111710668A true CN111710668A (zh) 2020-09-25

Family

ID=72547373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010854096.3A Pending CN111710668A (zh) 2020-08-24 2020-08-24 半导体封装结构、其制作方法和电子设备

Country Status (1)

Country Link
CN (1) CN111710668A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599425A (zh) * 2020-12-14 2021-04-02 苏州华太电子技术有限公司 应用于电子器件的混合封装方法及混合封装结构
CN114942493A (zh) * 2022-05-05 2022-08-26 武汉光迅科技股份有限公司 一种芯片组件、光器件及组装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197820A (ja) * 1997-09-17 1999-04-09 Toyota Autom Loom Works Ltd 電磁シールド用導体パターンが形成された回路基板
CN105074917A (zh) * 2013-03-11 2015-11-18 高通股份有限公司 用于射频多芯片集成电路封装的电磁干扰外壳
CN209880582U (zh) * 2019-06-17 2019-12-31 青岛歌尔微电子研究院有限公司 一种方形扁平无引脚封装

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197820A (ja) * 1997-09-17 1999-04-09 Toyota Autom Loom Works Ltd 電磁シールド用導体パターンが形成された回路基板
CN105074917A (zh) * 2013-03-11 2015-11-18 高通股份有限公司 用于射频多芯片集成电路封装的电磁干扰外壳
CN209880582U (zh) * 2019-06-17 2019-12-31 青岛歌尔微电子研究院有限公司 一种方形扁平无引脚封装

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599425A (zh) * 2020-12-14 2021-04-02 苏州华太电子技术有限公司 应用于电子器件的混合封装方法及混合封装结构
CN114942493A (zh) * 2022-05-05 2022-08-26 武汉光迅科技股份有限公司 一种芯片组件、光器件及组装方法
CN114942493B (zh) * 2022-05-05 2024-01-30 武汉光迅科技股份有限公司 一种芯片组件、光器件及组装方法

Similar Documents

Publication Publication Date Title
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US6720649B2 (en) Semiconductor package with heat dissipating structure
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US7061079B2 (en) Chip package structure and manufacturing method thereof
US6731015B2 (en) Super low profile package with stacked dies
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US7772692B2 (en) Semiconductor device with cooling member
EP0380570A4 (en) Heat dissipating interconnect tape for use in tape automated bonding
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US6643136B2 (en) Multi-chip package with embedded cooling element
CN111710668A (zh) 半导体封装结构、其制作方法和电子设备
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US6858932B2 (en) Packaged semiconductor device and method of formation
JP2002373968A (ja) 電子回路装置およびその製造方法
JP4919689B2 (ja) モジュール基板
US6437984B1 (en) Thermally enhanced chip scale package
KR20220077762A (ko) 방열층을 포함한 반도체 패키지
JPH09330994A (ja) 半導体装置
JP3408375B2 (ja) 半導体装置
CN116759397A (zh) 一种芯片封装结构及其制备方法
JP2004235280A (ja) 半導体素子収納用パッケージ
JPH07142636A (ja) 半導体パッケージおよび半導体デバイス
JPH07307421A (ja) Ｌｓｉチップ及びそのパッケージング構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200925