JPH1197820A - 電磁シールド用導体パターンが形成された回路基板 - Google Patents

電磁シールド用導体パターンが形成された回路基板

Info

Publication number
JPH1197820A
JPH1197820A JP9252271A JP25227197A JPH1197820A JP H1197820 A JPH1197820 A JP H1197820A JP 9252271 A JP9252271 A JP 9252271A JP 25227197 A JP25227197 A JP 25227197A JP H1197820 A JPH1197820 A JP H1197820A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
wiring board
metal
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9252271A
Other languages
English (en)
Inventor
Masaaki Kato
昌明 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Priority to JP9252271A priority Critical patent/JPH1197820A/ja
Publication of JPH1197820A publication Critical patent/JPH1197820A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 回路基板に実装されたＩＣチップ等の半導体
素子について全方位からのノイズに対処し得る電磁シー
ルド機能を備えた回路基板を提供すること。 【解決手段】 上記課題を解決する本発明の回路基板
は、半導体素子３０を備えた回路基板であって、その半
導体素子３０は、メタルパッケージ１０のパッケージ本
体１２のような金属基材１４からなるケースに覆われた
状態で該ケースとともに配線板３５に取り付けられてお
り、その配線板３５には、該半導体素子３０を挟んで該
ケースに相対する範囲を実質的に包含する規模の導体３
８が該半導体素子３０を電磁シールドするためにパター
ニングされている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を備えた
回路基板に関し、詳しくは、回路基板におけるシールド
構造に関する。
【０００２】
【従来の技術】近年、電子機器の小型化および電子回路
の高密度化が顕著であり、それに伴って電子機器のノイ
ズトラブルが問題となっている。このため、使用する回
路基板に実装される半導体素子（ＩＣチップ等）にノイ
ズを侵入させないようにするいわゆるノイズプロテクシ
ョンの一手段として、当該半導体素子のシールド処理
（典型的には電磁シールド処理）が重要となっている。
例えば、半導体素子等のチップ部品を予めパッケージン
グした後に配線板（典型的にはプリント配線板）に装備
する場合、一般的なプラスチックパッケージあるいはセ
ラミックパッケージによるものでは当該パッケージの上
から金属製シールドケースを被せることによってシール
ド処理が施されていた。また、最近では、これらシール
ド効果の薄弱なパッケージに代えて、電磁シールド効果
のある金属ベースのパッケージ本体に直接配線パターン
を形成し、当該形成された配線パターン上に半導体素子
（チップ）を収容するとともにプリント配線板上に面実
装し得るメタルパッケージを採用するケースも増えつつ
ある。その一例を以下に示す。
【０００３】図４は、面実装用メタルパッケージ２０の
一従来品を配線板として典型的なプリント配線板４０に
実装した状態で模式的に示した縦断面図である。本図に
示すように、このようなメタルパッケージ２０における
パッケージ本体（パッケージケース）２２は、金属基材
２４をベースとし、その表面全域にエポキシ樹脂等から
なる絶縁皮膜２６および所望する配線パターンを構成す
る配線導体２８が積層されて形成されているとともに、
当該金属基材２４が外壁且つ上記配線導体２８形成面が
内壁となるように絞り加工および／または折り曲げ加工
が施されることによって種々の電子部品を収容するため
の窪みが生じた立体形状に成形されている。而して、こ
のメタルパッケージ２０は、上記窪み部分（即ちパッケ
ージ本体２２内面側）に半導体素子３０等をボンディン
グワイヤ３２等のボンディング手段によって実装すると
ともに、折り曲げ加工が施されたパッケージ本体２２の
端部（上記窪みの周縁部）の配線導体２８とプリント配
線板４０に配設された配線導体３６とを半田付けするこ
とによって当該プリント配線板４０に電気的に接続され
た状態で面実装されている。従って、図４に示すよう
に、上記メタルパッケージ２０に収容された半導体素子
３０は、パッケージ本体２２を構成する金属基材２４に
よって被覆された状態となる。このため、当該金属基材
２４が電磁シールド板として機能することによって半導
体素子３０へのノイズの侵入をある程度遮断することが
可能である。例えば、特開平５−９０４３９号公報や特
開平５−９０４４０号公報には、このような電磁シール
ド機能を有するメタルパッケージが開示されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
メタルパッケージにおけるような配線板上に取り付けら
れた金属ケースのみによって配線板に装備される半導体
素子をシールドする手段は、当該金属ケースが半導体を
完全に包囲するものではないため、例えば配線板側から
のノイズをシールドするのに十分ではなかった。
【０００５】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、半導体素子を備え
た回路基板であって、目的とする半導体素子に関して全
方位からのノイズに対処し得る電磁シールド機能を備え
た回路基板を提供することである。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明においては、半導体素子を備えた回路基板で
あって、その半導体素子は、外面が金属基材からなるケ
ースに覆われた状態で当該ケースとともに配線板に取り
付けられており、その配線板には、当該半導体素子を挟
んで当該ケースに相対する範囲を実質的に包含する規模
で当該半導体素子を電磁シールドするための導体パター
ンが形成されていることを特徴とする回路基板（以下
「本発明の回路基板」という。）を提供する。
【０００７】本発明の回路基板では、ノイズプロテクシ
ョンの対象となる半導体素子が、電磁シールド効果のあ
る上記ケースで覆われるとともに、上記配線板には、当
該半導体素子を間に入れて当該ケースに相対する範囲を
実質的に包含する規模すなわち当該半導体素子を上記ケ
ースとともに電磁シールド可能に包囲し得る広さの電磁
シールド用の導体がパターニングされている。このた
め、本発明の回路基板によれば、目的とする半導体素子
（ＩＣチップ等）のほぼ全方位におよぶ電磁シールドが
実現される。
【０００８】また、特に好ましい本発明の回路基板は、
上記ケースが上記金属基材と当該金属基材の内面に積層
された絶縁層および配線導体とから構成されたメタルパ
ッケージであり、上記半導体素子は、当該メタルパッケ
ージに当該配線導体に電気的に接続された状態で収容さ
れており、当該メタルパッケージは、当該メタルパッケ
ージの配線導体と上記配線板の表面に配設された配線導
体とが電気的に接続されつつ当該金属基材が外側となる
ようにして当該配線板に実装されたことを特徴とする。
本様式の回路基板では、予めメタルパッケージにパッケ
ージングされた半導体素子を当該メタルパッケージごと
配線板に実装することで別途シールド部材を取り付ける
ことなく且つ特別な製造工程を追加することなく当該メ
タルパッケージ内の半導体素子のほぼ全方位におよぶ電
磁シールドを実現し得る。このため、回路基板の実装密
度を低下させることなくノイズトラブルを防止すること
ができる。
【０００９】また、他の好ましい本発明の回路基板は、
上記配線板が多層または両面配線板であり、上記電磁シ
ールドするための導体パターンは当該配線板の内層また
は裏面に形成されていることを特徴とする。本様式の回
路基板では、上記電磁シールド用導体パターンが多層配
線板または両面配線板の内層または裏面（即ち、上記半
導体素子を取り付けた面とは反対側の面。以下同じ。）
にパターニングされているため、当該配線板の表面であ
って上記ケースに相対する部分が、当該導体パターンに
よって占有されない。このため、回路基板の実装密度を
向上させつつ当該配線板表面部分に取り付けた半導体素
子の全方位シールドが実現される。
【００１０】
【発明の実施の形態】以下、図面を参照しつつ本発明の
回路基板の好適な一実施形態について説明する。なお、
図１および図２は、それぞれ、本実施形態に係る回路基
板１（以下「本回路基板１」と略称する。）の要部を模
式的に示す斜視図および縦断面図である。
【００１１】図１に示すように、本回路基板１は、大ま
かにいって、メイン基板となる１枚のプリント配線板３
５と、当該プリント配線板３５に取り付けられる半導体
素子３０を収容したメタルパッケージ１０およびその他
の回路素子（図示せず）とから構成されている。このプ
リント配線板３５は、いわゆる多層配線板といわれる構
造のものであり、種々の電子機器に適用される従来の多
層配線板と同様、目的に応じて予め設計された配線パタ
ーンを構成する配線導体３６，３９が、絶縁物からなる
基材（典型的にはガラス−エポキシ材）の外層および内
層に形成されている。なお、各層位の配線導体３６，３
９は、スルーホール３７を介して適宜接続されている。
【００１２】また、図１に示すように、このプリント配
線板３５の表面には、後述するメタルパッケージ１０が
取り付けられる部位において、当該メタルパッケージ１
０と相対する範囲を実質的に包含する規模、すなわち後
述するメタルパッケージ１０に収容された半導体素子３
０（図２参照）を当該メタルパッケージ１０外壁部とと
もに電磁シールド可能に包囲し得る広さ（本実施形態で
はメタルパッケージ１０装着部位のほぼ全域に相当する
広さ）の電磁シールド用導体３８がパターニングされて
いる。この電磁シールド用導体３８は、高い電磁シール
ド機能を保持するのが目的であるため典型的にはべたパ
ターン或いは高密度のメッシュパターンを示すように形
成されており、その一端はスルーホール３７を介してプ
リント配線板３５内層部に配設されているグランドライ
ン（接地線）を構成する配線導体３９に接続されてい
る。なお、本プリント配線板３５には、従来の回路基板
と同様に使用目的に応じて種々の電子部品（回路素子）
が実装されるが、これらの構成や配置等は本発明を何ら
特徴付けるものではないため、図示していない。
【００１３】次に、上記プリント配線板３５に実装され
るメタルパッケージ１０の構成について説明する。図２
に示すように、このメタルパッケージ１０は、プリント
配線板３５と電気的に接続される配線パターンが形成さ
れたパッケージ本体１２と当該パッケージ本体１２に収
容される半導体素子３０等の電子部品とから構成されて
いる。このパッケージ本体１２は、従来の面実装用メタ
ルパッケージ２０と同様（図４参照）、ベースとなる金
属基材１４と、その表面に形成された絶縁層１６と、そ
の表面において配線パターンを構成する配線導体１８と
からなる多層構造体である。すなわち、このパッケージ
本体１２においては、電磁シールド能を有する銅あるい
は洋銀等の合金からなる薄い方形平板状の金属基材１４
の表面に、典型的にはエポキシ樹脂またはポリイミド樹
脂等からなる絶縁皮膜を張り付ける若しくは生成するこ
とによって絶縁層１６が形成され、次いで、この二層体
の表面（絶縁層１６を形成した側）に、銅箔等の金属箔
を積層し、エッチング処理を施すことによって所望する
配線パターンを示す配線導体１８が形成されている。
【００１４】而して、このパッケージ本体１２は、半導
体素子３０を収容して上記プリント配線板３５に面実装
し得るケース状に加工されている。すなわち、図１およ
び図２に示すように、このパッケージ本体１２は、金属
基材１４が外側となり且つ配線導体１８からなる配線パ
ターンが形成された面が内側となるようにして絞り加工
および折り曲げ加工が施されており、当該配線パターン
が形成された面側には、種々の電子部品を実装するため
の窪みを生じさせている。この窪み部分には、ノイズプ
ロテクションが所望される半導体素子３０がボンディン
グワイヤ３２あるいは当該分野で周知となっている他の
ボンディング手段によって配線パターンに対応しつつ実
装されている（図２）。
【００１５】一方、図２に示すように、パッケージ本体
１２の端部（即ち、上記窪みの周縁部）は外側に捲れた
状態に折り曲げられている。この折り曲げ部分に露出す
る配線導体１８は、パッケージ本体１２をプリント配線
板３５に面実装する際に当該プリント配線板３５との電
気的接続端子として機能する端子部を構成している。而
して、図１および図２に示すように、本メタルパッケー
ジ１０は、上記端子部における配線導体１８とプリント
配線板３５表面の配線導体３６とを半田付けしつつ上述
のシールド用導体３８形成部位に面実装されている。
【００１６】次に、本発明を特徴付ける本回路基板１の
電磁シールド構造について説明する。上述のようにして
プリント配線板３５上にメタルパッケージ１０を面実装
した結果、図２に示すようにパッケージ本体１２内の半
導体素子３０は、上記金属基材１４からなるパッケージ
本体１２外壁とプリント配線板３５に形成された上記導
体３８からなるパターンとに実質的に包囲された状態で
配置されている。すなわち、本回路基板１においては、
当該半導体素子３０の周り全てに電磁シールド処理が施
された状態となっている。このため、本回路基板１上の
近接するラインや本回路基板１に近接して使用される他
の回路基板からのノイズ（電磁結合ノイズ、静電結合ノ
イズ等）が当該半導体素子３０に侵入することを全方位
にわたって防止することができる。
【００１７】以上、本発明の回路基板の好適な一実施形
態を図面を参照しつつ説明したが、本発明を上記実施形
態に限定することを意図したものではない。上記実施形
態においては、メタルパッケージ１０の装着部位に対応
するプリント配線板３５の表層において、上記電磁シー
ルド用導体３８のパターンが形成されているが、本発明
においては目的の半導体素子を挟んでメタルパッケージ
１０のような金属基材１４からなるケースに相対する範
囲を実質的に包含する規模で上記電磁シールド用導体３
８からなるパターンがプリント配線板３５のいずれかの
層位に形成されておればよく、当該電磁シールド用導体
パターンの形成部位が当該プリント配線板３５表面に限
定されるものではない。例えば、他の実施形態として図
３に示したように、シールド機能を発揮し得る限り、上
記電磁シールド用導体３８をプリント配線板３５の内層
にパターニングしてもよい。この形態によれば、上記プ
リント配線板３５の表面の一部がパッケージ本体１２
（即ち上記金属基材１４からなるケース）と上記電磁シ
ールド用導体３８とに実質的に包囲されることとなる。
このため、当該表面部分にも周囲からシールドしたいＩ
Ｃチップ等の半導体素子を配置することができる。ま
た、この場合には上記金属ケースがメタルパッケージで
ある必要はなく、従来のプラスチックパッケージ等に適
用されたシールド用金属ケースでもよい。尚、図３の例
のように、多層プリント配線板内層へのパターニング以
外にも、多層または両面プリント配線板の裏面に電磁シ
ールド用導体をパターニングしても良い。また、内層ま
たは裏面にパターニングした場合には、メタルパッケー
ジに相対するプリント配線板表面は通常の実装域として
用いても良く、あるいはメタルパッケージ裏面に代えて
当該プリント配線板表面に電磁シールドを所望する半導
体素子を直接実装しても良い。また、上述の各実施形態
では、配線板として典型的なプリント配線板を用いた場
合について説明したが、本発明はこれ以外の配線板に適
用することも可能である。例えば、セラミック基板にエ
ッチングで導体を形成したものや、型抜きで形成した金
属導体を張り付けしたものなどが挙げられる。
【００１８】また、上述の実施形態においては、上記電
磁シールド用導体３８をスルーホール３７を介してプリ
ント配線板３５の内層に形成された配線導体３９のグラ
ンドライン（接地線）に接続しているがこれに限らず、
例えば、いずれにも配線・接続しないフローティング状
態としてパターニングしてもよい。このような電磁シー
ルド機能を維持し得る範囲内での導体パターンの配線状
況やその配置場所或いはその規模等の変更は、本明細書
および図面に開示された情報に基づく当業者の設計事項
にすぎないものであり、本願特許請求の範囲から逸脱す
るものではない。
【００１９】
【発明の効果】本発明によれば、回路基板に実装された
ＩＣチップ等の半導体素子について全方位からのノイズ
に対処し得る電磁シールド機能を備えた回路基板を提供
することができる。すなわち、本発明の回路基板では、
ノイズプロテクションの対象とする半導体素子が、電磁
シールド板に相当する金属基材からなるケースで覆われ
る一方、上記配線板には、当該半導体素子を挟んで当該
ケースに相対する範囲を実質的に包含する規模の電磁シ
ールド用導体がパターニングされている。このため、本
発明の回路基板によれば、ノイズプロテクションの対象
とするＩＣチップ等の半導体素子の全方位電磁シールド
が実現される。
【図面の簡単な説明】
【図１】一実施形態に係る本発明の回路基板の要部を示
す斜視図である。
【図２】一実施形態に係る本発明の回路基板の要部を示
す縦断面図である。
【図３】一実施形態に係る本発明の回路基板の要部を示
す縦断面図である。
【図４】従来の面実装用メタルパッケージの一例を示す
縦断面図である。
【符号の説明】
１ 回路基板 １０，２０ メタルパッケージ １２，２２ パッケージ本体 １４，２４ 金属基材 １８，２８、３６，３９ 配線導体 ３０ 半導体素子 ３５，４０ プリント配線板 ３７ スルーホール ３８ 導体

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を備えた回路基板であって、 その半導体素子は、外面が金属基材からなるケースに覆
    われた状態で該ケースとともに配線板に取り付けられて
    おり、 その配線板には、該半導体素子を挟んで該ケースに相対
    する範囲を実質的に包含する規模で該半導体素子を電磁
    シールドするための導体パターンが形成されていること
    を特徴とする回路基板。
  2. 【請求項２】 前記ケースが、前記金属基材と該金属基
    材の内面に積層された絶縁層および配線導体とから構成
    されたメタルパッケージであり、 前記半導体素子は、該メタルパッケージに、該配線導体
    に電気的に接続された状態で収容されており、 該メタルパッケージは、該メタルパッケージの配線導体
    と前記配線板の表面に配設された配線導体とが電気的に
    接続されつつ該金属基材が外側となるようにして該配線
    板に実装されたことを特徴とする請求項１に記載の回路
    基板。
  3. 【請求項３】 前記配線板が多層または両面配線板であ
    り、前記電磁シールドするための導体パターンは該配線
    板の内層または裏面に形成されていることを特徴とする
    請求項１または２に記載の回路基板。
JP9252271A 1997-09-17 1997-09-17 電磁シールド用導体パターンが形成された回路基板 Pending JPH1197820A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9252271A JPH1197820A (ja) 1997-09-17 1997-09-17 電磁シールド用導体パターンが形成された回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9252271A JPH1197820A (ja) 1997-09-17 1997-09-17 電磁シールド用導体パターンが形成された回路基板

Publications (1)

Publication Number Publication Date
JPH1197820A true JPH1197820A (ja) 1999-04-09

Family

ID=17234926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9252271A Pending JPH1197820A (ja) 1997-09-17 1997-09-17 電磁シールド用導体パターンが形成された回路基板

Country Status (1)

Country Link
JP (1) JPH1197820A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009033890A1 (de) * 2007-09-07 2009-03-19 Continental Automotive Gmbh Modul für eine integrierte steuerelektronik mit vereinfachtem aufbau
JP2010508675A (ja) * 2006-11-07 2010-03-18 コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング 標準インターフェースを備えた電子装置ケーシング
WO2010125925A1 (ja) 2009-04-28 2010-11-04 オムロン株式会社 電子部品実装装置及びその製造方法
WO2014164186A1 (en) * 2013-03-11 2014-10-09 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
CN111710668A (zh) * 2020-08-24 2020-09-25 甬矽电子(宁波)股份有限公司 半导体封装结构、其制作方法和电子设备

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010508675A (ja) * 2006-11-07 2010-03-18 コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング 標準インターフェースを備えた電子装置ケーシング
WO2009033890A1 (de) * 2007-09-07 2009-03-19 Continental Automotive Gmbh Modul für eine integrierte steuerelektronik mit vereinfachtem aufbau
JP2010538484A (ja) * 2007-09-07 2010-12-09 コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング 簡略化された構造を有する集積電子制御回路のためのモジュール
US9258918B2 (en) 2007-09-07 2016-02-09 Continental Automotive Gmbh Module for integrated control electronics having simplified design
WO2010125925A1 (ja) 2009-04-28 2010-11-04 オムロン株式会社 電子部品実装装置及びその製造方法
US9093282B2 (en) 2009-04-28 2015-07-28 Omron Corporation Electronic component mounting device and method for producing the same
WO2014164186A1 (en) * 2013-03-11 2014-10-09 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
US8987872B2 (en) 2013-03-11 2015-03-24 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
CN105074917A (zh) * 2013-03-11 2015-11-18 高通股份有限公司 用于射频多芯片集成电路封装的电磁干扰外壳
JP2016514368A (ja) * 2013-03-11 2016-05-19 クアルコム，インコーポレイテッド 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体
JP2017143313A (ja) * 2013-03-11 2017-08-17 クアルコム，インコーポレイテッド 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体
CN111710668A (zh) * 2020-08-24 2020-09-25 甬矽电子(宁波)股份有限公司 半导体封装结构、其制作方法和电子设备

Similar Documents

Publication Publication Date Title
JP4532827B2 (ja) 小型シリコンコンデンサマイクロフォンおよびその製造方法
JP3051011B2 (ja) パワ−モジュ−ル
US20020030264A1 (en) Integrated circuit device
JP2005005866A (ja) アンテナ一体型モジュール
JP2010067989A (ja) モジュール部品
US7295083B2 (en) Structure for electromagnetically shielding a substrate
JP2004134669A (ja) Ｉｃチップ内蔵多層基板及びその製造方法
JPH03120746A (ja) 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
JP2005333027A (ja) 半導体装置、ノイズ軽減方法、及び、シールドカバー
JPH1197820A (ja) 電磁シールド用導体パターンが形成された回路基板
JP3234743B2 (ja) 半導体部品実装型フレキシブルプリント基板
US7135204B2 (en) Method of manufacturing a wiring board
US6717822B1 (en) Lead-frame method and circuit module assembly including edge stiffener
JP4608777B2 (ja) 電子部品モジュール
KR20020055687A (ko) 반도체 패키지
JPH10233593A (ja) 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法
JPH01135099A (ja) 電子回路パッケージ
JP2809212B2 (ja) 電子装置パッケ−ジ
JP2677213B2 (ja) 半導体集積回路装置
JP2002158317A (ja) 低ノイズ放熱ｉｃパッケージ及び回路基板
JP2001244687A (ja) 面実装集積回路素子及びプリント回路基板
JP2827950B2 (ja) 混成集積回路装置
JP2785502B2 (ja) プリント基板
JP3259217B2 (ja) ノイズ低減パッケージ
JPH05136593A (ja) シールド構造