JP2016514368A - 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体 - Google Patents

無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体 Download PDF

Info

Publication number
JP2016514368A
JP2016514368A JP2015561641A JP2015561641A JP2016514368A JP 2016514368 A JP2016514368 A JP 2016514368A JP 2015561641 A JP2015561641 A JP 2015561641A JP 2015561641 A JP2015561641 A JP 2015561641A JP 2016514368 A JP2016514368 A JP 2016514368A
Authority
JP
Japan
Prior art keywords
circuit component
substrate
package
metal case
emi shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015561641A
Other languages
English (en)
Inventor
キュ−ピュン・ファン
ヨン・キュ・ソン
ドン・ウク・キム
チャンハン・ユン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016514368A publication Critical patent/JP2016514368A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一つの特徴は、基板と、基板に接続された電磁妨害（ＥＭＩ）シールドとを含むマルチチップパッケージに関する。少なくとも一つの集積回路が、基板の第１の面に接続される。ＥＭＩシールドは、パッケージを無線周波放射から遮蔽するように構成された金属ケースと、金属ケースの内面の少なくとも一部に接続された誘電体層と、複数の信号線とを含む。信号線は、誘電体層に接続され、誘電体層により金属ケースから電気的に絶縁される。少なくとも一つの他の集積回路が、ＥＭＩシールドの内面に接続され、ＥＭＩシールドの内面の少なくとも一部が、基板の第１の面に対面する。信号線は、電気信号を第２の回路部品に供給するように構成される。

Description

様々な特徴は、電磁妨害（ＥＭＩ，ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）筐体の方法に関し、詳細には、パッケージオンパッケージ（ＰｏＰ，ｐａｃｋａｇｅ ｏｎ ｐａｃｋａｇｅ）無線周波（ＲＦ，ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）集積回路デバイス用のＥＭＩ筐体に関する。
パッケージオンパッケージ（ＰｏＰ）は、垂直に分離したロジック及びメモリボールグリッドアレイ（ＢＧＡ，ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）パッケージを一つのユニットに結合する集積回路パッケージ方法である。二つ以上のパッケージが、それらの間で信号を送るための標準的なインターフェースとともに、互いの上に設置される（すなわち、積み重ねられる）。これにより、モバイルフォン、ラップトップコンピュータ、及びデジタルカメラなどのデバイスにおける部品密度を高めることができる。
無線周波（ＲＦ）部品、例えばＲＦ増幅器及び他のＲＦ能動部品及び／又は受動部品（例えばフィルタ、デュプレクサなど）を含むＰｏＰは、ＲＦ部品を周辺環境から隔離するために、電磁妨害（ＥＭＩ）遮蔽（一般的にはＲＦ遮蔽とも呼ばれる）を必要とすることがある。この遮蔽は、ＰｏＰのＲＦ部品がＲＦエネルギーを周辺環境へ漏洩することを防ぎ、また、環境の不要な外来のＲＦ信号ノイズがＲＦ ＰｏＰに注入されることを防ぐ。
図１及び図２に、従来技術に見出されるＥＭＩシールド１００を示す。具体的には、図１は、ＥＭＩシールド１００の上面斜視図を示し、図２は、シールド１００の底面斜視図を示す。ＥＭＩシールド１００は通常、金属、例えばアルミニウム、銅などで作られている。シールド１００は、一つ又は複数のＲＦ集積回路、例えばＲＦ ＰｏＰ回路に適合するサイズで作られる。所定の位置に設置されると、シールド１００はファラデーケージの機能を果たし、保護される回路の内外へ漏洩するＲＦ放射から内部のＲＦ回路を隔絶する。ＥＭＩシールド１００は、複数の孔１０２を特徴とすることができ、複数の孔１０２は、これらの孔の直径よりかなり大きい波長を有するＲＦ放射を遮断するのに十分小さいサイズで作られている。
図３は、ＥＭＩシールド３０２で被覆された、従来技術に見出されるＰｏＰ回路３００の概略ブロック図を示す。ＰｏＰ回路３００は、第１のパッケージ基板３０４と、第２のパッケージ基板３０６とを含む。第２のパッケージ基板３０６は、第１のパッケージ基板３０４の上に積み重ねられている。第１の基板３０４は、少なくとも一つの集積回路（ＩＣ，ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）、例えばＲＦ電力増幅器ＩＣ３０８を含むことができる。第２の基板３０６は、複数のＩＣ３１０、例えば一つ又は複数の受動デュプレクサ及び／又はフィルタ（表面弾性波（ＳＡＷ，ｓｕｒｆａｃｅ ａｃｏｕｓｔｉｃ ｗａｖｅ）フィルタなど）を含むことができる。ＩＣ３０８、３１０は各々、複数のはんだバンプ３１２を介して、それぞれの基板３０４、３０６に電気的かつ物理的に接続されている。第２の基板３０６は、一つ又は複数のはんだボール３１４又は導電性ピラーを介して、第１の基板３０４に電気的かつ物理的に接続されている。
ＰｏＰ回路３００は、二つほど重大な欠点を有している。第一に、第２の基板３０６に接続された複数のＩＣ３１０は、熱伝導路が不十分であり、これにより、ＩＣ３１０により生じた熱がＰｏＰ回路３００内で増大し、性能が低下する。例えば、第２の基板のＩＣ３１０により生じた熱の大部分は、はんだボール／ピラー３１４を通してのみ放散し、これは第２の基板３０６の縁の近くに配置され、数が比較的少ない。従って、第２の基板のＩＣ３１０が、高電力能動ＲＦ電力増幅器ＩＣ３０８の熱のほんの一部（例えば１／８）を生じる受動ＩＣ（例えば受動フィルタ）であり得るとしても、第２の基板のＩＣ３１０に接続された熱伝導路３１４が不十分なので、これらのＩＣ３１０は不必要に高温に達する。一方、第１の基板のＩＣ３０８は、ＲＦ電力増幅器３０８により生じた相対的に大量の熱エネルギーを放散させる相対的に良好な熱伝導路を有する。この熱伝導路は、ＲＦ電力増幅器３０８をはんだボール３１８及び／又は放熱を支援するヒートスプレッダに電気的かつ熱的に接続する、第１の基板３０４内に配置されたサーマルビア３１６を含む。
第二に、第２の基板のＩＣ３１０を第１の基板３０４（例えば接地及び電源ネット）に電気的に接続するはんだボール３１４の配置及び数が限られていることにより、ＰｏＰ回路３００の電気性能もまた制限される。はんだボール３１４により、第２の基板のＩＣ３１０と接地／電源ネットとの間の寄生インダクタンスを特に増加させるボトルネックが生じる。このインダクタンスにより、ＩＣ３１０（例えばＳＡＷフィルタ）の電気性能が低下する。
ＥＭＩシールド３０２は金属で作られており、複数のＲＦデバイス３０８、３１０に適合するファラデーケージの機能を果たすように設計されている。ＥＭＩシールド３０２は、ＰｏＰ回路内外へ漏洩するかなりの量の不要なＲＦ放射を防ぐが、上記の二つの問題の軽減に関しては何も行わない。従って、ＲＦ放射に対する保護を提供することに加えて、パッケージオンパッケージデバイス内の内在する集積回路の熱及び電気性能の改良を支援するＥＭＩシールドを特徴とする改良されたパッケージオンパッケージ設計への要求が存在する。
一つの特徴は、パッケージであって、基板であって、基板の第１の面に接続された少なくとも一つの第１の回路部品を有する基板と、基板に接続された電磁妨害（ＥＭＩ）シールドであって、パッケージを無線周波放射から遮蔽するように構成された金属ケースと、金属ケースの内面の少なくとも一部に接続された誘電体層と、誘電体層に接続され、誘電体層により金属ケースから電気的に絶縁された複数の信号線と、ＥＭＩシールドの内面に接続された少なくとも一つの第２の回路部品であって、ＥＭＩシールドの内面の少なくとも一部は基板の第１の面に対面し、複数の信号線は電気信号を第２の回路部品に供給するように構成される、少なくとも一つの第２の回路部品とを含む、ＥＭＩシールドとを備える、パッケージを提供する。一態様によれば、金属ケースが、電気接地を第２の回路部品に提供するように更に構成される。別の態様によれば、第２の回路部品が、金属ケースの内面に更に接続される。更に別の態様によれば、金属ケースが、第２の回路部品に熱的に接続され、第２の回路部品により生じた熱エネルギーを放散させるように構成される。別の態様によれば、第１及び第２の回路部品が各々、能動及び／又は受動ＲＦ回路部品のうちの少なくとも一つである。
第一の態様によれば、金属ケースが、ＥＭＩシールドを基板に接続する複数の側壁を含む。別の態様によれば、複数の側壁を有する金属ケースと基板とにより形成されるキャビティに空気を流れさせる一つ又は複数の溝が、複数の側壁の間に形成される。更に別の態様によれば、複数の側壁が、誘電体層と複数の信号線の少なくとも一部とを含む内側側壁面を含む。
一態様によれば、内側側壁面が、複数の信号線の一部を用いて、第２の回路部品を基板に電気的に接続する。別の態様によれば、ＥＭＩシールド及び基板が、第１及び第２の回路部品を含むキャビティを形成する。更に別の態様によれば、パッケージは、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、及び／又はラップトップコンピュータのうちの少なくとも一つに組み込まれる。
別の特徴は、パッケージを製造する方法であって、基板と、少なくとも一つの第１の回路部品とを提供するステップと、第１の回路部品を基板の第１の面に接続するステップと、パッケージを無線周波放射から遮蔽するように構成された金属ケースを有する電磁妨害（ＥＭＩ）シールドを提供するステップと、誘電体層を、金属ケースの内面の少なくとも一部の上に堆積させるステップと、複数の信号線を、複数の信号線が誘電体層により金属ケースから電気的に絶縁されるように、誘電体層に形成するステップと、少なくとも一つの第２の回路部品をＥＭＩシールドの内面に接続するステップであって、複数の信号線が電気信号を第２の回路部品に供給するように構成される、接続するステップと、ＥＭＩシールドの内面の少なくとも一部が基板の第１の面に対面するように、ＥＭＩシールドを基板に接続するステップとを備える、方法を提供する。一態様によれば、本方法は、第２の回路部品を、金属ケースの内面に接続するステップを更に備える。別の態様によれば、本方法は、金属ケースが第２の回路部品により生じた熱エネルギーを放散させるよう構成されるように、金属ケースを第２の回路部品に熱的に接続するステップを更に備える。
一態様によれば、本方法は、ＥＭＩシールドと基板との間に、第１及び第２の回路部品を含むキャビティを形成するステップを更に備える。別の態様によれば、金属ケースが複数の側壁を含み、本方法は、ＥＭＩシールドの複数の側壁を基板に接続するステップを更に備える。更に別の態様によれば、本方法は、金属ケースと、複数の側壁と、基板とによって囲まれたキャビティを形成するステップと、キャビティに空気を流れさせる一つ又は複数の溝を、複数の側壁の間に形成するステップとを更に備える。別の態様によれば、本方法は、内側側壁面上に含まれる複数の信号線の一部を用いて、第２の回路部品を基板に電気的に接続するステップを更に備える。
別の特徴は、パッケージであって、基板であって、基板の第１の面に接続された少なくとも一つの第１の回路部品を有する基板と、基板の少なくとも一部を被覆するための手段であって、パッケージを無線周波放射から遮蔽するための手段と、遮蔽するための手段の内面の少なくとも一部に接続された、絶縁するための手段と、絶縁するための手段に接続され、絶縁するための手段により遮蔽するための手段から電気的に絶縁された、電気信号を搬送するための複数の手段と、被覆するための手段の内面に接続された少なくとも一つの第２の回路部品であって、被覆するための手段の内面の少なくとも一部は基板の第１の面に対面し、電気信号を搬送するための複数の手段は電気信号を第２の回路部品に供給するように構成される、少なくとも一つの第２の回路部品とを含む、被覆するための手段とを備える、パッケージを提供する。一態様によれば、遮蔽するための手段が、電気接地を第２の回路部品に提供するように更に構成される。別の態様によれば、第２の回路部品が、遮蔽するための手段の内面に更に接続される。
一態様によれば、遮蔽するための手段が、第２の回路部品に熱的に接続され、第２の回路部品により生じた熱エネルギーを放散させるように構成される。別の態様によれば、遮蔽するための手段が、被覆するための手段を基板に接続する複数の側壁を含む。更に別の態様によれば、複数の側壁を有する遮蔽するための手段と基板とにより形成されるキャビティに空気を流れさせる換気のための一つ又は複数の手段が、複数の側壁の間に形成される。
一態様によれば、複数の側壁が、絶縁するための手段と電気信号を搬送するための複数の手段の少なくとも一部とを含む内側側壁面を含む。別の態様によれば、内側側壁面が、電気信号を搬送するための複数の手段の一部を用いて、第２の回路部品を基板に電気的に接続する。更に別の態様によれば、被覆するための手段及び基板が、第１及び第２の回路部品を含むキャビティを形成する。
従来技術に見出されるＥＭＩシールドの図である。 従来技術に見出されるＥＭＩシールドの図である。 ＥＭＩシールドで被覆された従来技術に見出されるＰｏＰ回路の概略ブロック図である。 ＥＭＩシールドの底面斜視図である。 シールドの上面斜視図である。 シールドの一部の上面図である。 ＥＭＩシールドの断面図である。 モジュール基板（例えば第１の基板）の図である。 マルチチップパッケージの図である。 マルチチップパッケージの断面概略ブロック図である。 ＥＭＩシールドの製造プロセスフローの図である。 ＥＭＩシールドの製造プロセスフローの図である。 ＥＭＩシールドの製造プロセスフローの図である。 ＥＭＩシールドの製造プロセスフローの図である。 ＥＭＩシールドの製造プロセスフローの図である。 マルチチップパッケージを製造するための方法のフロー図である。 マルチチップパッケージと統合可能な様々な電子デバイスの図である。
以下の説明では、本開示の様々な態様の完全な理解が得られるように、具体的な詳細を与える。しかしながら、態様がこれらの具体的な詳細がなくとも実施可能であることは、当業者に理解されるものである。例えば、態様を不要な詳細で不明瞭にしないように、回路をブロック図で示すことがある。他の場合では、良く知られた回路、構造及び技法は、本開示の態様を不明瞭にしないように、詳細に示さないことがある。
「例示的」という用語は、本明細書では、「例、実例、又は例示となること」を意味するために使用される。本明細書で「例示的」と記載されたいかなる実装又は態様も、必ずしも本開示の他の態様よりも好ましい又は有利であると解釈されるものではない。
〈概観〉
一実装は、基板と、この基板に接続された電磁妨害（ＥＭＩ）シールドとを含むマルチチップパッケージを提供する。少なくとも一つの集積回路が、基板の第１の面に接続される。ＥＭＩシールドは、パッケージを無線周波放射から遮蔽するように構成された金属ケースと、金属ケースの内面の少なくとも一部に接続された誘電体層と、複数の信号線とを含む。信号線は、誘電体層と接続され、誘電体層により金属ケースから電気的に絶縁される。少なくとも一つの他の集積回路が、ＥＭＩシールドの内面に接続され、ＥＭＩシールドの内面の少なくとも一部が、基板の第１の面に対面する。信号線は、電気信号を第２の回路部品に供給するように構成される。
〈例示的なＥＭＩシールド〉
図４〜図７は、本開示の一態様によるＥＭＩシールド４００の様々な視図を示す。具体的には、図４はＥＭＩシールド４００の底面斜視図を示し、図５はシールド４００の上面斜視図を示す。図６はシールド４００の一部の上面図を示し、図７は線７’−７’に沿ったＥＭＩシールド４００の断面図を示す。以下で更に詳細に説明するように、ＥＭＩシールド４００は、接続された回路部品から熱を放散させるための熱伝導路を提供する。これはまた、寄生インダクタンス及び寄生抵抗を低減させる役目を果たし、これにより、接続された回路部品の電気性能を改善する。
図４、図５、及び図６を参照すると、ＥＭＩシールド４００は、内面４０２と、外面５０２とを含む。一つ又は複数の回路部品４１０（例えば第２の回路部品）は、ＥＭＩシールド４００の内面４０２上に接続及び／又は実装することができる。これらの回路部品４１０は、受動及び／又は能動回路部品、例えば受動及び／又は能動ＲＦ回路部品を含むことができる。そのような部品の例には、レジスタ、キャパシタ、インダクタ、受動ＲＦフィルタ、能動ＲＦフィルタ、表面弾性波（ＳＡＷ）フィルタ、処理回路、ＲＦ増幅器回路、デュプレクサ、アップコンバータ、ダウンコンバータなどがあるが、これらに限定されない。一態様によれば、回路部品４１０は、ボールグリッドアレイ（ＢＧＡ）を用いてフリップチップの方法で、ＥＭＩシールド４００の内面４０２に接続することができる。
図７は、線７’−７’に沿ったＥＭＩシールド４００の断面図を示す。図示例では、シールド４００は、金属ケース７０２と、誘電体層７０４と、複数の信号線７０６とを備える。金属ケース７０２は、金属又は金属合金、例えばアルミニウム、銅、金、パラジウム、亜鉛などで構成することができるがこれらに限らない。金属ケース７０２は、ＥＭＩシールド４００のキャビティ７０８内の回路部品をＲＦ放射から遮蔽するように構成される。一態様によれば、金属ケース７０２の外側金属面７１０は、ＥＭＩシールド４００の外面５０２（図５参照）である。図７を参照すると、金属ケース７０２はまた、ＥＭＩシールド４００のキャビティ７０８内の内側金属面７１２を含む。
誘電体層７０４は、実質的に電気絶縁体である一つ又は複数の材料で作られている。誘電体層７０４は、金属ケース７０２の内側金属面７１２に接続される。複数の信号線７０６は、誘電体層７０４に接続され、誘電体層７０４により金属ケース７０２から電気的に絶縁される。信号線７０６は、ＥＭＩシールド４００に接続された一つ又は複数の回路部品４１０（図４及び図６参照）に電気信号を供給する導電体である。誘電体層７０４は、絶縁するための手段とすることができ、信号線７０６は、電気信号を搬送するための手段とすることができる。
図４及び図７を参照すると、金属ケース７０２は、背板７１４と、複数の側壁４０４とを含む。側壁４０４は、誘電体層７０４と複数の信号線７０６の一部とを含む内側側壁面４０６を含む。複数の信号線７０６の一部は、内側側壁面４０６に沿って延伸し続ける。一態様によれば、複数の信号線７０６は、側壁４０４の縁４０８まで延伸することができる。内側側壁面４０６は、複数の信号線７０６の一部を用いて、回路部品４１０をモジュール基板（図８）に電気的に接続する。側壁４０４は、キャビティ７０８に空気流を通す溝４１２を更に含む。溝４１２はまた、成形材料（図示せず）をキャビティ７０８に注入させることができる。溝は、換気のための手段とすることができる。
〈例示的なモジュール基板〉
図８は、本開示の一態様によるモジュール基板８００（例えば第１の基板）を示す。モジュール基板８００は、第１の面８０２を有する多層積層基板とすることができる。一つ又は複数の回路部品８０４（例えば第１の回路部品）は、モジュール基板８００の第１の面８０２に接続することができる。これらの回路部品は、レジスタ、キャパシタ、インダクタ、受動ＲＦフィルタ、能動ＲＦフィルタ、表面弾性波（ＳＡＷ）フィルタ、処理回路、ＲＦ増幅器回路、デュプレクサ、アップコンバータ、ダウンコンバータなどを含むことができるがこれらに限らない。一態様によれば、回路部品８０４は、（例えば、はんだバンプ８０６を用いて）フリップチップＢＧＡの方法で、モジュール基板８００の第１の面８０２に接続することができる。他の態様では、回路部品８０４は、ワイヤボンディングを用いて接続してもよい。モジュール基板８００はまた、第１の面８０２と反対側の第２の面を有することができる。一例によれば、第２の面は、そこに接続された複数のはんだボール８０８を有することができ、これらは、プリント回路基板（図示せず）上の対応する電気接点に接合する。別の例によれば、はんだボール８０８の代わりに、第２の面は、形状が平面である金属パッドを有してもよい。平面金属パッドは、プリント回路基板（図示せず）上に配置された対応する金属ランドパッドに接続する。導電性かつ伝熱性の糊が、放熱を最大化するために、平面金属パッドと金属ランドパッドとの間に用いられてもよい。
〈ＥＭＩシールドを特徴とする例示的なマルチチップパッケージ〉
図９は、本開示の一態様によるマルチチップパッケージ（ＭＣＰ，ｍｕｌｔｉ‐ｃｈｉｐ ｐａｃｋａｇｅ）９００を示す。特に、ＭＣＰ９００は、ＥＭＩシールド４００と、モジュール基板８００とを備える。具体的には、ＭＣＰ９００は、ＥＭＩシールド４００の内面４０２がモジュール基板の第１の面８０２と対面するように、ＥＭＩシールド４００をモジュール基板８００に接続することで形成される（図４、図８、及び図９参照）。図７及び図９を参照すると、キャビティ７０８は、モジュール基板８００とＥＭＩシールド４００との組合せにより、より具体的には、モジュール基板８００と、金属ケースの側壁４０４及び背版７１４とにより、形成することができる。ＥＭＩシールド４００は、モジュール基板８００を被覆するための手段とすることができ、金属ケース７０２（図７参照）は、マルチチップパッケージ９００をＲＦ放射から遮蔽するための手段とすることができる。
図１０は、本開示の一態様によるマルチチップパッケージ（ＭＣＰ）９００の断面概略ブロック図を示す。上述のように、ＭＣＰ９００は、ＥＭＩシールド４００と、モジュール基板８００とを含む。モジュール基板８００は、モジュール基板８００の第１の面８０２に接続された第１の回路部品８０４を含む。第１の回路部品８０４は、例えば、ＲＦ信号増幅回路でもよい。第１の回路部品８０４は、複数の電気接続部１００４（例えば、はんだバンプ）を介して、モジュール基板８００上に配置された信号線１００２に電気的に接続することができる。同様に、第１の回路部品８０４は、複数の他の電気接続部１００８（例えば、はんだバンプ）を介して、モジュール基板８００上に配置された信号用接地１００６に電気的に接続することができる。信号用接地１００６はまた、プリント回路基板（図示せず）上の対応する金属接点に電気的かつ熱的に接続されたはんだボール８０８に接続することができ、これにより第１の回路部品８０４により生じた熱の放散が支援される。一例によれば、はんだボール８０８の代わりに、信号用接地１００６は形状が平面の金属パッドに接続してもよい。平面金属パッドは、プリント回路基板（図示せず）上に配置された対応する金属ランドパッドに接続する。導電性かつ伝熱性の糊が、第１の回路部品８０４の放熱を最大化するために、平面金属パッドと金属ランドパッドとの間に用いられてもよい。
ＥＭＩシールド４００は、金属ケース７０２と、誘電体層７０４と、複数の信号線７０６とを含む。ＥＭＩシールド４００はまた、ＥＭＩシールド４００の内面４０２に接続された一つ又は複数の第２の回路部品４１０（例えばＲＦフィルタ、デュプレクサなど）を含む。第２の回路部品４１０は、複数の電気接続部１０１２（例えば、はんだバンプ）を介して、ＥＭＩシールド４００上に配置された複数の信号線７０６に電気的に接続することができる。同様に、第２の回路部品４１０は、複数の電気接続部１０１４（例えば、はんだバンプ）を介して、金属ケース７０２に電気的に接続することができる。複数の信号線７０６は、誘電体層７０４により、金属ケース７０２から電気的に絶縁されている。
ＥＭＩシールド４００及び／又は金属ケース７０２はまた、ＥＭＩシールド４００をモジュール基板８００に電気的かつ物理的に接続する側壁４０４を含む。具体的には、金属ケースの側壁４０４は、モジュール基板８００の信号用接地１００６に電気的に接続されるので、金属ケース７０２全体は、第２の回路部品４１０に対する信号用接地として機能する。第２の回路部品４１０は、金属ケース７０２に電気接続部１０１４を介して複数の場所で接続されるので、金属ケース７０２は、第２の回路部品４１０に対して強力な電気接地接触面を提供し、これにより、第２の回路部品４１０に関連する寄生インダクタンス及び寄生抵抗が低下する。その上、ヒートスプレッダのように、金属ケース７０２は、第２の回路部品４１０と金属ケース７０２との間の直接的な伝熱性の物理接点によって、第２の回路部品により生じた熱エネルギーを吸収及び放散する。
側壁４０４は更に、ＥＭＩシールド４００をモジュール基板８００に電気的かつ物理的に接続し、というのは、内側側壁面４０６に沿って延びる複数の信号線７０６の一部が、モジュール基板８００の信号線１００２に電気的に接続されるためである。ＥＭＩシールド４００の誘電体層７０４は、モジュール基板８００の絶縁材料１０１６に接続することができる。
〈例示的な方法〉
図１１〜図１５は、一態様によるＥＭＩシールド４００の製造プロセスフローを示す。
図１１は、金属ケース７０２を提供する第１のステップ１１００を示す。上記のように、金属ケース７０２は、ＥＭＩシールド４００の外側金属層及び電気接地として機能する。これは、側壁４０４と、背版７１４と、内側金属面７１２とを含む。
図１２は、誘電体層７０４を金属ケース７０２の内側金属面７１２上に堆積させる第２のステップ１２００を示す。誘電体層７０４は、絶縁材料で作られている。誘電体層７０４は、内側誘電体面１２０２と、内側側壁面４０６とを有する。
図１３は、誘電体層７０４の一部を除去（例えばエッチング除去）し、残ったスペースを充填することで垂直相互接続アクセス（ビア（ｖｉａ，ｖｅｒｔｉｃａｌ ｉｎｔｅｒｃｏｎｎｅｃｔ ａｃｃｅｓｓ））１３０２を形成する第３のステップ１３００を示す。ビア１３０２は、導電性かつ伝熱性の素材、例えば銅、アルミニウムなどで作られている。従って、ビア１３０２は、電気的に接地される。
図１４は、信号線７０６を誘電体層７０４の上部及び／又は内部に形成し、接地線１４０２をビア１３０２上に形成する第４のステップ１４００を示す。接地線１４０２及び信号線７０６は、導電材料、例えばアルミニウム、銅、金などをこれらに限定されることなく含む金属で作られている。接地線１４０２はビア１３０２に接続されるので、これらもまた電気的に接地される。一方、信号線７０６は、接地された金属ケース７０２から電気的かつ物理的に絶縁され、信号（例えばＲＦ信号）を搬送する。
図１５は、回路部品４１０、例えばＲＦ ＩＣ（フィルタ、デュプレクサ、増幅器など）を、接地線１４０２及び信号線７０６に物理的、電気的、及び熱的に接続する第５のステップ１５００を示す。一例によれば、はんだバンプ１０１２、１０１４（図１０参照）を用いて、部品４１０を接地線及び信号線１４０２、７０６に接続することができる。信号線７０６は、電気ＲＦ信号を回路部品４１０へ供給し、接地線１４０２は、電気接地を部品４１０に提供する。特に、回路部品４１０は、接地線１４０２と、ビア１３０２と、金属ケース７０２とを通して放熱することができる。
図１１〜図１５に対する上記のステップ１１００、１２００、１３００、１４００、１５００は、ＥＭＩシールド４００を製造する一つの一般的な方法を説明し例示したにすぎない。実際には、ＥＭＩシールド４００は、ステップ１１００、１２００、１３００、１４００、及び／又は１５００に関する様々なサブステップ及びサブプロセスを用いて製造することができる。例えば、これらのステップ１１００、１２００、１３００、１４００、１５００のうちの一つ又は複数の実行は、（任意の特定の順番でリスト化されていない）以下のプロセス：接地線及び／又は信号線エッチング、ビアのメッキ、シード層堆積、フォトレジスト堆積、金属層堆積、フォトレジスト除去、シード層除去、シード層エッチング、及び／又は誘電体層エッチングのうちの一つ又は複数を含むことができる。例えば、図１３及び図１４のステップ１３００及び１４００は：誘電体層７０４の一部をエッチング除去してビアホールを形成し、ビアホールをメッキし、シード層を誘電体層７０４及び／又はメッキしたビアの上に堆積させ、信号線及び接地線を定めるマスク及びフォトレジストを施し、金属層を堆積させ（例えばメッキ）、フォトレジスト層を除去し、シード層をエッチング除去することで実行することができる。
一態様によれば、接地線は、信号線の形成とは無関係に及びその前に、形成することができる。別の態様によれば、信号線は、接地線の形成とは無関係に及びその前に、形成することができる。例えば、一態様によれば、誘電体層７０４を、金属ケース７０２の内側金属面１２０２及び内側側壁面４０６に堆積した後に、マスク及びフォトレジストプロセスを施して、誘電体層７０４の一部を選択的にエッチング除去することで、金属ケース７０２の内側金属面１２０２を露出させることができる。露出した内側金属面１２０２の一部は、接地線として機能することになる。次いで、信号線堆積のためにシード層を堆積させることができ、続いて信号線金属層堆積ステップを行う。次に、シード層の一部をエッチング除去することができる。
別の例では、誘電体層７０４を、金属ケース７０２の内側金属面１２０２及び内側側壁面４０６に堆積した後に、信号線堆積のためにシード層を堆積させることができる。次いで、マスク及びフォトレジストプロセスを施して、信号線を定めることができ、続いて信号線金属層堆積を行う。次に、シード層の一部をエッチング除去することができる。次いで、別のマスク及びフォトレジストプロセスを施して、接地線を定めることができる。次に、接地線が存在することになる誘電体層７０４の一部をエッチング除去して、金属ケース７０２の内側金属面１２０２を露出させ、これは接地として機能することになる。
図１６は、本開示の一態様によるマルチチップパッケージを製造するための方法のフロー図１６００を示す。まず、１６０２において、モジュール基板と少なくとも一つの第１の回路部品とを提供する。次に、１６０４において、第１の回路部品をモジュール基板の第１の面に接続する。次いで、１６０６において、マルチチップパッケージを無線周波放射から遮断するように構成された金属ケースを有する電磁妨害（ＥＭＩ）シールドを提供する。次に、１６０８において、誘電体層を金属ケースの内面の少なくとも一部の上に堆積させる。次いで、１６１０において、複数の信号線を、複数の信号線が誘電体層により金属ケースから電気的に絶縁されるように、誘電体層に形成する。次に、１６１２において、少なくとも一つの第２の回路部品をＥＭＩシールドの内面に接続し、ここで複数の信号線は、電気信号を第２の回路部品に供給するように構成される。最後に、１６１４において、ＥＭＩシールドの内面の少なくとも一部がモジュール基板の第１の面に対面するように、ＥＭＩシールドをモジュール基板に接続する。
〈例示的なデバイス〉
図１７は、上述のＭＣＰ９００と統合可能な様々な電子デバイスを示す。例えば、モバイル電話１７０２、ラップトップコンピュータ１７０４、及び固定位置端末１７０６は、ＥＭＩシールド４００を特徴とするＭＣＰ９００を含むことができる。図１７に示されたデバイス１７０２、１７０４、１７０６は、単に例示的なものにすぎない。他の電子デバイスも又はンドヘルドパーソナル通信システム（ＰＣＳ，ｐｅｒｓｏｎａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ）ユニット、ポータブルデータユニット例えば携帯情報端末（ＰＤＡ，ｐｅｒｓｏｎａｌ ｄａｔａ ａｓｓｉｓｔａｎｔ）、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、固定位置データユニット例えば検針機器、又はデータもしくはコンピュータ命令を格納する又は取り出す任意の他のデバイス、又はこれらの任意の組合せを、これらに限定されることなく含むＭＣＰ９００を特徴とすることができる。
図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、及び／又は図１７に示した構成要素、ステップ、特徴、及び／又は機能のうちの一つ又は複数は、単一の構成要素、ステップ、特徴又は機能に再構成及び／又は組み合わせてもよく、あるいはいくつかの構成要素、ステップ、又は機能で具体化してもよい。また、追加の要素、構成要素、ステップ、及び／又は機能を、本発明から逸脱することなく追加することができる。図４、図５、図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、及び／又は図１７に示した装置、デバイス、及び／又は構成要素は、図１６に記載した方法、特徴、又はステップのうちの一つ又は複数を実行するように構成することができる。
また、本開示の態様を、フローチャート、フロー図、構造図、又はブロック図として示されるプロセスとして説明できることに留意されたい。フローチャートは逐次的なプロセスとして動作を説明し得るが、動作の多くは、並行して又は同時に実行することができる。加えて、動作の順序は、並び替えることができる。
本明細書で説明した本発明の様々な特徴は、本発明から逸脱することなく、異なるシステムで実装することができる。本開示の前述の態様は単に例にすぎず、本発明を限定するものと解釈すべきでないことに留意されたい。本開示の態様の説明は、例示的なものであり、特許請求の範囲を限定するものではない。従って、本教示は、他の種類の装置に容易に適用することができ、多数の代替、修正、及び変形は、当業者にとって明らかである。
１００ ＥＭＩシールド
１０２ 孔
３００ ＰｏＰ回路
３０２ ＥＭＩシールド
３０４ 第１のパッケージ基板
３０６ 第２のパッケージ基板
３０８ ＲＦ電力増幅器ＩＣ／ＩＣ／ＲＦ電力増幅器／ＲＦデバイス
３１０ ＩＣ／ＲＦデバイス
３１２ はんだバンプ
３１４ はんだボール／ピラー／熱伝導路
３１６ サーマルビア
３１８ はんだボール
４００ ＥＭＩシールド
４０２ 内面
４０４ 側壁
４０６ 内側側壁面
４０８ 縁
４１０ 回路部品
４１２ 溝
５０２ 外面
７０２ 金属ケース
７０４ 誘電体層
７０６ 信号線
７０８ キャビティ
７１０ 外側金属面
７１２ 内側金属面
７１４ 背板
８００ モジュール基板
８０２ 第１の面
８０４ 回路部品
８０６ はんだバンプ
８０８ はんだボール
９００ マルチチップパッケージ（ＭＣＰ）
１００２ 信号線
１００４ 電気接続部
１００６ 信号用接地
１００８ 電気接続部
１０１２ 電気接続部／はんだバンプ
１０１４ 電気接続部／はんだバンプ
１０１６ 絶縁材料
１２０２ 内側誘電体面／内側金属面
１３０２ 垂直相互接続アクセス（ビア）
１４０２ 接地線
１７０２ モバイル電話
１７０４ ラップトップコンピュータ
１７０６ 固定位置端末

Claims (32)

  1. パッケージであって、
    基板であって、前記基板の第１の面に接続された少なくとも一つの第１の回路部品を有する基板と、
    前記基板に接続された電磁妨害（ＥＭＩ）シールドであって、
    前記パッケージを無線周波放射から遮蔽するように構成された金属ケースと、
    前記金属ケースの内面の少なくとも一部に接続された誘電体層と、
    前記誘電体層に接続され、前記誘電体層により前記金属ケースから電気的に絶縁された複数の信号線と、
    前記ＥＭＩシールドの内面に接続された少なくとも一つの第２の回路部品であって、前記ＥＭＩシールドの内面の少なくとも一部は前記基板の前記第１の面に対面し、前記複数の信号線は電気信号を前記第２の回路部品に供給するように構成される、少なくとも一つの第２の回路部品と
    を含む、ＥＭＩシールドと
    を備える、パッケージ。
  2. 前記金属ケースが、電気接地を前記第２の回路部品に提供するように更に構成される、請求項１に記載のパッケージ。
  3. 前記第２の回路部品が、前記金属ケースの内面に更に接続される、請求項２に記載のパッケージ。
  4. 前記金属ケースが、前記第２の回路部品に熱的に接続され、前記第２の回路部品により生じた熱エネルギーを放散させるように構成される、請求項１に記載のパッケージ。
  5. 前記第１の回路部品及び前記第２の回路部品が各々、能動ＲＦ回路部品及び／又は受動ＲＦ回路部品のうちの少なくとも一つである、請求項１に記載のパッケージ。
  6. 前記金属ケースが、前記ＥＭＩシールドを前記基板に接続する複数の側壁を含む、請求項１に記載のパッケージ。
  7. 前記複数の側壁を有する前記金属ケースと前記基板とにより形成されるキャビティに空気を流れさせる一つ又は複数の溝が、前記複数の側壁の間に形成される、請求項６に記載のパッケージ。
  8. 前記複数の側壁が、前記誘電体層と前記複数の信号線の少なくとも一部とを含む内側側壁面を含む、請求項６に記載のパッケージ。
  9. 前記内側側壁面が、前記複数の信号線の前記一部を用いて、前記第２の回路部品を前記基板に電気的に接続する、請求項８に記載のパッケージ。
  10. 前記ＥＭＩシールド及び前記基板が、前記第１の回路部品及び前記第２の回路部品を含むキャビティを形成する、請求項１に記載のパッケージ。
  11. ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、及び／又はラップトップコンピュータのうちの少なくとも一つに組み込まれる、請求項１に記載のパッケージ。
  12. パッケージを製造する方法であって、
    基板と、少なくとも一つの第１の回路部品とを提供するステップと、
    前記第１の回路部品を前記基板の第１の面に接続するステップと、
    前記パッケージを無線周波放射から遮蔽するように構成された金属ケースを有する電磁妨害（ＥＭＩ）シールドを提供するステップと、
    誘電体層を、前記金属ケースの内面の少なくとも一部の上に堆積させるステップと、
    複数の信号線を、前記複数の信号線が前記誘電体層により前記金属ケースから電気的に絶縁されるように、前記誘電体層に形成するステップと、
    少なくとも一つの第２の回路部品を前記ＥＭＩシールドの内面に接続するステップであって、前記複数の信号線が電気信号を前記第２の回路部品に供給するように構成される、接続するステップと、
    前記ＥＭＩシールドの内面の少なくとも一部が前記基板の前記第１の面に対面するように、前記ＥＭＩシールドを前記基板に接続するステップと
    を備える、方法。
  13. 前記金属ケースが、電気接地を前記第２の回路部品に提供するように構成される、請求項１２に記載の方法。
  14. 前記第２の回路部品を、前記金属ケースの内面に接続するステップ
    を更に備える、請求項１３に記載の方法。
  15. 前記金属ケースが前記第２の回路部品により生じた熱エネルギーを放散させるよう構成されるように、前記金属ケースを前記第２の回路部品に熱的に接続するステップ
    を更に備える、請求項１２に記載の方法。
  16. 前記第１の回路部品及び前記第２の回路部品が各々、能動ＲＦ回路部品及び／又は受動ＲＦ回路部品のうちの少なくとも一つである、請求項１２に記載の方法。
  17. 前記ＥＭＩシールドと前記基板との間に、前記第１の回路部品及び前記第２の回路部品を含むキャビティを形成するステップ
    を更に備える、請求項１２に記載の方法。
  18. 前記金属ケースが複数の側壁を含み、
    前記ＥＭＩシールドの前記複数の側壁を前記基板に接続するステップ
    を更に備える、請求項１２に記載の方法。
  19. 前記金属ケースと、前記複数の側壁と、前記基板とによって囲まれたキャビティを形成するステップと、
    前記キャビティに空気を流れさせる一つ又は複数の溝を、前記複数の側壁の間に形成するステップと
    を更に備える、請求項１８に記載の方法。
  20. 前記複数の側壁が、前記誘電体層と前記複数の信号線の少なくとも一部とを含む内側側壁面を含む、請求項１８に記載の方法。
  21. 前記内側側壁面上に含まれる前記複数の信号線の前記一部を用いて、前記第２の回路部品を前記基板に電気的に接続するステップ
    を更に備える、請求項２０に記載の方法。
  22. パッケージであって、
    基板であって、前記基板の第１の面に接続された少なくとも一つの第１の回路部品を有する基板と、
    前記基板の少なくとも一部を被覆するための手段であって、
    前記パッケージを無線周波放射から遮蔽するための手段と、
    前記遮蔽するための手段の内面の少なくとも一部に接続された、絶縁するための手段と、
    前記絶縁するための手段に接続され、前記絶縁するための手段により前記遮蔽するための手段から電気的に絶縁された、電気信号を搬送するための複数の手段と、
    前記被覆するための手段の内面に接続された少なくとも一つの第２の回路部品であって、前記被覆するための手段の内面の少なくとも一部は前記基板の前記第１の面に対面し、前記電気信号を搬送するための複数の手段は電気信号を前記第２の回路部品に供給するように構成される、少なくとも一つの第２の回路部品と
    を含む、被覆するための手段と
    を備える、パッケージ。
  23. 前記遮蔽するための手段が、電気接地を前記第２の回路部品に提供するように更に構成される、請求項２２に記載のパッケージ。
  24. 前記第２の回路部品が、前記遮蔽するための手段の内面に更に接続される、請求項２３に記載のパッケージ。
  25. 前記遮蔽するための手段が、前記第２の回路部品に熱的に接続され、前記第２の回路部品により生じた熱エネルギーを放散させるように構成される、請求項２２に記載のパッケージ。
  26. 前記第１の回路部品及び前記第２の回路部品が各々、能動ＲＦ回路部品及び／又は受動ＲＦ回路部品のうちの少なくとも一つである、請求項２２に記載のパッケージ。
  27. 前記遮蔽するための手段が、前記被覆するための手段を前記基板に接続する複数の側壁を含む、請求項２２に記載のパッケージ。
  28. 前記複数の側壁を有する前記遮蔽するための手段と前記基板とにより形成されるキャビティに空気を流れさせる換気のための一つ又は複数の手段が、前記複数の側壁の間に形成される、請求項２７に記載のパッケージ。
  29. 前記複数の側壁が、前記絶縁するための手段と前記電気信号を搬送するための複数の手段の少なくとも一部とを含む内側側壁面を含む、請求項２７に記載のパッケージ。
  30. 前記内側側壁面が、前記電気信号を搬送するための複数の手段の前記一部を用いて、前記第２の回路部品を前記基板に電気的に接続する、請求項２９に記載のパッケージ。
  31. 前記被覆するための手段及び前記基板が、前記第１の回路部品及び前記第２の回路部品を含むキャビティを形成する、請求項２２に記載のパッケージ。
  32. ミュージックプレーヤー、ビデオプレーヤー、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、及び／又はラップトップコンピュータのうちの少なくとも一つに組み込まれる、請求項２２に記載のパッケージ。
JP2015561641A 2013-03-11 2014-03-06 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体 Pending JP2016514368A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/794,487 2013-03-11
US13/794,487 US8987872B2 (en) 2013-03-11 2013-03-11 Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
PCT/US2014/021078 WO2014164186A1 (en) 2013-03-11 2014-03-06 Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017101621A Division JP2017143313A (ja) 2013-03-11 2017-05-23 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体

Publications (1)

Publication Number Publication Date
JP2016514368A true JP2016514368A (ja) 2016-05-19

Family

ID=50434272

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015561641A Pending JP2016514368A (ja) 2013-03-11 2014-03-06 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体
JP2017101621A Pending JP2017143313A (ja) 2013-03-11 2017-05-23 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017101621A Pending JP2017143313A (ja) 2013-03-11 2017-05-23 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体

Country Status (7)

Country Link
US (1) US8987872B2 (ja)
EP (1) EP2973696B1 (ja)
JP (2) JP2016514368A (ja)
KR (1) KR101657622B1 (ja)
CN (1) CN105074917A (ja)
TW (1) TWI534979B (ja)
WO (1) WO2014164186A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192429A1 (ja) * 2020-03-26 2021-09-30 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484313B2 (en) 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
JP6273182B2 (ja) * 2014-08-25 2018-01-31 株式会社東芝 電子機器
US9437576B1 (en) * 2015-03-23 2016-09-06 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10368442B2 (en) 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming
US10594355B2 (en) 2015-06-30 2020-03-17 Skyworks Solutions, Inc. Devices and methods related to radio-frequency filters on silicon-on-insulator substrate
CN105070699B (zh) * 2015-07-31 2018-03-27 中国电子科技集团公司第二十六研究所 一种异构集成无源射频滤波器的射频前端模拟集成芯片
US9781819B2 (en) * 2015-07-31 2017-10-03 Laird Technologies, Inc. Multifunctional components for electronic devices and related methods of providing thermal management and board level shielding
WO2017033564A1 (ja) * 2015-08-27 2017-03-02 株式会社村田製作所 高周波モジュール
CN106816431B (zh) * 2015-11-30 2019-08-30 讯芯电子科技（中山）有限公司 一种电磁屏蔽封装结构及其制造方法
US11189573B2 (en) * 2016-03-31 2021-11-30 Intel Corporation Semiconductor package with electromagnetic interference shielding using metal layers and vias
US11178768B2 (en) * 2016-04-01 2021-11-16 Intel Corporation Flexible printed circuit EMI enclosure
CN106298741A (zh) * 2016-08-11 2017-01-04 国网辽宁省电力有限公司电力科学研究院 一种射频多芯片电路电磁屏蔽结构
CN106252339B (zh) * 2016-08-11 2019-01-25 国网辽宁省电力有限公司电力科学研究院 一种高密度射频多芯片封装结构
US10389966B2 (en) * 2016-09-02 2019-08-20 Funai Electric Co., Ltd. Display device
US10271421B2 (en) * 2016-09-30 2019-04-23 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) shielding between inductors of a radio frequency (RF) module
CN106783805A (zh) * 2017-03-13 2017-05-31 中国科学院微电子研究所 射频多芯片封装及屏蔽电路
CN107342279A (zh) * 2017-06-08 2017-11-10 唯捷创芯(天津)电子技术股份有限公司 一种防电磁干扰的射频模块及其实现方法
WO2019133195A1 (en) * 2017-12-29 2019-07-04 Commscope Technologies Llc Compact phased array millimeter wave communications systems suitable for fixed wireless access applications
KR102488875B1 (ko) 2018-01-30 2023-01-17 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
KR20190119819A (ko) * 2018-04-13 2019-10-23 삼성전자주식회사 차폐 공간을 형성하는 커넥터 및 이를 구비하는 전자 장치
US10701796B2 (en) * 2018-06-25 2020-06-30 Intel Corporation Electromagnetic interference (EMI) shield
TW202104656A (zh) * 2019-03-28 2021-02-01 美商蘭姆研究公司 噴淋頭護罩
US11646715B2 (en) * 2020-06-22 2023-05-09 Shenzhen Sunway Communication Co., Ltd. Filter device, RF front-end device and wireless communication device
US11721639B2 (en) * 2020-06-29 2023-08-08 Qualcomm Incorporated Multi-component modules (MCMs) including configurable electro-magnetic isolation (EMI) shield structures, and related methods
CN111710668A (zh) * 2020-08-24 2020-09-25 甬矽电子(宁波)股份有限公司 半导体封装结构、其制作方法和电子设备
CN112151509B (zh) * 2020-09-24 2022-11-25 维沃移动通信有限公司 封装器件、电子设备及器件封装方法
JP7533197B2 (ja) * 2020-12-18 2024-08-14 株式会社村田製作所 半導体装置、及び半導体モジュール

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0361393U (ja) * 1989-10-20 1991-06-17
JPH0590440A (ja) * 1991-03-27 1993-04-09 Kokusai Electric Co Ltd 両面実装基板用リードレスパツケージケース
JPH05243775A (ja) * 1992-02-27 1993-09-21 Fujitsu Ltd 電子回路モジュールの電磁シールド構造及びその組立方法
JPH1167947A (ja) * 1997-08-20 1999-03-09 Sony Corp ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体
JPH1197820A (ja) * 1997-09-17 1999-04-09 Toyota Autom Loom Works Ltd 電磁シールド用導体パターンが形成された回路基板
JP2005183410A (ja) * 2003-12-15 2005-07-07 Nec Saitama Ltd 無線回路モジュールおよび無線回路基板
JP2006202870A (ja) * 2005-01-19 2006-08-03 Matsushita Electric Ind Co Ltd 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP2007287820A (ja) * 2006-04-14 2007-11-01 Renesas Technology Corp 電子装置及びその製造方法
WO2008059643A1 (fr) * 2006-11-16 2008-05-22 Panasonic Corporation Appareil de circuit électronique tridimensionnel
JP2009290141A (ja) * 2008-05-30 2009-12-10 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2011188330A (ja) * 2010-03-10 2011-09-22 Omron Corp 半導体装置及びマイクロフォン
JP2012060019A (ja) * 2010-09-10 2012-03-22 Alps Electric Co Ltd 電子回路モジュール
US20120147571A1 (en) * 2010-12-14 2012-06-14 Just Andrew B Printed circuit board radio-frequency shielding structures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237586A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 回路基板、回路部品内蔵モジュールおよびそれらの製造方法
US7071556B2 (en) 2004-09-10 2006-07-04 Jinghui Mu Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
FR2877537B1 (fr) 2004-10-29 2007-05-18 Thales Sa Boitier microelectronique multiplans
WO2006059556A1 (ja) 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
US7514774B2 (en) 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
TWI382519B (zh) 2008-04-21 2013-01-11 Advanced Semiconductor Eng 利用外蓋之電子元件封裝模組
US7709915B2 (en) 2008-05-07 2010-05-04 Aptina Imaging Corporation Microelectronic devices having an EMI shield and associated systems and methods
JP5375311B2 (ja) * 2009-04-28 2013-12-25 オムロン株式会社 電子部品実装装置及びその製造方法
US8362598B2 (en) 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
US9484279B2 (en) 2010-06-02 2016-11-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming EMI shielding layer with conductive material around semiconductor die
JP5581933B2 (ja) * 2010-09-22 2014-09-03 ソニー株式会社 パッケージ基板及びこれを用いたモジュール並びに電気・電子機器
US20120228751A1 (en) 2011-03-07 2012-09-13 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0361393U (ja) * 1989-10-20 1991-06-17
JPH0590440A (ja) * 1991-03-27 1993-04-09 Kokusai Electric Co Ltd 両面実装基板用リードレスパツケージケース
JPH05243775A (ja) * 1992-02-27 1993-09-21 Fujitsu Ltd 電子回路モジュールの電磁シールド構造及びその組立方法
JPH1167947A (ja) * 1997-08-20 1999-03-09 Sony Corp ハイブリッド集積回路装置の表面実装方法及びハイブリッド集積回路装置及びハイブリッド集積回路装置の実装体
JPH1197820A (ja) * 1997-09-17 1999-04-09 Toyota Autom Loom Works Ltd 電磁シールド用導体パターンが形成された回路基板
JP2005183410A (ja) * 2003-12-15 2005-07-07 Nec Saitama Ltd 無線回路モジュールおよび無線回路基板
JP2006202870A (ja) * 2005-01-19 2006-08-03 Matsushita Electric Ind Co Ltd 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP2007287820A (ja) * 2006-04-14 2007-11-01 Renesas Technology Corp 電子装置及びその製造方法
WO2008059643A1 (fr) * 2006-11-16 2008-05-22 Panasonic Corporation Appareil de circuit électronique tridimensionnel
JP2009290141A (ja) * 2008-05-30 2009-12-10 Sanyo Electric Co Ltd 半導体モジュールおよびその製造方法、ならびに携帯機器
JP2011188330A (ja) * 2010-03-10 2011-09-22 Omron Corp 半導体装置及びマイクロフォン
JP2012060019A (ja) * 2010-09-10 2012-03-22 Alps Electric Co Ltd 電子回路モジュール
US20120147571A1 (en) * 2010-12-14 2012-06-14 Just Andrew B Printed circuit board radio-frequency shielding structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021192429A1 (ja) * 2020-03-26 2021-09-30 株式会社村田製作所 高周波モジュール及び通信装置
US11871508B2 (en) 2020-03-26 2024-01-09 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device

Also Published As

Publication number Publication date
EP2973696B1 (en) 2019-11-13
TW201448157A (zh) 2014-12-16
KR20150121244A (ko) 2015-10-28
KR101657622B1 (ko) 2016-09-30
US8987872B2 (en) 2015-03-24
JP2017143313A (ja) 2017-08-17
EP2973696A1 (en) 2016-01-20
CN105074917A (zh) 2015-11-18
WO2014164186A1 (en) 2014-10-09
US20140252568A1 (en) 2014-09-11
TWI534979B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
JP2017143313A (ja) 無線周波マルチチップ集積回路パッケージ用の電磁妨害筐体
US20210281286A1 (en) Radio frequency shielding within a semiconductor package
US9583430B2 (en) Package-on-package device
US9263186B2 (en) DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor
US20140124907A1 (en) Semiconductor packages
US9236355B2 (en) EMI shielded wafer level fan-out pop package
US20200075501A1 (en) Electromagnetic interference shielding for semiconductor packages using bond wires
US11189573B2 (en) Semiconductor package with electromagnetic interference shielding using metal layers and vias
US20060114656A1 (en) Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
JP2015222979A (ja) デバイス上に取り付けられた個別アンテナを含むパッケージ構造
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US9337137B1 (en) Method and system for solder shielding of ball grid arrays
JP2018528620A (ja) 受動デバイスを備える低プロファイルパッケージ
WO2019005466A1 (en) DEVICE COMPRISING COMPRESSED THERMAL INTERFACE MATERIAL (TIM) AND ELECTROMAGNETIC SHIELD (EMI) COMPRISING A FLEXIBLE PART
CN106298741A (zh) 一种射频多芯片电路电磁屏蔽结构
TW202133712A (zh) 耦合至經組態以提供屏蔽之步進散熱器之整合式裝置
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
TW202129852A (zh) 包括配置為裝置的座平面的阻焊劑層的封裝
JP2006324646A (ja) モジュール基板
KR102038602B1 (ko) 고방열 팬아웃 패키지 및 그 제조방법
US12057433B2 (en) EM and RF mitigation silicon structures in stacked die microprocessors for die to platform and die-die RF noise suppression
TW202247545A (zh) 用於板和基板的多線介面
TW202245204A (zh) 用於模組內之電磁干擾(emi)屏蔽之導電通孔或溝槽之應用
JP2012004421A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170523

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170707

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180704