CN106252339B - 一种高密度射频多芯片封装结构 - Google Patents
一种高密度射频多芯片封装结构 Download PDFInfo
- Publication number
- CN106252339B CN106252339B CN201610653380.8A CN201610653380A CN106252339B CN 106252339 B CN106252339 B CN 106252339B CN 201610653380 A CN201610653380 A CN 201610653380A CN 106252339 B CN106252339 B CN 106252339B
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- shell
- radio frequency
- high density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 229910010293 ceramic material Inorganic materials 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000005476 soldering Methods 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Transceivers (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
本发明涉及一种高密度射频多芯片封装结构，包括：基片(1)、基片(2)、基片(3)、壳体(4)、芯片(5)、芯片(6)、芯片(7)、芯片(8)，壳体(4)组装在基片(1)上并与基片(1)围成空间，基片(2)、基片(3)、芯片(5)、芯片(6)、芯片(7)、芯片(8)均设置于空间内；芯片(6)组装在基片(1)上；芯片(8)组装在基片(2)上，并通过基片(2)与基片(1)连接；芯片(5)组装在壳体(4)上；芯片(7)组装在基片(3)上，并通过基片(3)与壳体(4)连接，能够将若干有源芯片和若干无源器件进行三维混合高密度集成。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种高密度射频多芯片封装结构。
背景技术
随着高压输电线路智能传感产品的集成度高、小型化、多功能化的设计需求，要求电力监测装置实现机电一体化设计，以减少体积、丰富功能、提高可靠性。
电力监测装置中所用的微电子芯片封装尺寸不断缩小、封装密度不断增大。由于封装外形尺寸的限制，用传统的二维平面封装方法，在封装体内放入不同功能模块的芯片，其封装体外形尺寸不可能实现足够小的设计，因此，芯片在高度方向的三维堆叠是一个封装设计的趋势。
三维封装结构不但使封装密度更高，也具有使其功能更多、传输速度更快、功耗更低、性能及可靠性更好等特点。目前，芯片三维封装结构各式各样，如SiP(System-in-package)、PoP(package-on-package)、TSV(through-silicon-vias)等芯片级的封装，其形式包括不同尺寸裸芯片以金字塔的形式逐层往上堆叠，相近尺寸的芯片错位逐层堆叠等。
基于此，本发明的发明人发现，大多数的三维封装设计主要面向裸芯片的堆叠和封装，然而，在实际的系统级封装设计中，会遇到需要将具有不同封装模式的芯片或无源器件高密度地混合集成在一起的情况。因此，需要一种封装结构能够实现多器件混合集成的三维封装模式来实现系统的小型化目的。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
技术问题
有鉴于此，本发明要解决的技术问题是，如何提供一种高密度射频多芯片封装结构能够实现系统的小型化目的。
解决方案
为解决以上技术问题，本发明在第一方面提供一种高密度射频多芯片封装结构，包括：基片1、基片2、基片3、壳体4、芯片5、芯片6、芯片7、芯片8，其中：所述壳体4组装在所述基片1上并与所述基片1围成空间，所述基片2、所述基片3、所述芯片5、所述芯片6、所述芯片7、所述芯片8均设置于所述空间内；所述芯片6组装在所述基片1上；所述芯片8组装在所述基片2上，并通过所述基片2与所述基片1连接；所述芯片5组装在所述壳体4上；所述芯片7组装在所述基片3上，并通过所述基片3与所述壳体4连接。
在一种可能的实现方式中，所述芯片5、所述芯片6、所述芯片7、所述芯片8为有源射频电路组件或无源射频电路组件。
在一种可能的实现方式中，所述基片1为所述芯片6提供信号通道、接地通道和热量耗散通道。
在一种可能的实现方式中，所述基片2和所述基片1为所述芯片8提供信号通道、接地通道和热量耗散通道。
在一种可能的实现方式中，所述基片1和所述壳体4为所述芯片5提供信号通道、接地通道和热量耗散通道。
在一种可能的实现方式中，所述基片3、所述壳体4和所述基片1为所述芯片7提供信号通道、接地通道和热量耗散通道。
在一种可能的实现方式中，所述壳体4的材质为塑料材料、陶瓷材料、金属材料中的一种或多种。
在一种可能的实现方式中，高密度射频多芯片封装结构设置于通信设备、导航设备、移动电话、个人数字终端、台式计算机、便携式计算机、平板计算机中的至少一个中。
有益效果
本发明提供的一种高密度射频多芯片封装结构，包括：基片1、基片2、基片3、壳体4、芯片5、芯片6、芯片7、芯片8，壳体4组装在基片1上并与基片1围成空间，基片2、基片3、芯片5、芯片6、芯片7、芯片8均设置于空间内；芯片6组装在基片1上；芯片8组装在基片2上，并通过基片2与基片1连接；芯片5组装在壳体4上；芯片7组装在基片3上，并通过基片3与壳体4连接，能够利用多层基片和壳体作为载体，将多个芯片和器件以堆叠方式进行三维高密度混合集成，在一个芯片封装体内，实现多芯片互联，本发明提供的一种高密度射频多芯片封装结构的平面面积小，封装尺寸紧凑，有效地减小了封装面积，实现了高密度、多功能的三维封装，满足机电一体化监测装置的发展需求。
根据下面参考附图对示例性实施例的详细说明，本发明的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本发明的示例性实施例、特征和方面，并且用于解释本发明的原理。
图1示出本发明实施例提供的一种高密度射频多芯片封装结构的结构示意图；
图2示出芯片5组装在壳体4上组成的结构的示意图；
图3示出芯片7通过基片3组装于壳体4上组成的结构的示意图；
图4示出基片1的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，以便于凸显本发明的主旨。
图1示出本发明实施例提供的一种高密度射频多芯片封装结构的示意图，如图1所示，该高密度射频多芯片封装结构包括：基片1、基片2、基片3、壳体4、芯片5、芯片6、芯片7、芯片8。
壳体4组装在基片1上并与基片1围成空间，基片2、基片3、芯片5、芯片6、芯片7、芯片8均设置于所述空间内。
芯片6组装在基片1上，具体来说，芯片6可以通过回流焊等工艺，直接组装到基片1上。芯片8组装在基片2上，并通过基片2与基片1连接，具体来说，芯片8可以通过回流焊等工艺组装到基片2上，基片2与芯片8的联合体，可以通过回流焊或植球等工艺组装到基片1上。
图2示出芯片5组装在壳体4上组成的结构的示意图，如图2所示，芯片5组装在壳体4上，具体来说，芯片5可以通过回流焊等工艺，直接组装到壳体4上。
图3示出芯片7通过基片3组装于壳体4上组成的结构的示意图，如图3所示，芯片7组装在基片3上，并通过基片3与壳体4连接，具体来说，芯片7可以通过回流焊等工艺，组装到基片3上，基片3与芯片7的联合体可以通过回流焊或植球等工艺组装到壳体4上。
图4示出基片1的结构示意图，结合图1和图4所示，壳体4组装在基片1上。具体来说，壳体4可以通过回流焊或植球等工艺组装到基片1上，在一种可能的实现方式中，壳体4与基片3、芯片5、芯片7的联合体，可以通过回流焊或植球等工艺组装到基片1与基片2、芯片6、芯片8的联合体上。
在一种可能的实现方式中，芯片5、芯片6、芯片7、芯片8可以为有源射频电路组件或无源射频电路组件。
在一种可能的实现方式中，芯片6组装在基片1上，基片1可以为芯片6提供信号通道、接地通道和热量耗散通道。
在一种可能的实现方式中，芯片8可以通过基片2组装在基片1上，也即、芯片8可以通过基片2连接基片1，以使基片1可以通过基片2为芯片8提供信号通道、接地通道和热量耗散通道。
在一种可能的实现方式中，芯片5组装在壳体4上，通过壳体4连接基片1，以使基片1通过壳体4为芯片5提供信号通道、接地通道和热量耗散通道。
在一种可能的实现方式中，芯片7通过基片3组装于壳体4，通过基片3连接壳体4再连接基片1，以使基片1通过壳体4和基片3为芯片7提供信号通道、接地通道和热量耗散通道。
在一种可能的实现方式中，壳体4为塑料材料、陶瓷材料、金属材料中的一种或多种。
在一种可能的实现方式中，本申请提供的高密度射频多芯片封装结构可以设置于通信设备、导航设备、移动电话、个人数字终端、台式计算机、便携式计算机、平板计算机中的至少一个中。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
Claims (8)
1.一种高密度射频多芯片封装结构，其特征在于，包括：第一基片(1)、第二基片(2)、第三基片(3)、壳体(4)、第一芯片(5)、第二芯片(6)、第三芯片(7)和第四芯片(8)，其中：
所述壳体(4)组装在所述第一基片(1)上并与所述第一基片(1)围成空间，所述第二基片(2)、所述第三基片(3)、所述第一芯片(5)、所述第二芯片(6)、所述第三芯片(7)、所述第四芯片(8)均设置于所述空间内；
所述第二芯片(6)组装在所述第一基片(1)上；
所述第四芯片(8)组装在所述第二基片(2)上，并通过所述第二基片(2)与所述第一基片(1)连接；
所述第一芯片(5)组装在所述壳体(4)上；并且
所述第三芯片(7)组装在所述第三基片(3)上，并通过所述第三基片(3)与所述壳体(4)连接，
其中所述第一基片(1)、第二基片(2)和第三基片(3)的设置位置逐渐升高。
2.根据权利要求1所述的高密度射频多芯片封装结构，其特征在于，所述第一芯片(5)、所述第二芯片(6)、所述第三芯片(7)和所述第四芯片(8)为有源射频电路组件或无源射频电路组件。
3.根据权利要求1所述的高密度射频多芯片封装结构，其特征在于，所述第一基片(1)为所述第二芯片(6)提供信号通道、接地通道和热量耗散通道。
4.根据权利要求1所述的高密度射频多芯片封装结构，其特征在于，所述第二基片(2)和所述第一基片(1)为所述第四芯片(8)提供信号通道、接地通道和热量耗散通道。
5.根据权利要求1所述的高密度射频多芯片封装结构，其特征在于，所述第一基片(1)和所述壳体(4)为所述第一芯片(5)提供信号通道、接地通道和热量耗散通道。
6.根据权利要求1所述的高密度射频多芯片封装结构，其特征在于，所述第三基片(3)、所述壳体(4)和所述第一基片(1)为所述第三芯片(7)提供信号通道、接地通道和热量耗散通道。
7.根据权利要求1所述的高密度射频多芯片封装结构，其特征在于，所述壳体(4)的材质为塑料材料、陶瓷材料、金属材料中的一种或多种。
8.根据权利要求1所述的高密度射频多芯片封装结构，其特征在于，高密度射频多芯片封装结构设置于通信设备、导航设备、个人数字终端、台式计算机、便携式计算机、平板计算机中的至少一个中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610653380.8A CN106252339B (zh) | 2016-08-11 | 2016-08-11 | 一种高密度射频多芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610653380.8A CN106252339B (zh) | 2016-08-11 | 2016-08-11 | 一种高密度射频多芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106252339A CN106252339A (zh) | 2016-12-21 |
| CN106252339B true CN106252339B (zh) | 2019-01-25 |
Family
ID=58079152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610653380.8A Active CN106252339B (zh) | 2016-08-11 | 2016-08-11 | 一种高密度射频多芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106252339B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0506090A2 (en) * | 1991-03-27 | 1992-09-30 | Kokusai Electric Co., Ltd. | Semiconductor device with electromagnetic shield |
| CN105074917A (zh) * | 2013-03-11 | 2015-11-18 | 高通股份有限公司 | 用于射频多芯片集成电路封装的电磁干扰外壳 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008059643A1 (fr) * | 2006-11-16 | 2008-05-22 | Panasonic Corporation | Appareil de circuit électronique tridimensionnel |
-
2016
- 2016-08-11 CN CN201610653380.8A patent/CN106252339B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0506090A2 (en) * | 1991-03-27 | 1992-09-30 | Kokusai Electric Co., Ltd. | Semiconductor device with electromagnetic shield |
| CN105074917A (zh) * | 2013-03-11 | 2015-11-18 | 高通股份有限公司 | 用于射频多芯片集成电路封装的电磁干扰外壳 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106252339A (zh) | 2016-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11562986B2 (en) | Stacked semiconductor die assemblies with partitioned logic and associated systems and methods | |
| CN105428337B (zh) | 半导体封装及其制造方法 | |
| KR101577884B1 (ko) | 마이크로 전자 디바이스, 스택 다이 패키지 및 이를 포함하는 컴퓨팅 시스템, 마이크로 전자 디바이스에서 멀티-채널 통신 통로를 제조하는 방법, 및 스택 다이 패키지의 컴포넌트들 사이의 전기 통신을 가능하게 하는 방법 | |
| CN104681457B (zh) | 多芯片集成的多级重布线层 | |
| US11410919B2 (en) | Stacked silicon die architecture with mixed flipcip and wirebond interconnect | |
| CN107408546B (zh) | 具有底部填充封围腔的半导体装置组合件 | |
| CN103296008B (zh) | Tsv或tgv转接板，3d封装及其制备方法 | |
| US20180040587A1 (en) | Vertical Memory Module Enabled by Fan-Out Redistribution Layer | |
| KR20090066210A (ko) | 패키지가 집적된 집적회로 패키지 시스템 | |
| US20150364445A1 (en) | Stack module package and method for manufacturing the same | |
| US20130329374A1 (en) | Pre-molded Cavity 3D Packaging Module with Layout | |
| TW201336003A (zh) | 具有集成插槽的系統級封裝及用於製造其的方法 | |
| CN111199957A (zh) | 一种芯片和天线集成的三维封装结构及其制备方法 | |
| US20130313727A1 (en) | Multi-stacked bbul package | |
| CN105552065A (zh) | 一种t/r组件控制模块的系统级封装结构及其封装方法 | |
| KR20150116844A (ko) | 패키지 온 패키지 구조들 | |
| CN103420322A (zh) | 晶片封装体及其形成方法 | |
| CN203774293U (zh) | 一种集成电路的3d封装结构 | |
| KR20160047841A (ko) | 반도체 패키지 | |
| CN106252339B (zh) | 一种高密度射频多芯片封装结构 | |
| CN211150559U (zh) | 多芯片封装模组 | |
| CN211208440U (zh) | 一种芯片和天线集成的三维封装结构 | |
| CN101226929B (zh) | 半导体封装结构及其制造方法 | |
| CN111128910B (zh) | 芯片堆叠封装方法及芯片堆叠结构 | |
| JP2021119630A (ja) | チップパッケージ構造及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |