CN103296008B - Tsv或tgv转接板，3d封装及其制备方法 - Google Patents
Tsv或tgv转接板，3d封装及其制备方法 Download PDFInfo
- Publication number
- CN103296008B CN103296008B CN201210042080.8A CN201210042080A CN103296008B CN 103296008 B CN103296008 B CN 103296008B CN 201210042080 A CN201210042080 A CN 201210042080A CN 103296008 B CN103296008 B CN 103296008B
- Authority
- CN
- China
- Prior art keywords
- keyset
- tsv
- tgv
- ebg
- shielding construction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 238000005538 encapsulation Methods 0.000 title abstract description 19
- 238000010276 construction Methods 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 230000004888 barrier function Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 22
- 230000000737 periodic effect Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 14
- 238000010168 coupling process Methods 0.000 abstract description 14
- 238000005859 coupling reaction Methods 0.000 abstract description 14
- 238000005516 engineering process Methods 0.000 description 19
- 239000000758 substrate Substances 0.000 description 19
- 238000005476 soldering Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005764 inhibitory process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000036244 malformation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000004038 photonic crystal Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 206010044565 Tremor Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种TSV或TGV转接板，3D封装及其制备方法，其中，带有EBG的屏蔽结构的TSV或TGV转接板包括TSV或TGV转接板，以及所述EBG的屏蔽结构；所述带有EBG的屏蔽结构制备在所述TSV或TGV转接板中，或制备在所述TSV或TGV转接板两侧；所述EBG的屏蔽结构包括绝缘层及至少两金属平面；其中，至少一金属平面蚀刻有周期性EBG结构；所述金属平面之间设置有绝缘层。本发明还提供一种TSV或TGV转接板制备方法，一种3D封装及其制备方法。本发明能有效降低垂直3D互联封装中芯片间的近场耦合问题。
Description
技术领域
本发明涉及微电子封装技术领域，特别涉及一种带有电磁带隙(ElectromagneticBandGap，EBG)的屏蔽结构的TSV或TGV转接板、3D封装结构及其制备方法。
背景技术
随着通讯电子的兴起，人们对小型化和高灵敏度模块或系统的需求越来越高，对信号质量的要求也越来越严格。高密度集成技术，如系统级封装(System-in-Package，SiP)等技术得到了迅速发展，然而混合信号多芯片系统的小型化集成封装却成为了该领域的技术难点之一。
数字信号频率不断上升，上升/下降沿越来越抖，数字信号的高频分量对模拟或射频芯片等敏感电路的影响越来越大。一般通讯系统的灵敏度都在-100dBm，全球定位系统(GlobalPositionSystem，GPS)的灵敏度甚至低于-148dBm，一些收发模块的灵敏度要求也很高，混合信号系统中的电磁兼容(ElectromagneticInterfere，EMI)成了系统小型化封装中的一个非常重要的问题。微电子封装中干扰芯片产生的噪声主要通过三个途径对敏感芯片形成干扰：一、数字电路快速开关引起的瞬态噪声(SimultaneousSwitchingNoise，SSN)通过基板影响敏感电路；二、干扰芯片和敏感芯片互联线之间的电容性耦合和电感性耦合；三、干扰芯片和敏感芯片之间由于3D堆叠组装造成的近场耦合。
以系统级封装为代表的新型3D封装技术，除了三维芯片堆叠(StackedDiepackage)，封装堆叠POP(PackageonPackage，POP)等技术外，一些新材料和新技术的应用为封装小型化带来契机，如柔性基板，硅通孔(ThroughSiliconVia，TSV)转接板技术和玻璃通孔(ThroughGlassVia，TGV)转接板技术成为垂直3D互联的热点研究方向之一。芯片三维堆叠中敏感芯片和干扰芯片直接堆叠，为适应封装小型化芯片厚度不断减小，近场耦合问题十分严重，通常在垂直芯片间加以屏蔽结构来降低噪声。POP封装中敏感芯片和干扰芯片垂直互联间距较远，近场耦合问题不太严重，但该封装形式下的垂直尺寸较大，不利于封装小型化。TSV、TGV转接板较薄，厚度仅有几百甚至几十微米，垂直互联后芯片间的近场耦合问题对灵敏度很高的混合信号系统影响也很严重。
EBG结构是一种周期性带隙抑制结构，可以通过周期数量和单元结构来调节抑制频段。天线结构中常用于抑制后瓣能量，提高天线辐射效率。专利CN200910143507.1将EBG结构屏蔽罩用于射频(RadioFrequency，RF)收发器以及射频功率放大器集成的系统中，周期性结构降低了相同屏蔽罩下芯片之间的电磁干扰。该结构应用于系统二维集成技术，而非三维封装技术。封装领域的EBG结构应用主要集中在对瞬态开关噪声(simultaneousswitchingnoise，SSN)的抑制方面，也属于对噪声的二维抑制。常常用于基板电源分布网络(Powerdeliverynetwork，PDN)中二维组装芯片间的噪声抑制，US20070289771A1等专利中有明确阐述。近年来，随着TSV技术的迅速发展，基于TSV的信号完整性和电源完整性问题日益突出，一些学者，如KAIST的JounghoKim等人开始将EBG结构用于TSV转接板或低温共烧陶瓷(LowTemperatureCo-firedCeramic，LTCC)转接板的PDN网络中，显然也是属于对SSN噪声的二维抑制。
发明内容
本发明所要解决的技术问题是提供一种能有效降低垂直3D互联封装中芯片间的近场耦合问题的带有EBG(ElectromagneticBandGap，EBG)的屏蔽结构的TSV或TGV转接板、3D封装结构及其制备方法。
为解决上述技术问题，本发明提供了一种带有EBG的屏蔽结构的TSV转接板或TGV转接板包括TSV或TGV转接板，以及所述带有EBG的屏蔽结构；所述带有EBG的屏蔽结构制备在所述TSV或TGV转接板中，或制备在所述TSV或TGV转接板两侧；所述带有EBG的屏蔽结构包括绝缘层及至少两金属平面；其中，至少一金属平面蚀刻有周期性EBG结构；所述金属平面之间设置有绝缘层。
本发明还提供了一种带有EBG的屏蔽结构的TSV转接板或TGV转接板包括TSV或TGV转接板，以及所述带有EBG的屏蔽结构；所述带有EBG的屏蔽结构制备在所述TSV或TGV转接板中，或制备在所述TSV或TGV转接板两侧；所述带有EBG的屏蔽结构包括至少一绝缘层及至少两金属平面；其中，每个所述绝缘层蚀刻有周期性EBG结构，并设置在所述两金属平面之间。
本发明还提供了一种制备带有EBG的屏蔽结构的TSV转接板或TGV转接板的方法包括在完成TSV或TGV转接板制作后，在转接板上制备至少一层金属平面，并通过刻蚀工艺刻蚀出TSV或TGV连出的开孔；
在转接板上形成的金属平面上制备至少一有机或无机的绝缘层；
在绝缘层上制备至少一层金属平面，并通过刻蚀工艺在该金属平面第二金属平面刻蚀出具有周期性EBG结构。
本发明还提供了一种制备带有EBG的屏蔽结构的TSV转接板或TGV转接板的方法包括：在完成TSV或TGV转接板制作后，在转接板的上下两面通过溅射或蒸发沉积方式分别沉积至少一层金属平面，并且根据TSV或TGV的结构要求在沉积的金属平面刻蚀出互连的孔以及具有周期性分布的EBG结构；在转接板双面分别形成的金属层上分别形成至少一有机或无机的绝缘层；在所述绝缘层上分别制作至少一具有与TSV或TGV连通的再分布金属平面。
本发明还提供了一种制备带有EBG的屏蔽结构的TSV转接板或TGV转接板的方法包括在完成TSV或TGV转接板制作后，在转接板上制备至少一层金属平面，并通过刻蚀工艺刻蚀出TSV或TGV连出的开孔；在转接板上形成的金属平面上制备至少一有机或无机的绝缘层，并通过刻蚀工艺在该绝缘层刻蚀出具有周期性EBG结构；在绝缘层上制备至少一层金属平面。
本发明还提供了一种3D封装结构，包括至少一TSV或TGV转接板、裸芯片及互联基板；所述裸芯片采用引线键合或倒装焊形式与所述互联基板连接；所述TSV转接板或TGV转接板与所述互联基板连接；所述TSV转接板或TGV转接板固定于垂直放置的裸芯片之间。
本发明还提供了一种制备3D封装结构的方法包括：加工互联基板；裸芯片采用倒装焊或引线键合方式键合在互联基板上或采用回流焊工艺通过微凸点固定于TSV转接板或TGV转接板上；采用回流焊工艺将TSV转接板或TGV转接板通过焊锡球键合在互联基板上，并覆盖在下层裸芯片之上；采用回流焊工艺通过微凸点将上层裸芯片固定于TSV转接板或TGV转接板上。
本发明提供的带有EBG(ElectromagneticBandGap，EBG)的屏蔽结构，充分利用EBG结构的带阻特性，以一种高效、便利的方法实现三维堆叠芯片之间的近场耦合，尤其对应用于中、高频封装系统的近场耦合抑制效果非常有效；可通过优化EBG结构的周期单元结构和周期数量来抑制不同频段的噪声。由于制备过程中封装互联结构不会影响EBG具体结构，因此可通过预先计算准确估计所述屏蔽结构的屏蔽效果。
附图说明
图1为本发明第一实施例的基于3D封装带有EBG的屏蔽结构的剖面图；
图2为本发明第二实施例的基于3D封装带有EBG的屏蔽结构的剖面图。
图3为蘑菇型EBG屏蔽结构的示意图；
图4为共面EBG屏蔽结构的示意图；
图5为光子晶体电源/地平面EBG屏蔽结构的示意图；
图6为本发明基于第一实施例的屏蔽效果曲线图。
具体实施方式
本发明实施例提供的一种带有EBG的屏蔽结构，包括绝缘层及至少两金属平面；其中，至少一金属平面蚀刻有周期性EBG结构；所述金属平面之间设置有绝缘层。绝缘层上和/或下设置有至少一层蚀刻有周期性EBG结构的金属平面。在一示例中，如图3所示，在绝缘层上设置有第二层金属平面和蚀刻有周期性结构第三层金属平面，其中，将第二层金属平面，并利用金属化过孔、RDL等方式与第三层金属平面相连，从而与第一层金属平面和绝缘层一起形成蘑菇型EBG屏蔽结构。在另一示例中，如图4所示，当绝缘层上设置有一层蚀刻有周期性EBG结构的金属平面，绝缘层之下设置有一层金属平面，由此构成平面型EBG屏蔽结构。
本发明实施例提供的一种带有EBG的屏蔽结构，包括至少一绝缘层及至少两金属平面；其中，每个所述绝缘层蚀刻有周期性EBG结构，并设置在所述两金属平面之间。如图5所示，在金属平面1、金属平面2之间设置有含蚀刻有周期性EBG结构的绝缘层3，由此构成光子晶体电源/地平面EBG屏蔽结构。
下面结合图1、图2所示的实施例对本发明提供的带有EBG的屏蔽结构、3D封装结构及其制备方法进行详细介绍。
实施例一
如图1所示的3D封装结构中，TSV转接板或TGV转接板中的再分布层322和TSV或TGV324用于转接板中的信号互联。裸芯片301，309利用微凸点325键合在TSV转接板或TGV转接板上。带有EBG的屏蔽结构318与再分布层322同时制备于TSV、TGV转接板中，并且采用相同的制备工艺和材料。屏蔽结构包括第一层金属平面319、绝缘层(或阻挡层)320以及蚀刻有周期性EBG结构的第二层金属平面321。周期性EBG结构的单元形状，数量甚至结构变形根据需要抑制的噪声频段决定。绝缘层(或阻挡层)320采用SiO2或Si3Ni4等绝缘材料。焊锡球323用于TSV转接板或TGV转接板与互联基板312之间的电互联，并用底部填充胶进行保护。球栅阵列的焊球313用于互联基板和印制电路板之间的电连接。
下面结合图6对图1所示的3D封装结构中屏蔽结构的屏蔽效果进行说明。40GHz以下频段裸芯片301和309之间的S21仿真曲线，此处所有屏蔽结构都通过焊锡球323与互联基板312中的地平面相连。实线526显示了基于第一实施例中没有屏蔽结构318下的S21曲线；短线527显示了基于第一实施例中屏蔽结构318替换为传统屏蔽结构下的S21曲线，传统屏蔽结构即采用完整金属平面屏蔽电磁噪声；点线528显示了基于第一实施例中屏蔽结构318下的S21曲线。基于第一实施例，对比图6中不同结构下的S21曲线可以得出以下结论：未采用任何屏蔽结构的3D堆叠芯片间的近场耦合非常严重，尤其中、高频噪声更难抑制。传统平面屏蔽结构和带有EBG的新型屏蔽结构均有较好的屏蔽效果。但相比传统屏蔽结构，带有EBG的新型屏蔽结构对于中、高频频段噪声有更好的屏蔽效果。由于EBG结构的带阻特性与周期单元结构和周期数量密切相关，可以通过优化EBG结构达到对不同噪声频段的有效抑制，应用更加灵活方便。
下面对带有EBG的屏蔽结构的TSV转接板或TGV转接板的制备方法进行说明，该制备方法包括以下步骤：
步骤10：在完成TSV或TGV转接板制作后，在转接板上的一面上采用溅射、蒸发或化学镀等工艺方法制备至少一层金属平面，并通过刻蚀工艺刻蚀出TSV或TGV连出的开孔；
步骤20：在TSV转接板或TGV转接板上形成的金属平面上通过PVD沉积、旋涂或喷涂等工艺方法制备至少一有机或无机的绝缘薄膜层；
步骤30：在绝缘层上采用溅射、蒸发或化镀等工艺制备至少一层金属平面，并通过刻蚀工艺在该金属平面刻蚀出具有周期性EBG结构。
通过以上步骤10-步骤30可以制备出带有平面型EBG的屏蔽结构，作为TSV转接板或TGV转接板中屏蔽结构的核心。
步骤40：形成转接板的再分布层(RedistributionLayer，RDL)层。在EBG结构的金属层的上面再形成一层绝缘层，并在绝缘层上制作具有与TSV连通的RDL层。EBG结构中的一层金属平面也可以通过RDL上的焊球与系统中的地实现电连接。
步骤10至步骤40是具有一层的具有EBG周期性结构的屏蔽结构的制作工艺步骤，也可以通过重复步骤10至步骤30在TSV转接板或TGV转接板上制作多层的具有EBG周期性结构的屏蔽结构。当所述屏蔽结构结合TSV、TGV技术制备于TSV、TGV转接板时，该屏蔽结构可以通过RDL、微凸点(microbump)、焊锡球(solderball)与封装系统电源分布网络的接地、接电源平面互联，起到降低PDN阻抗和抑制噪声的作用。
另外也可以在TSV转接板或TGV转接板的上下两面分别制作一层或多层具有周期性分布的EBG屏蔽结构。现以在转接板的上下两面分别制作一层屏蔽结构为例，制作工艺如下：
步骤一：在完成TSV或TGV转接板制作后，在转接板的上下两面通过溅射或蒸发沉积方式分别沉积至少一层金属平面，并且根据TSV或TGV的结构要求在沉积的金属平面刻蚀出互连的孔以及具有周期性分布的EBG屏蔽结构；
步骤二：在转接板双面分别形成的金属层上分别通过PVD沉积、旋涂或喷涂等工艺形成至少一有机或无机的绝缘层；
步骤三：在绝缘层上分别制作至少一具有与TSV或TGV连通的再分布金属平面(RDL层)。同样，双层EBG结构中的一层金属平面也可以通过RDL上的焊球与系统中的地实现电连接。
实施例二
如图2所示的3D封装结构中，TSV转接板或TGV转接板中的再分布层422和TSV或TGV424用于转接板中的信号互联。裸芯片401，409和410利用微凸点425键合在TSV、TGV转接板上。带有EBG的屏蔽结构418与再分布层422同时制备于TSV、TGV转接板中，并且采用相同的制备工艺和材料。所述屏蔽结构包括第一层金属平面419、绝缘层(或阻挡层)420以及蚀刻有周期性EBG结构的第二层金属平面421。周期性结构的单元形状，数量甚至结构变形根据需要抑制的噪声频段决定。绝缘层(或阻挡层)420采用SiO2或Si3Ni4等绝缘材料。焊锡球423用于TSV、TGV转接板与互联基板412之间的电互联，并用底部填充胶进行保护。球栅阵列的焊球413用于互联基板和印制电路板之间的电连接。
以上金属平面的材质是铜、金或铝等，优选是铜。
下面对屏蔽结构应用在实际3D封装时的工艺步骤进行介绍，其包括以下步骤：
步骤一：使用常规工艺加工互联基板。
步骤二：3D封装，下层芯片的固定和键合。
当所述屏蔽结构结合TSV技术制备于TSV转接板，或TGV技术制备于TGV转接板时，裸芯片可以采用倒装焊或引线键合等方式键合与互联基板上，也可以采用回流焊等工艺通过微凸点固定、键合于TSV、TGV转接板上。
步骤三：屏蔽结构固定与连接。
当所述屏蔽结构结合TSV技术制备于TSV转接板，或TGV技术制备于TGV转接板时，采用回流焊等工艺将TSV转接板或TGV转接板通过焊锡球键合在互联基板上，覆盖在下层裸芯片之上。
步骤四：3D封装，上层芯片的固定和键合。
当所述屏蔽结构结合TSV技术制备于TSV转接板，或TGV技术制备于TGV转接板时，采用回流焊等工艺通过微凸点将上层裸芯片固定、键合于TSV、TGV转接板上。转接板中的微凸点，TSV、TGV，RDL层以及焊锡球用裸芯片与互联基板的电互联。
步骤五：根据实际封装要求，采用塑封、点胶、下填料等方式对3D堆叠芯片进行保护。
步骤六：封装引脚固定和互联。将封装引脚固定在互联基板上，使用回流焊、波峰焊或机械接触等方式实现所述互联基板和印制电路板之间的电连接。所述封装引脚为球栅阵列的焊球、引脚阵列的针状插脚或者平面栅格阵列的金属触点等。
本发明具有以下有益效果：
1、本发明提供的基于3D封装带有EBG的屏蔽结构，充分利用EBG结构的带阻特性，以一种高效、便利的方法实现三维堆叠芯片之间的近场耦合，尤其对应用于中、高频封装系统的近场耦合抑制效果非常有效；
2、本发明提供的基于3D封装带有EBG的屏蔽结构，可通过优化EBG结构的周期单元结构和周期数量来抑制不同频段的噪声。由于制备过程中封装互联结构不会影响EBG具体结构，因此可通过预先计算准确估计所述屏蔽结构的屏蔽效果；
3、本发明提供的基于3D封装带有EBG的屏蔽结构，屏蔽结构中的芯片可以是任意封装方式；
4、本发明提供的基于3D封装带有EBG的屏蔽结构，可形成单独的屏蔽器件，便于灵活应用；
5、本发明提供的基于3D封装带有EBG的屏蔽结构，除了有效抑制堆叠芯片近场耦合外，也可结合封装系统电源分布网络，降低电源噪声以及二维芯片之间的近场屏蔽，实现对系统内部噪声的全方位电磁屏蔽；
6、本发明提供的基于3D封装带有EBG的屏蔽结构，可应用多种加工工艺和基材，所使用的制造工艺基本成熟，有利于封装系统的小型化。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (2)
1.一种带有EBG的屏蔽结构的TSV转接板或TGV转接板的制备方法，其特征在于，所述带有EBG的屏蔽结构的TSV转接板或TGV转接板包括：TSV或TGV转接板，以及带有所述EBG的屏蔽结构；所述带有EBG的屏蔽结构制备在所述TSV或TGV转接板两侧；
所述带有EBG的屏蔽结构包括绝缘层及至少两金属平面；其中，至少一金属平面蚀刻有周期性EBG结构；所述金属平面之间设置有绝缘层；
所述方法包括：
在完成TSV或TGV转接板制作后，在转接板的上下两面通过溅射或蒸发沉积方式分别沉积至少一层金属平面，并且根据TSV或TGV的结构要求在沉积的金属平面刻蚀出互连的孔以及具有周期性分布的EBG结构；
在转接板双面分别形成的金属层上分别形成至少一有机或无机的绝缘层；
在所述绝缘层上分别制作至少一具有与TSV或TGV连通的再分布金属平面。
2.一种带有EBG的屏蔽结构的TSV转接板或TGV转接板的制备方法，其特征在于，
所述带有EBG的屏蔽结构的TSV转接板或TGV转接板包括：TSV或TGV转接板，以及所述带有EBG的屏蔽结构；所述带有EBG的屏蔽结构制备在所述TSV或TGV转接板两侧；
所述带有EBG的屏蔽结构包括至少一绝缘层及至少两金属平面；其中，每个所述绝缘层蚀刻有周期性EBG结构，并设置在所述两金属平面之间；
所述方法包括：
在完成TSV或TGV转接板制作后，在转接板上制备至少一层金属平面，并通过刻蚀工艺刻蚀出TSV或TGV连出的开孔；
在转接板上形成的金属平面上制备至少一有机或无机的绝缘层，并通过刻蚀工艺在该绝缘层刻蚀出具有周期性EBG结构；
在绝缘层上制备至少一层金属平面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210042080.8A CN103296008B (zh) | 2012-02-22 | 2012-02-22 | Tsv或tgv转接板，3d封装及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210042080.8A CN103296008B (zh) | 2012-02-22 | 2012-02-22 | Tsv或tgv转接板，3d封装及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103296008A CN103296008A (zh) | 2013-09-11 |
| CN103296008B true CN103296008B (zh) | 2016-06-01 |
Family
ID=49096639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210042080.8A Active CN103296008B (zh) | 2012-02-22 | 2012-02-22 | Tsv或tgv转接板，3d封装及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103296008B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105428260B (zh) * | 2015-12-22 | 2017-12-19 | 成都锐华光电技术有限责任公司 | 一种基于载体的扇出2.5d/3d封装结构的制造方法 |
| CN105428331B (zh) * | 2015-12-22 | 2018-04-20 | 成都锐华光电技术有限责任公司 | 一种基于载体的扇出2.5d/3d封装结构 |
| CN106298732A (zh) * | 2016-09-29 | 2017-01-04 | 中国电子科技集团公司第四十三研究所 | 一种用于系统级封装的转接板结构 |
| CN106356350B (zh) * | 2016-10-11 | 2019-04-05 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种基于硅通孔互连的系统级封装的电磁耦合抑制方法 |
| CN108389838A (zh) * | 2018-02-08 | 2018-08-10 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片封装结构及芯片封装方法 |
| CN109935604B (zh) * | 2019-02-26 | 2021-05-11 | 厦门云天半导体科技有限公司 | 一种集成再布线转接板的三维芯片封装结构及其制作方法 |
| CN110071047B (zh) * | 2019-04-28 | 2020-12-18 | 北京航天控制仪器研究所 | 一种微系统集成应用的硅基转接板制作方法 |
| WO2021119924A1 (zh) * | 2019-12-16 | 2021-06-24 | 华为技术有限公司 | 一种芯片堆叠结构及其制作方法 |
| CN113035826B (zh) * | 2021-02-23 | 2022-08-19 | 青岛歌尔智能传感器有限公司 | 封装模组、封装模组的制作方法及电子设备 |
| CN113140538A (zh) * | 2021-04-21 | 2021-07-20 | 上海闻泰信息技术有限公司 | 转接板、封装结构及转接板的制作方法 |
| CN115633543A (zh) * | 2021-05-13 | 2023-01-20 | 华为技术有限公司 | 芯片封装结构及封装系统 |
| CN114937633B (zh) * | 2022-07-25 | 2022-10-18 | 成都万应微电子有限公司 | 一种射频芯片系统级封装方法及射频芯片系统级封装结构 |
| CN115332195B (zh) * | 2022-10-13 | 2023-01-31 | 江苏长电科技股份有限公司 | 双面SiP封装结构及其制作方法 |
| CN116435293B (zh) * | 2023-06-15 | 2023-09-08 | 广东气派科技有限公司 | 双面打线的键合、倒装组合堆叠芯片结构及制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102281748A (zh) * | 2010-06-08 | 2011-12-14 | 三星电机株式会社 | Emi噪声屏蔽板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200818451A (en) * | 2006-06-02 | 2008-04-16 | Renesas Tech Corp | Semiconductor device |
| TW200814871A (en) * | 2006-09-01 | 2008-03-16 | Univ Nat Taiwan | Substrate for high-speed circuit |
| KR101086856B1 (ko) * | 2008-04-16 | 2011-11-25 | 주식회사 하이닉스반도체 | 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치 |
| JPWO2010038478A1 (ja) * | 2008-10-02 | 2012-03-01 | 日本電気株式会社 | 電磁バンドギャップ構造、これを備える素子、基板、モジュール、半導体装置及びこれらの製造方法 |
-
2012
- 2012-02-22 CN CN201210042080.8A patent/CN103296008B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102281748A (zh) * | 2010-06-08 | 2011-12-14 | 三星电机株式会社 | Emi噪声屏蔽板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103296008A (zh) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103296008B (zh) | Tsv或tgv转接板，3d封装及其制备方法 | |
| US10134683B2 (en) | Semiconductor device package and method of manufacturing the same | |
| US8159047B2 (en) | Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors | |
| US10714456B2 (en) | Dual sided fan-out package having low warpage across all temperatures | |
| CN101656244B (zh) | 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 | |
| US11509038B2 (en) | Semiconductor package having discrete antenna device | |
| US7955942B2 (en) | Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame | |
| US8648469B2 (en) | Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate | |
| US8575769B2 (en) | Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation | |
| US9728481B2 (en) | System with a high power chip and a low power chip having low interconnect parasitics | |
| US7989959B1 (en) | Method of forming stacked-die integrated circuit | |
| CN103296009B (zh) | 带有ebg的屏蔽结构、3d封装结构及其制备方法 | |
| TW201724926A (zh) | 具有被動元件的低剖面封裝 | |
| CN101847590B (zh) | 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组 | |
| CN103943614A (zh) | 集成无源器件扇出型晶圆级封装三维堆叠结构及制作方法 | |
| CN108962878B (zh) | 电子封装件及其制法 | |
| KR101640078B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| CN104009014A (zh) | 集成无源器件晶圆级封装三维堆叠结构及制作方法 | |
| TW201411787A (zh) | 射頻裝置封裝及其製造方法 | |
| US11694962B2 (en) | Microelectronic package with mold-integrated components | |
| TW201104793A (en) | Semiconductor device and method of forming inductor over insulating material filled trench in substrate | |
| US11450626B2 (en) | Semiconductor package | |
| TW202103284A (zh) | 電子封裝件 | |
| CN116666967A (zh) | 电子封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NATIONAL CENTER FOR ADVANCED PACKAGING Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20150228 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 214135 WUXI, JIANGSU PROVINCE |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20150228 Address after: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1 Applicant after: National Center for Advanced Packaging Co., Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Applicant before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170825 Address after: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee after: Shanghai State Intellectual Property Services Co., Ltd. Address before: Taihu international science and Technology Park in Jiangsu province Wuxi City Linghu road 214135 Wuxi national hi tech Industrial Development Zone No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee before: National Center for Advanced Packaging Co., Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191206 Address after: 214028 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park building D1 Patentee after: National Center for Advanced Packaging Co., Ltd. Address before: 200331 room 155-2, ginkgo Road, Shanghai, Putuo District, China, 4 Patentee before: Shanghai State Intellectual Property Services Co., Ltd. |