CN114937633B - 一种射频芯片系统级封装方法及射频芯片系统级封装结构 - Google Patents

一种射频芯片系统级封装方法及射频芯片系统级封装结构 Download PDF

Info

Publication number
CN114937633B
CN114937633B CN202210874375.5A CN202210874375A CN114937633B CN 114937633 B CN114937633 B CN 114937633B CN 202210874375 A CN202210874375 A CN 202210874375A CN 114937633 B CN114937633 B CN 114937633B
Authority
CN
China
Prior art keywords
chip
substrate
vertical interconnection
layer
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210874375.5A
Other languages
English (en)
Other versions
CN114937633A (zh
Inventor
石先玉
孙瑜
万里兮
吴昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Wanying Microelectronics Co ltd
Original Assignee
Chengdu Wanying Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Wanying Microelectronics Co ltd filed Critical Chengdu Wanying Microelectronics Co ltd
Priority to CN202210874375.5A priority Critical patent/CN114937633B/zh
Publication of CN114937633A publication Critical patent/CN114937633A/zh
Application granted granted Critical
Publication of CN114937633B publication Critical patent/CN114937633B/zh
Priority to DE202023101462.3U priority patent/DE202023101462U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及半导体技术领域，尤其涉及一种射频芯片系统级封装方法及射频芯片系统级封装结构，该方法包括：提供基板，基板包括多个第一预设区域和多个第二预设区域；在基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：芯片和位于芯片有源面的第一垂直互联结构，部分芯片的高度不同，对应的第一垂直互联结构的高度也不同；在基板的每个第二预设区域形成第二垂直互联结构；在基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；在塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层，将不同高度的芯片组装在基板上，并采用在芯片的正面进行再布线，进而确保芯片的背金接地需求。

Description

一种射频芯片系统级封装方法及射频芯片系统级封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种射频芯片系统级封装方法及射频芯片系统级封装结构。
背景技术
在射频前端的系统级封装中存在不同高度和类型的芯片，目前采用的先进封装手段是将芯片有源面对准于同一水平面，芯片主体部分进行塑封固化，在有源面进行再布线，但是，采用这样的手段，无法满足不同高度的射频芯片的背金接地和散热要求。
因此，如何针对不同高度的芯片进行封装，以满足芯片的背金接地和散热要求，是目前亟待解决的技术问题。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的射频芯片系统级封装方法及射频芯片系统级封装方法。
第一方面，本发明提供了一种射频芯片系统级封装方法，包括：
提供基板，所述基板包括多个第一预设区域和多个第二预设区域，所述第一预设区域和所述第二预设区域为不同的区域；
在所述基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：位于底层的芯片和位于所述芯片有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，所述部分芯片对应的所述第一垂直互联结构的高度也不同；
在所述基板的每个第二预设区域形成第二垂直互联结构；
在所述基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；
在所述塑封层上进行再布线，形成与所述第一垂直互联结构、所述第二垂直互联结构连接的布线层。
进一步地，在所述基板的每个第一预设区域组装对应的芯片连接结构之前，还包括：
在每个芯片上形成所述第一垂直互联结构，经过切割分离，得到多个芯片连接结构，包括：
在同一高度芯片的芯片排版结构的每个芯片的有源面上采用键合工艺形成第一垂直互联结构，所述第一垂直互联结构与所述有源面上的第一焊盘连接；
对同一高度芯片的芯片排版结构进行切割分离，得到单颗目标高度的芯片连接结构，获得多个芯片连接结构。
进一步地，所述在同一高度芯片排版结构的每个芯片的有源面上采用键合工艺形成第一垂直互联结构之后，还包括：
在所述第一垂直互联结构上形成有机膜；
将所述有机膜、所述第一垂直互联结构以及芯片之间抽真空，形成保护空腔。
进一步地，在将所述有机膜与所述第一垂直互联结构之间抽真空，形成保护空腔之后，还包括：
在所述有机膜上形成填充层，并对所述填充层进行平坦化处理。
进一步地，在所述基板的每个第一预设区域组装对应的芯片连接结构，包括：
在所述基板上的每个第一预设区域形成对应的缓冲层；
将所述对应的芯片连接结构的芯片端组装在相应的缓冲层上。
进一步地，在所述基板的每个第二预设区域形成第二垂直互联结构，包括：
当封装中存在需要屏蔽的芯片时，所述第二预设区域位于所述芯片四周，在所述基板上的所述芯片四周形成所述第二垂直互联结构。
进一步地，在所述基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层之后，还包括：
对所述塑封层进行研磨，露出所述第一垂直互联结构、第二垂直互联结构。
进一步地，在所述塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层之后，还包括：
在所述布线层上形成阻焊层，并露出所述布线层的第二焊盘；
在所述第二焊盘上植球，得到焊球。
进一步地，在所述塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层之后，还包括：
从所述布线层上划分出目标区域并进行切割，得到目标模块。
第二方面，本发明还提供了一种射频芯片系统级封装结构，包括：
基板；
位于所述基板上的多个芯片连接结构，每个芯片连接结构包括位于底层的芯片和位于所述芯片的有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，所述部分芯片对应的第一垂直互联结构的高度也不同；
位于所述基板上的第二垂直互联结构；
位于所述基板上覆盖所述第一垂直互联结构、第二垂直互联结构的塑封层；
位于所述塑封层上的布线层，所述布线层连接所述第一垂直互联结构、第二垂直互联结构。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供了一种射频芯片系统级封装方法，包括：提供基板，该基板包括多个第一预设区域和多个第二预设区域，第一预设区域和第二预设区域为不同的区域；在基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：位于底层的芯片和位于芯片有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，部分芯片对应的第一垂直互联结构的高度也不同；在基板的每个第二预设区域形成第二垂直互联结构；在基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；在塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层，将不同高度的芯片组装在基板上，并采用在芯片的正面进行工艺处理的方式，进而确保芯片的背金接地需求。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
图1示出了本发明实施例中射频芯片系统级封装方法的步骤流程示意图；
图2示出了本发明实施例中基板的结构示意图；
图3示出了本发明实施例中同一高度芯片的芯片排版结构示意图；
图4示出了本发明实施例中在形成保护空腔之前的示意图；
图5示出了本发明实施例中形成保护空腔之后的示意图；
图6示出了本发明实施例中在有机膜上形成填充层的示意图；
图7示出了本发明实施例中对同一高度芯片的芯片排版结构切割出单颗目标高度芯片连接结构的示意图；
图8示出了本发明实施例中组装芯片连接结构和第二垂直互联结构的示意图；
图9示出了本发明实施例中形成塑封层的示意图；
图10示出了本发明实施例中对塑封层进行研磨的示意图；
图11示出了本发明实施例中在射频芯片系统级封装结构的示意图。
图中标号：201-第一预设区域，202-第二预设区域，01-芯片，02-第一垂直互联结构，03-有机膜，04-填充层，05-基板，06-第二垂直互联结构，07-缓冲层，08-塑封层，09-阻焊层，12-布线层，13-焊球，0101-钝化层，0103-第一焊盘。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
本发明的实施例提供了一种射频芯片系统级封装方法，如图1所示，包括：
S101，提供基板，该基板包括多个第一预设区域和多个第二预设区域，该第一预设区域与第二预设区域为不同的区域；
S102，在基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：位于底层的芯片和位于芯片有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，该部分芯片对应的第一垂直互联结构的高度也不同；
S103，在基板的每个第二预设区域形成第二垂直互联结构；
S104，在基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；
S105，在塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层。
下面，根据图2~图10对该射频芯片系统级封装方法的工艺过程进行详细描述：
如图2所示，该基板05具体可以是金属基板也可以是有机基板，针对常规应用场景可以采用有机基板；对于大功率芯片的应用，可以采用金属基板，由于该金属基板的导热率高，有助于散热。
该基板05上包括多个第一预设区域201和多个第二预设区域202。其中，第一预设区域201用于组装芯片连接结构，第二预设区域202用于设置第二垂直互联结构06。
在S102之前，如图3~图6所示，还包括：在每个芯片01上形成第一垂直互联结构02，经过切割分离，得到多个芯片连接结构。
由于每个芯片连接结构都是由芯片01和第一垂直互联结构02形成的，而每个芯片01又是从高度不同的芯片排版结构中得到的。该芯片01具体可以是射频芯片等。下面，对得到多个芯片连接结构的工艺过程进行详细描述。
以其中任一高度芯片的芯片排版结构为例，如图3所示，该芯片排版结构中的芯片高度是一致的。
首先，在该同一高度芯片的芯片排版结构的每个芯片01的有源面上采用键合工艺形成第一垂直互联结构02，该第一垂直互联结构02与有源面上的第一焊盘0103连接，在该芯片01的有源面上除了第一焊盘0103之外均覆盖有钝化层0101，该钝化层0101主要用来保护芯片表面的电路。
接着，在形成第一垂直互联结构02之后，如图4、图5所示，还包括：
在第一垂直互联结构02上形成有机膜03；将有机膜03、第一垂直互联结构02以及芯片01之间抽真空，形成保护空腔。
该步骤是针对芯片表面需特殊保护结构的情况，通过在芯片01上压入一层有机膜03，使得在有机膜03、第一垂直互联结构02以及芯片01表面之间形成保护空腔，对芯片01进行保护。
在形成保护空腔之后，如图6所示，还包括：
在有机膜03上形成填充层04，并对该填充层04进行平坦化处理，该填充层04主要用于将有机膜03上的间隙填平。
具体地，在有机膜03上采用甩胶等方式将有机膜03表面的凹凸填平，形成填充层04，然后对该填充层04进行平坦化处理，以便于后续组装时设备吸头对其的吸附，便于取放。
接着，如图7所示，对同一高度芯片01的芯片排版结构进行切割分离，得到单颗目标高度的芯片连接结构。
上述是对一种高度芯片01的芯片排版结构的处理过程，同理，对其他高度芯片01的芯片排版结构进行上述的处理之后，同样得到另一高度的单颗目标高度的芯片连接结构，由此得到多种高度的芯片连接结构，多个芯片连接结构。
接着，如图2、图8所示，S102中，在基板05的每个第一预设区域201组装对应的芯片连接结构，每个芯片连接结构包括：位于底层的芯片01和位于芯片01有源面的第一垂直互联结构02，多个芯片连接结构中部分芯片01的高度不同，该部分芯片01对应的第一垂直互联结构02的高度也不同。
如图8所示，该基板05上组装的两个芯片01，一个高度较高，一个高度较低，因此，对应的高度较高的芯片01对应的第一垂直互联结构02的高度较低，另一个高度较低的芯片01对应的第一垂直互联结构02的高度较高，以确保整体高度大体一致。
该S102中，具体是在基板05上的每个第一预设区域201形成对应的缓冲层07，然后，将对应的芯片连接结构的芯片端组装在相应的缓冲层07上，由此完成在基板05的每个第一预设区域201组装对应的芯片连接结构的步骤。该缓冲层07具体采用复合金属材料、导电银浆等。由于该缓冲层07具有弹性模量小，热膨胀系数介于芯片01与基板05之间的特点，因此，采用该缓冲层07，能够缓冲基板05传递到芯片01的应力。
在S102之后，执行S103，在基板05的每个第二预设区域202形成第二垂直互联结构06。
同样也可以采用键合工艺在基板05上形成第二垂直互联结构06，以使得芯片01背面通过基板05与第二垂直互联结构06连接，进而实现芯片01的背金接地。
当封装中存在需要屏蔽的芯片01时，第二预设区域202位于芯片01四周，在基板05上的芯片01四周形成第二垂直互联结构06。采用在芯片01四周布置第二垂直互联结构06的方式，使得芯片连接结构中的芯片01周围都接地，进而对该芯片01进行屏蔽，不仅可以屏蔽周围其他芯片01的电磁信号，也可以屏蔽外部的电磁信号，起到保护的作用。
接着执行S104，如图9所示，在基板05、多个芯片连接结构、多个第二垂直互联结构06上进行塑封，形成塑封层08，该塑封层08将基板05、多个芯片连接结构以及多个第二垂直互联结构06整体覆盖，具体地，该塑封层08采用EMC环氧塑封料、PI等。
然后，如图10所示，对该塑封层08表面进行研磨，露出第一垂直互联结构02和第二垂直互联结构06。以方便后续的再布线工艺。
最后，执行S105，在塑封层08上进行再布线，形成与第一垂直互联结构02、第二垂直互联结构06连接的布线层12。该布线层12用于实现芯片与上层的连接。
再布线之后，如图11所示，还包括：
在布线层12上形成阻焊层09，并露出布线层12的第二焊盘；然后，在该第二焊盘上植球，得到焊球13。以便于后续的连接设置。
当然，在再布线之后，还可以包括，在该布线层12上划分出目标区域并进行切割，得到目标模块，该目标模块为所需的模块，包含了目标芯片连接结构。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供了一种射频芯片系统级封装方法，包括：提供基板，该基板包括多个第一预设区域和第二预设区域，第一预设区域和第二预设区域为不同的区域；在基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：位于底层的芯片和位于芯片有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，部分芯片对应的第一垂直互联结构的高度也不同；在基板的每个第二预设区域形成第二垂直互联结构；在基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；在塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层，将不同高度的芯片组装在基板上，并采用在芯片的正面进行工艺处理的方式，进而确保芯片的背金接地需求。
而且，采用金属基板，针对大功率芯片能够进行有效的散热。
实施例二
基于相同的发明构思，本发明实施例还提供了一种射频芯片系统级封装结构，如图11所示，包括：
基板05；
位于所述基板05的多个芯片连接结构，每个芯片连接结构包括位于底层的芯片01和位于所述芯片01的有源面的第一垂直互联结构02，多个芯片连接结构中部分芯片01的高度不同，所述部分芯片01对应的第一垂直互联结构02的高度也不同；
位于基板05上的第二垂直互联结构06；
位于基板05上覆盖第一垂直互联结构02、第二垂直互联结构06的塑封层08；
位于所述塑封层08上的布线层12，布线层12连接第一垂直互联结构02和第二垂直互联结构06。
在一种可选的实施方式中，基板05具体为金属基板或者有机基板。其中对于大功率射频芯片来说，采用金属基板，由于金属基板的导热率高，能够有效散热，
在一种可选的实施方式中，每个芯片连接结构与基板05之间还设置有缓冲层07，该缓冲层07由于具有弹性模量小、热膨胀系数介于芯片01和基板05层之间，因此，能够缓冲基板05传递到芯片01上的应力。
在一种可选的实施方式中，当封装中存在需要屏蔽的芯片01时，所述第二垂直互联结构06位于所述基板05上的芯片01四周。使得该第二垂直互联结构06屏蔽该芯片01周围的电磁信号，起到保护的作用。
在一种可选的实施方式中，所述布线层12上还设置有焊球13，在所述布线层12上除焊球13之外的其他区域还设置有阻焊层09。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种射频芯片系统级封装方法，其特征在于，包括：
在每个芯片上形成第一垂直互联结构，经过切割分离，得到多个芯片连接结构，包括：
在同一高度芯片的芯片排版结构的每个芯片的有源面上采用键合工艺形成第一垂直互联结构，所述第一垂直互联结构与所述有源面上的第一焊盘连接；
在所述第一垂直互联结构上形成有机膜；
将所述有机膜、所述第一垂直互联结构以及芯片之间抽真空，形成保护空腔；
对同一高度芯片的芯片排版结构进行切割分离，得到单颗目标高度的芯片连接结构，获得多个芯片连接结构；
提供基板，所述基板包括多个第一预设区域和多个第二预设区域，所述第一预设区域和所述第二预设区域为不同的区域；
在所述基板的每个第一预设区域组装对应的芯片连接结构，每个芯片连接结构包括：位于底层的芯片和位于所述芯片有源面的第一垂直互联结构，多个芯片连接结构中部分芯片的高度不同，所述部分芯片对应的所述第一垂直互联结构的高度也不同；
在所述基板的每个第二预设区域形成第二垂直互联结构；
在所述基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层；
在所述塑封层上进行再布线，形成与所述第一垂直互联结构、所述第二垂直互联结构连接的布线层。
2.如权利要求1所述的方法，其特征在于，在将所述有机膜与所述第一垂直互联结构之间抽真空，形成保护空腔之后，还包括：
在所述有机膜上形成填充层，并对所述填充层进行平坦化处理。
3.如权利要求1所述的方法，其特征在于，在所述基板的每个第一预设区域组装对应的芯片连接结构，包括：
在所述基板上的每个第一预设区域形成对应的缓冲层；
将所述对应的芯片连接结构的芯片端组装在相应的缓冲层上。
4.如权利要求1所述的方法，其特征在于，在所述基板的每个第二预设区域形成第二垂直互联结构，包括：
当封装中存在需要屏蔽的芯片时，所述第二预设区域位于所述芯片四周，在所述基板上的所述芯片四周形成所述第二垂直互联结构。
5.如权利要求1所述的方法，其特征在于，在所述基板、多个芯片连接结构、多个第二垂直互联结构上进行塑封，形成塑封层之后，还包括：
对所述塑封层进行研磨，露出所述第一垂直互联结构、第二垂直互联结构。
6.如权利要求1所述的方法，其特征在于，在所述塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层之后，还包括：
在所述布线层上形成阻焊层，并露出所述布线层的第二焊盘；
在所述第二焊盘上植球，得到焊球。
7.如权利要求1所述的方法，其特征在于，在所述塑封层上进行再布线，形成与第一垂直互联结构、第二垂直互联结构连接的布线层之后，还包括：
从所述布线层上划分出目标区域并进行切割，得到目标模块。
8.一种射频芯片系统级封装结构，其特征在于，包括：
基板；
位于所述基板上的多个芯片连接结构，每个芯片连接结构包括位于底层的芯片、位于所述芯片的有源面的第一垂直互联结构以及位于所述第一垂直互联结构上的有机膜，所述有机膜、所述第一垂直互联结构以及芯片之间形成保护空腔，多个芯片连接结构中部分芯片的高度不同，所述部分芯片对应的第一垂直互联结构的高度也不同；
位于所述基板上的第二垂直互联结构；
位于所述基板上覆盖所述第一垂直互联结构、第二垂直互联结构的塑封层；
位于所述塑封层上的布线层，所述布线层连接所述第一垂直互联结构、第二垂直互联结构。
CN202210874375.5A 2022-07-25 2022-07-25 一种射频芯片系统级封装方法及射频芯片系统级封装结构 Active CN114937633B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210874375.5A CN114937633B (zh) 2022-07-25 2022-07-25 一种射频芯片系统级封装方法及射频芯片系统级封装结构
DE202023101462.3U DE202023101462U1 (de) 2022-07-25 2023-03-23 Aufbau eines System-in-Packagings für HF-Chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210874375.5A CN114937633B (zh) 2022-07-25 2022-07-25 一种射频芯片系统级封装方法及射频芯片系统级封装结构

Publications (2)

Publication Number Publication Date
CN114937633A CN114937633A (zh) 2022-08-23
CN114937633B true CN114937633B (zh) 2022-10-18

Family

ID=82868538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210874375.5A Active CN114937633B (zh) 2022-07-25 2022-07-25 一种射频芯片系统级封装方法及射频芯片系统级封装结构

Country Status (2)

Country Link
CN (1) CN114937633B (zh)
DE (1) DE202023101462U1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
CN103296008B (zh) * 2012-02-22 2016-06-01 华进半导体封装先导技术研发中心有限公司 Tsv或tgv转接板，3d封装及其制备方法
US20150001713A1 (en) * 2013-06-29 2015-01-01 Edmund Goetz Multiple level redistribution layer for multiple chip integration
US9559081B1 (en) * 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
CN106898591A (zh) * 2015-12-21 2017-06-27 深圳市中兴微电子技术有限公司 一种散热的多芯片框架封装结构及其制备方法
US10312220B2 (en) * 2016-01-27 2019-06-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US10636775B2 (en) * 2017-10-27 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN108109960B (zh) * 2017-12-15 2021-01-15 浙江清华柔性电子技术研究院 用于系统级封装的硅通孔转接板及其制备方法
US10867966B2 (en) * 2019-04-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same
CN209641652U (zh) * 2019-05-22 2019-11-15 中芯长电半导体（江阴）有限公司 半导体封装结构
CN110335859B (zh) * 2019-07-29 2024-04-05 上海先方半导体有限公司 一种基于tsv的多芯片的封装结构及其制备方法
WO2021062742A1 (zh) * 2019-09-30 2021-04-08 华为技术有限公司 一种芯片堆叠封装及终端设备
CN111613588B (zh) * 2020-03-13 2021-10-08 上海航天电子通讯设备研究所 一种可重构三维微系统封装结构及封装方法
US20220181296A1 (en) * 2020-12-04 2022-06-09 Yibu Semiconductor Co., Ltd. Method for Forming Chip Packages and a Chip Package
CN114695146A (zh) * 2020-12-30 2022-07-01 中芯集成电路（宁波）有限公司 一种板级系统级封装方法、结构、电路板及形成方法
CN113725153B (zh) * 2021-08-31 2023-10-27 中国电子科技集团公司第五十八研究所 多层多芯片扇出型三维集成封装方法及结构
CN114267662A (zh) * 2021-11-29 2022-04-01 中国电子科技集团公司第五十八研究所 一种基于硅基的砷化镓射频芯片封装结构及其制备方法
CN114361047B (zh) * 2022-01-05 2022-12-30 长电集成电路(绍兴)有限公司 一种集成电路封装模块及其制备方法、光电处理模组
CN217009177U (zh) * 2022-03-23 2022-07-19 立芯科技(昆山)有限公司 一种集成射频元器件封装结构

Also Published As

Publication number Publication date
CN114937633A (zh) 2022-08-23
DE202023101462U1 (de) 2023-05-30

Similar Documents

Publication Publication Date Title
US10777502B2 (en) Semiconductor chip, package structure, and pacakge-on-package structure
US10090185B2 (en) Semiconductor device and manufacturing method thereof
KR101787832B1 (ko) 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US10062582B2 (en) Fabrication method of package having ESD and EMI preventing functions
US8704349B2 (en) Integrated circuit package system with exposed interconnects
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
JP5215587B2 (ja) 半導体装置
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US20020171144A1 (en) Die-up ball grid array package with a heat spreader and method for making the same
US6255140B1 (en) Flip chip chip-scale package
US9666506B2 (en) Heat spreader with wiring substrate for reduced thickness
US11610850B2 (en) Electronic package and fabrication method thereof
US20180061788A1 (en) Chip package array, and chip package
TW201826418A (zh) 晶片封裝製程
US20230386991A1 (en) Semiconductor device and manufacturing method thereof
US20030071354A1 (en) Wafer level chip scale package and method of fabricating the same
CN114937633B (zh) 一种射频芯片系统级封装方法及射频芯片系统级封装结构
US20210287967A1 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
KR101887745B1 (ko) 멀티 칩 모듈을 갖는 반도체 패키지 및 이의 제조 방법
JP5302234B2 (ja) 半導体装置
CN111312677B (zh) 一种扇出型封装件及其制作方法
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
CN217719566U (zh) 一种半导体封装
CN216958002U (zh) 电子元件
US20230067664A1 (en) Package structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant