CN111613588B - 一种可重构三维微系统封装结构及封装方法 - Google Patents

一种可重构三维微系统封装结构及封装方法 Download PDF

Info

Publication number
CN111613588B
CN111613588B CN202010175558.9A CN202010175558A CN111613588B CN 111613588 B CN111613588 B CN 111613588B CN 202010175558 A CN202010175558 A CN 202010175558A CN 111613588 B CN111613588 B CN 111613588B
Authority
CN
China
Prior art keywords
dimensional
packaging
interconnection
microsystem
reconfigurable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010175558.9A
Other languages
English (en)
Other versions
CN111613588A (zh
Inventor
陈靖
丁蕾
刘凯
任卫朋
李虎
王立春
赵涛
宋晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Spaceflight Electronic and Communication Equipment Research Institute
Original Assignee
Shanghai Spaceflight Electronic and Communication Equipment Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Spaceflight Electronic and Communication Equipment Research Institute filed Critical Shanghai Spaceflight Electronic and Communication Equipment Research Institute
Priority to CN202010175558.9A priority Critical patent/CN111613588B/zh
Publication of CN111613588A publication Critical patent/CN111613588A/zh
Application granted granted Critical
Publication of CN111613588B publication Critical patent/CN111613588B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种可重构三维微系统封装结构及封装方法，通过将可重构三维微系统封装结构的内部分为若干个相互电信号连通的二维子系统模块，并分别在二维子系统模块内设置包括有侧面互连部、面内通孔互连部和面内垂直互连部的测试互连结构，相邻的二维子系统模块通过各自的测试互连结构相连接实现电信号连接；且二维子系统模块可通过该测试互连结构进行独立测试和筛选，成为已知好的二维子系统模块，提高了三维微系统架构自由度和各子模块可测性，可避免子系统模块早期失效导致整个三维微系统无法使用，简单一体化设计不能兼顾通用性和特殊应用、高成本长周期微系统开发不匹配应用需求演进等问题，体现综合电子微系统的三维可重构要求。

Description

一种可重构三维微系统封装结构及封装方法
技术领域
本发明属于微电子封装领域，尤其涉及一种可重构三维微系统封装结构及封装方法。
背景技术
基于对未来信息化模式、信息化电子装备发展趋势和微纳电子技术发展趋势的判断，集成微系统技术的迅速发展，催生了将信号感知、信号传输、信号处理、信令执行和赋能功能与架构、算法相结合的微系统技术。以膜集成电路基板(如HTCC、LTCC、薄膜等)、金属基高导热集成电路基板为载体，多种芯片三维封装集成是实现高可靠微系统的重要技术途径之一。但是由于微系统需求产品功能组合多样、升级迅速、可靠性高等特点，这就必须提高三维微系统架构自由度和各子模块可测性，避免子系统模块早期失效导致整个综合电子微系统无法使用，简单一体化设计不能兼顾通用性和特殊应用、高成本长周期微系统开发不匹配应用需求演进等问题。
美国专利局公开的US2013/0171752A1中，提出了一种基于圆片的三维封装模块制造方法，该方法第一层子模块采用芯片与印制线板间的组装或芯片直接通过半导体工艺形成再分布线路层、模塑成型，然后在第一层子模块上依次第二层子模块组装、模塑成型，最后通过侧面互连从而实现三维封装叠层的小型化和集成化。但是该方法一方面基于圆片的半导体工艺，制备工艺复杂且成本高昂，受制于半导体封测限制无法进行模块级全参数电测试和可靠性筛选，较难满足三维微系统架构自由度和各子模块可测性要求；另外，三维叠层间采用有机或硅材料，而非金属基高导热材料，较难满足数字、模拟与射频混合微系统的隔离屏蔽和大功率散热要求。
发明内容
本发明要解决的技术问题是提供一种可重构三维微系统封装结构及封装方法，以解决现有三维微系统架构中的子模块无法独立测试，子系统模块早期失效导致整个三维微系统无法使用的问题。
为解决上述问题，本发明的技术方案为：
本发明的一种可重构三维微系统封装结构，包括：
至少两个二维子系统模块、三维封装层，所述二维子系统模块依次堆叠且电信号互通；所述三维封装层设于堆叠的所述二维子系统模块上，用于封装堆叠的所述二维子系统模块，所述三维封装层的外表面设有表面金属化导体布线层；
所述二维子系统模块包括芯片载体、转接板、至少两个芯片、与所述芯片一一对应的测试互连结构、二维封装层；
所述转接板设于所述芯片载体上；所述芯片均设于所述转接板上，并通过所述转接板形成电信号连接；所述测试互连结构均设于所述芯片载体上并与所述表面金属化导体布线层电信号连接，且每一所述测试互连结构均与相对应的所述芯片电信号连接，用于测试相对应的所述芯片；相互堆叠的所述测试互连结构电信号连接，用于实现相互堆叠的所述二维子系统模块之间的电信号互通；所述二维封装层设于所述芯片载体上，用于封装所述芯片载体、转接板、芯片和测试互连结构；
所述测试互连结构包括侧面互连部、面内通孔互连部、面内垂直互连部；所述芯片载体上开有与所述面内垂直互连部相对应的第一通孔，所述面内垂直互连部设于所述容置通孔内；所述二维封装层内开有与所述第一通孔连通的第二通孔，所述面内通孔互连部设于所述第二通孔内；所述二维封装层内还开有与所述第二通孔和所述三维封装层相连通的第三通孔，所述侧面互连部设于所述第三通孔内；所述芯片、所述转接板、所述面内垂直互连部、所述面内通孔互连部、所述侧面互连部和所述表面金属化导体布线层依次电信号连接。
本发明的可重构三维微系统封装结构，所述面内垂直互连部包括信号传输金属通柱和绝缘介质；所述绝缘介质环设于所述信号传输金属通柱的周侧，且所述绝缘介质的外侧面连接于所述第一通孔的内壁面；所述信号传输金属通柱分别与所述转接板和所述面内通孔互连部电信号连接。
本发明的可重构三维微系统封装结构，所述二维子系统模块还包括与所述面内垂直互连部相对应的键合线，所述键合线的两端分别连接所述转接板和所述面内垂直互连部，用于实现所述转接板和所述面内垂直互连部之间的电信号连接。
本发明的可重构三维微系统封装结构，所述芯片载体为金属基芯片载体。
本发明的可重构三维微系统封装结构，所述二维子系统模块还包括与所述面内垂直互连部相对应的引脚，所述引脚电信号连接于所述面内垂直互连部的下端面；所述二维子系统模块叠构时，上方的所述二维子系统模块的引脚与下方的所述二维子系统模块的侧面互连部电信号连接，以实现上下两个所述二维子系统模块的电信号互通。
本发明的可重构三维微系统封装结构，所述二维子系统模块还包括热沉和与所述芯片一一对应的散热片；所述热沉嵌设于所述二维封装层；所述散热片的一端设置于相对应的所述芯片上，且所述散热片的另一端与所述热沉相连。
本发明的可重构三维微系统封装结构，叠构的两个所述二维子系统模块之间还设有隔片；所述隔片的上表面贴合于上方的所述二维子系统模块的芯片载体；所述隔片的下表面贴合于所述二维子系统模块的热沉。
本发明的一种可重构三维微系统封装结构的封装方法，用于生产上述任意一项所述的可重构三维微系统封装结构，具体步骤如下：
S1：提供一所述芯片载体，在所述芯片载体上开设至少两个所需的所述第一通孔，并在所述第一通孔内设置所述面内垂直互连部；在所述芯片载体表面使用薄膜沉积设备和图形电镀设备进行金属化层制备；
S2：提供一转接板，所述转接板表面使用薄膜沉积设备和图形电镀设备进行金属化层制备并分别与所述芯片构成相对应的子系统功能电路单元；并在所述转接板上，使用低温钎焊工艺或粘接工艺安装所述芯片；
S3：在所述芯片载体上，使用低温钎焊工艺或粘接工艺安装所述转接板，并使用球焊或楔焊的引线键合工艺完成所述转接板和所述面内垂直互连部之间的电信号连接；
S4：使用真空灌封工艺及设备对所述芯片载体上的组装体进行所述二维封装层的成型；使用深紫外激光加工设备在所述二维封装层上分别加工所述第二通孔和所述第三通孔；使用薄膜沉积设备和图形电镀设备在所述第二通孔和所述第三通孔内分别形成所述面内通孔互连部和所述面内垂直互连部；再对所述二维封装层的顶面和侧面进行抛光和喷砂处理；
S5：通过所述面内垂直互连结进行全参数电测试以及高低温筛选等试验，得到所述二维子系统模块。
S6：重复步骤S1至步骤S5，得到若干所需的所述二维子系统模块；并进行封装体与封装贴间对位贴装，且对位贴装的所述二维子系统模块中，上方的所述二维子系统模块的面内垂直互连部与下方的所述二维子系统模块的侧面互连部电信号连接；
S7：使用真空灌封工艺及设备对步骤S6中的多个所述子系统模块的组装体进行二次低应力三维封装层成型；然后，对所述三维封装层的顶面和侧面进行抛光和喷砂处理；使用化学镀和电镀形成所述三维封装层的所述表面金属化导体布线层；然后，通过深紫外加工工艺及设备对所述表面金属化导体布线层进行激光雕刻，形成所需的电连接通路；
S8：通过下方的所述二维子系统模块的面内垂直互连部进行全参数电测试以及高低温筛选等试验，得到所需的可重构三维微系统封装结构。
本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：
1、本发明一实施例通过将可重构三维微系统封装结构的内部分为若干个相互电信号连通的二维子系统模块，并分别在二维子系统模块内设置包括有侧面互连部、面内通孔互连部和面内垂直互连部的测试互连结构，相邻的二维子系统模块通过各自的测试互连结构相连接实现电信号连接；且二维子系统模块可通过该测试互连结构进行独立测试和筛选，成为已知好的二维子系统模块，提高了三维微系统架构自由度和各子模块可测性，可避免子系统模块早期失效导致整个三维微系统无法使用，简单一体化设计不能兼顾通用性和特殊应用、高成本长周期微系统开发不匹配应用需求演进等问题，体现综合电子微系统的三维可重构要求。
2、本发明一实施例通过采用金属基芯片载体以及三维封装层的表面金属化导体布线层，具有较强的抗电磁信号干扰以及较强的子模块间屏蔽隔离特点，拓展了三维微系统封装的适用领域，也就可以实现系统的数字、模拟、射频一体化三维封装集成。
附图说明
图1为本发明一实施例的可重构三维微系统封装结构的立体结构示意图 (P+X1+X2型)；
图2为本发明一实施例的可重构三维微系统封装结构的立体结构示意图 (P+X1型)；
图3为本发明一实施例的可重构三维微系统封装结构的立体结构示意图 (P+X2型)；
图4为本发明一实施例的P型二维子系统模块的封装结构的立体结构示意图；
图5为本发明一实施例的X1型二维子系统模块的封装结构的立体结构示意图；
图6为本发明一实施例的X2型二维子系统模块的封装结构的立体结构示意图；
图7a至图7h为本发明一实施例的基于金属基芯片载体的互连测试结构的制作流程图；
图8a至图8b为本发明一实施例的基于金属基芯片载体的互连测试结构的另一制作流程图；
图9a至图9d为本发明一实施例的基于金属基芯片载体的互连测试结构的另一制作流程图
图10为本发明一实施例的可重构三维微系统封装结构的封装方法的流程图。
附图标记说明：101：侧面互连部；102：面内通孔互连部；103：金属基芯片载体；104：转接板；105：面内垂直互连部；106：芯片；107：散热片； 108：热沉；109：第一键合线；110：第二键合线；111：测试点；112：隔片； 113：表面金属化导体布线层；114：引脚；115：环氧树脂有机体；116：传输线结构；117：金属化层；118：实心金属通柱；120：绝缘介质；121：信号传输金属通柱；122：第二通孔；123：阳极氧化后的实心金属通柱；124：金属氧化物；125：有机绝缘介质层；126：金属薄膜布线层；201：P型二维子系统模块；202：X1型二维子系统模块；203：X2型二维子系统模块。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种可重构三维微系统封装结构及封装方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。
实施例一
参看图1，在一个实施例中，一种可重构三维微系统封装结构，包括：至少两个二维子系统模块、三维封装层，二维子系统模块依次堆叠且电信号互通；三维封装层设于堆叠的二维子系统模块上，用于封装堆叠的二维子系统模块，三维封装层的外表面设有表面金属化导体布线层113；
二维子系统模块包括芯片载体、转接板104、至少两个芯片106、与芯片 106一一对应的测试互连结构、二维封装层；转接板104设于芯片载体上；芯片106均设于转接板104上，并通过转接板104形成电信号连接；测试互连结构均设于芯片载体上并与表面金属化导体布线层113电信号连接，且每一测试互连结构均与相对应的芯片106电信号连接，用于测试相对应的芯片 106；相互堆叠的测试互连结构电信号连接，用于实现相互堆叠的二维子系统模块之间的电信号互通；二维封装层设于芯片载体上，用于封装芯片载体、转接板104、芯片106和测试互连结构；
测试互连结构包括侧面互连部101、面内通孔互连部102、面内垂直互连部105；芯片载体上开有与面内垂直互连部105相对应的第一通孔，面内垂直互连部105设于容置通孔内；二维封装层内开有与第一通孔连通的第二通孔，面内通孔互连部102设于第二通孔内；二维封装层内还开有与第二通孔和三维封装层相连通的第三通孔，侧面互连部101设于第三通孔内；芯片106、转接板104、面内垂直互连部105、面内通孔互连部102、侧面互连部101和表面金属化导体布线层113依次电信号连接。该测试互连结构，一方面提供了二维子系统模块对外的测试和筛选用电信号接口；另一方面提供了二维子系统模块间内部互连的电信号传输通道。
通过将可重构三维微系统封装结构的内部分为若干个相互电信号连通的二维子系统模块，并分别在二维子系统模块内设置包括有侧面互连部101、面内通孔互连部102和面内垂直互连部105的测试互连结构，相邻的二维子系统模块通过各自的测试互连结构相连接实现电信号连接；且二维子系统模块可通过该测试互连结构进行独立测试和筛选，成为已知好的二维子系统模块，提高了三维微系统架构自由度和各子模块可测性，可避免子系统模块早期失效导致整个三维微系统无法使用，简单一体化设计不能兼顾通用性和特殊应用、高成本长周期微系统开发不匹配应用需求演进等问题，体现综合电子微系统的三维可重构要求。
在本实施例中，二维子系统模块可根据所需的具体功能，通过采用不同类型的芯片106以得到不同特性的二维子系统模块。具体参看图4至图6，均为二维子系统模块的不同形态，其中图4为P型二维子系统模块201，图 5为X1型二维子系统模块202，图6为X2型二维子系统模块203。而图1 至图3则为选用不同的二维子系统模块构成的可重构三维微系统封装结构的示意图，图1为由上述三个二维子系统模块构成的P+X1+X2型可重构三维微系统封装结构，图2为P+X1型可重构三维微系统封装结构，图3为P+X2 型可重构三维微系统封装结构。
在实际应用中，本实施例可根据系统功能需求扩展和删减子系统模块的搭配，以构成具备所需功能的可重构三维微系统封装结构，提高了三维微系统架构自由度，兼顾相似应用领域产品的通用性(P型)和特殊应用(P+X 型)，并可降低成本缩短研制周期，体现综合电子微系统的三维可重构要求。
在本实施例中，芯片载体为金属基芯片载体103。采用高导热金属基芯片载体103和塑封体表面金属化形成的三维微系统模块具有较强的抗电磁信号干扰以及较强的子模块间屏蔽隔离特点，拓展了三维微系统封装的适用领域。
在本实施例中，二维子系统模块还包括与面内垂直互连部105相对应的键合线，键合线的两端分别连接转接板104和面内垂直互连部105，用于实现转接板104和面内垂直互连部105之间的电信号连接。参看图1至图3，具体到本实施例中，键合线则为对应两个芯片106和两个面内垂直互连部105 的第一键合线109和第二键合线110。
在本实施例中，转接板104与芯片106可以为相同或不同性质的电路层，例如数字综合控制电路、大容量数据存储电路、高速数字运算处理电路或接口转换扩展电路，各特性功能可根据三维微系统模块需求进行裁剪和升级。相应的，承载电路层相关器件的转接板104(104)由适用于相对应所需电路的基材制成，例如HTCC或LTCC共烧多层陶瓷、FR4(树脂材料经过燃烧状态必须能够自行熄灭的一种材料规格等级材料)、Rogers材料(罗杰斯公司的线路板材)或BT树脂(双马来酰亚胺三嗪树脂)等，优选为硅基转接板104。
在本实施例中，二维子系统模块还包括与面内垂直互连部105相对应的引脚114，引脚114电信号连接于面内垂直互连部105的下端面；二维子系统模块叠构时，上方的二维子系统模块的引脚114与下方的二维子系统模块的侧面互连部101电信号连接，以实现上下两个二维子系统模块的电信号互通。
在本实施例中，二维子系统模块还包括热沉108和与芯片106一一对应的散热片107；热沉108嵌设于二维封装层；散热片107的一端设置于相对应的芯片106上，且散热片107的另一端与热沉108相连。
叠构的两个二维子系统模块之间还设有隔片112；隔片112的上表面贴合于上方的二维子系统模块的金属基芯片载体103；隔片112的下表面贴合于下方的二维子系统模块的热沉108。用于对两个二维子系统模块之间进行隔离和支撑。
在本实施例中，参看图7a至图7h，面内垂直互连部105包括自轴心向外依次同轴设置信号传输金属通柱和绝缘介质；绝缘介质环设于信号传输金属通柱的周侧，且绝缘介质的外侧面连接于第一通孔的内壁面；信号传输金属通柱分别与转接板104和面内通孔互连部102电信号连接。绝缘介质的材料可选择为玻璃、聚乙烯等，信号传输金属通柱与芯片载体材料相同，例如AlSi(铝硅)、Al-SiC(铝碳化硅)、WCu(钨铜)或MoCu(钼铜)等高导热、低膨胀系数金属材料。更佳的，考虑到二维子系统模块间的通信，如差分高速数据信号、中频信号，这些信号需要特殊的传输通道来减小信号的发射和衰减，且这些信号对干扰信号十分敏感，因此对信号通道之间的隔离度要求很高，将高导热金属基芯片载体103中面内垂直互连部构造为同轴均匀传输线结构，配置50欧姆或70欧姆的恒定阻抗，电磁波以TEM(横向电磁场)波的形式在同轴结构中传播，信号反射和损耗极小，各通道信号彼此无干扰，同轴线具有非常宽的带宽，适用于各个频率的数字、模拟和微波信号，即可满足数字综合控制电路、大容量数据存储电路、高速数字运算处理电路或接口转换扩展电路传输要求。
参考图8a和图8b，作为优选，面内通孔互连部可包括设置在第二通孔内的自轴心向外依次为实心金属通柱118和环氧树脂有机体115，实心金属通柱118的材料可以为电镀Cu、Au等。更佳的，考虑到二维子系统模块间的通信，如差分高速数据信号、中频信号，这些信号需要特殊的传输通道来减小信号的发射和衰减，且这些信号对干扰信号十分敏感，因此对信号通道之间的隔离度要求很高，将面内通孔互连部构造为准同轴或同轴均匀的传输线结构116，配置50欧姆或70欧姆的恒定阻抗，电磁波以TEM(横向电磁场)波的形式在同轴结构中传播，信号反射和损耗极小，各通道信号彼此无干扰，同轴线具有非常宽的带宽，适用于各个频率的数字、模拟和微波信号，即可满足数字综合控制电路、大容量数据存储电路、高速数字运算处理电路或接口转换扩展电路传输要求。
参考图9a和图9d，作为优选，热沉108为金属材料，且该金属材料为可以阳极氧化的材料，包括铌Nb、钽Ta、铝Al、钛Ti。选择性阳极氧化和薄膜布线后形成绝缘的金属氧化物124，阳极氧化后的实心金属通柱123，有机绝缘介质层125以及金属薄膜布线层126。其中，绝缘的金属氧化物124 的材料可包括氧化铌Nb2O5、氧化铝Al2O3、氧化钽Ta2O5、氧化钛TiO；阳极氧化后的实心金属通柱123材料与热沉108相同；有机绝缘介质层125 材料可包括BCB(苯丙环丁烯)和PI(聚酰亚胺)；金属薄膜布线层126可包括Cu/Ni/Au膜系、TiW/Au膜系等。在实际应用场景中，可将侧面互连部 101设置为与热沉108相同的材质，并设在同一水平面上，即侧面互连部101 为与热沉108相同的金属材料，且为独立于热沉108的独立金属导体。热沉 108与侧面互连部101均嵌合于二维封装部的上表面，且两者的上表面均为裸露状态。更佳的，考虑到二维子系统模块间的通信，如差分高速数据信号、中频信号，这些信号需要特殊的传输通道来减小信号的发射和衰减，且这些信号对干扰信号十分敏感，因此对信号通道之间的隔离度要求很高，将独立金属导体(即侧面互连部101)造为准同轴或同轴均匀传输线结构，与面内通孔互连结构相连，匹配50欧姆或70欧姆的恒定阻抗，电磁波以TEM(横向电磁场)波的形式在同轴结构中传播，信号反射和损耗极小，各通道信号彼此无干扰，同轴线具有非常宽的带宽，适用于各个频率的数字、模拟和微波信号，即可满足数字综合控制电路、大容量数据存储电路、高速数字运算处理电路或接口转换扩展电路传输要求。
实施例二
本实施例为一种可重构三维微系统封装结构的封装方法，用于生产上述实施例一中的可重构三维微系统封装结构，其步骤如下：
S1：提供一芯片载体，在芯片载体上开设至少两个所需的第一通孔，并在第一通孔内设置面内垂直互连部105；在芯片载体表面使用薄膜沉积设备和图形电镀设备进行金属化层117制备；
S2：提供一转接板104，转接板104表面使用薄膜沉积设备和图形电镀设备进行金属化层制备并分别与芯片106构成相对应的子系统功能电路单元；并在转接板104上，使用低温钎焊工艺或粘接工艺安装芯片106；
S3：在芯片载体上，使用低温钎焊工艺或粘接工艺安装转接板104，并使用球焊或楔焊的引线键合工艺完成转接板104和面内垂直互连部105之间的电信号连接；
S4：使用真空灌封工艺及设备对芯片载体上的组装体进行二维封装层的成型；使用深紫外激光加工设备在二维封装层上分别加工第二通孔和第三通孔；使用薄膜沉积设备和图形电镀设备在第二通孔和第三通孔内分别形成面内通孔互连部102和面内垂直互连部105；再对二维封装层的顶面和侧面进行抛光和喷砂处理；
S5：通过面内垂直互连结进行全参数电测试以及高低温筛选等试验，得到二维子系统模块。
S6：重复步骤S1至步骤S5，得到若干所需的二维子系统模块；并进行封装体与封装贴间对位贴装，且对位贴装的二维子系统模块中，上方的二维子系统模块的面内垂直互连部105与下方的二维子系统模块的侧面互连部 101电信号连接；
S7：使用真空灌封工艺及设备对步骤S6中的多个子系统模块的组装体进行二次低应力三维封装层成型；然后，对三维封装层的顶面和侧面进行抛光和喷砂处理；使用化学镀和电镀形成三维封装层的表面金属化导体布线层 113；然后，通过深紫外加工工艺及设备对表面金属化导体布线层113进行激光雕刻，形成所需的电连接通路；
S8：通过底层的二维子系统模块的面内垂直互连部进行全参数电测试以及高低温筛选等试验，得到所需的可重构三维微系统封装结构。
通过将可重构三维微系统封装结构的生产分为二维子系统模块的生产和子系统模块组装体的封装两个部分。在生产出二维子系统模块时即可对其进行独立测试和筛选，以确保生产出的二维子系统模块的质量，及时筛选出失效的二维子系统模块，避免由于二维子系统模块早期失效导致整个三维微系统无法使用。
下面对上述方法中的具体步骤进行细化阐述：
1)二维子系统模块独立封装方法，主要包括步骤：
S10：提供一金属基芯片载体103，在隔板的四周边缘处使用精密机械钻孔设备制作圆形腔体；在腔体内部填充玻璃绝缘介质，并高温烧制成形后，使用减薄抛光设备分别对芯片载体表面进行加工，减薄抛光至信号传输金属通柱露出载体表面；在芯片载体上下表面使用薄膜沉积设备和图形电镀设备进行金属化层117制备，至此完成金属基芯片载体103及其面内垂直互连部制作。
S20：提供一转接板104，转接板104表面布线使用薄膜沉积设备和图形电镀设备进行金属化层制备，并与各功能芯片106、散热片107构成子系统功能电路单元(如数字综合控制核心电路单元、大容量数据存储扩展电路单元、高速数字运算处理扩展电路单元、接口转换扩展电路单元等)。
S30：在转接板104上，使用低温钎焊工艺或粘接工艺安装各功能芯片106和散热片107。
S40：在金属基芯片载体103上，使用低温钎焊工艺或粘接工艺安装转接板104，并使用球焊或楔焊的引线键合工艺完成第一键合线109、第二键合线110。
S50：优选的，使用真空灌封工艺及设备对上述金属基芯片载体103上的组装体进行低应力环氧树脂模塑成型(即二维封装层成型)；然后，在特定位置分别使用深紫外激光加工设备、薄膜沉积设备和图形电镀设备进行钻孔和填孔，；再对环氧树脂有机体115顶面和侧面进行抛光和喷砂处理；使用纳米银浆烧结工艺将热沉108与环氧树脂有机体115、面内通孔互连部和散热片107进行图形对位安装；最后通过子系统模块的面内垂直互连部的测试点 111进行全参数电测试以及高低温筛选等试验，得到已知好的二维子系统模块，如图2所示。
2)多个已知好的二维子系统模块的可重构封装方法，主要包括步骤：
S60：在已知好的子系统模块上，使用高精度贴装工艺及设备将引脚114 和隔片112分别贴装在热沉108和侧面互连部101的规定位置；然后，将已知好的二维子系统模块进行封装体与封装体间高精度对位贴装。
S70：根据可重构三维微系统需求，依次可在已知好的P型二维子系统模块201之上，进行已知好的X1型二维子系统模块202的组装；依次可在已知好的X1型二维子系统模块202之上，进行已知好的X2型二维子系统模块203的组装等；另外，也可在已知好的X1型二维子系统模块202上，进行已知好的X1型二维子系统模块202的组装或已知好的X2型二维子系统模块203的组装等，灵活搭配微系统功能构架。
S80：在步骤S70封装体与封装体的组装体中，使用低温钎焊工艺或粘接工艺安装引脚114和隔片112。
S90：使用真空灌封工艺及设备对上述多个已知好的子系统模块组装体进行二次低应力环氧树脂模塑成型(即三维封装层成型)；然后，对三维封装层顶面和侧面进行抛光和喷砂处理；使用化学镀和电镀形成三维封装层的表面金属化导体布线层113；再通过深紫外加工工艺及设备对表面金属化导体布线层113进行激光雕刻，形成特定电连接通路；最后通过底层二维子系统模块的面内垂直互连结构的测试点111进行全参数电测试以及高低温筛选等试验，得到可重构三维微系统封装模块。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。

Claims (7)

1.一种可重构三维微系统封装结构，其特征在于，包括：
至少两个二维子系统模块、三维封装层，所述二维子系统模块依次堆叠且电信号互通；所述三维封装层设于堆叠的所述二维子系统模块上，用于封装堆叠的所述二维子系统模块，所述三维封装层的外表面设有表面金属化导体布线层；
所述二维子系统模块包括芯片载体、转接板、至少两个芯片、与所述芯片一一对应的测试互连结构、二维封装层；
所述转接板设于所述芯片载体上；所述芯片均设于所述转接板上，并通过所述转接板形成电信号连接；所述测试互连结构均设于所述芯片载体上并与所述表面金属化导体布线层电信号连接，且每一所述测试互连结构均与相对应的所述芯片电信号连接，用于测试相对应的所述芯片；相互堆叠的所述测试互连结构电信号连接，用于实现相互堆叠的所述二维子系统模块之间的电信号互通；所述二维封装层设于所述芯片载体上，用于封装所述芯片载体、转接板、芯片和测试互连结构；
所述测试互连结构包括侧面互连部、面内通孔互连部、面内垂直互连部；所述芯片载体上开有与所述面内垂直互连部相对应的第一通孔，所述面内垂直互连部设于所述第一通孔内；所述二维封装层内开有与所述第一通孔连通的第二通孔，所述面内通孔互连部设于所述第二通孔内；所述二维封装层内还开有与所述第二通孔和所述三维封装层相连通的第三通孔，所述侧面互连部设于所述第三通孔内；所述芯片、所述转接板、所述面内垂直互连部、所述面内通孔互连部、所述侧面互连部和所述表面金属化导体布线层依次电信号连接；
所述二维子系统模块还包括热沉和与所述芯片一一对应的散热片；所述热沉嵌设于所述二维封装层；所述散热片的一端设置于相对应的所述芯片上，且所述散热片的另一端与所述热沉相连。
2.如权利要求1所述的可重构三维微系统封装结构，其特征在于，所述面内垂直互连部包括信号传输金属通柱和绝缘介质；所述绝缘介质环设于所述信号传输金属通柱的周侧，且所述绝缘介质的外侧面连接于所述第一通孔的内壁面；所述信号传输金属通柱分别与所述转接板和所述面内通孔互连部电信号连接。
3.如权利要求1所述的可重构三维微系统封装结构，其特征在于，所述二维子系统模块还包括与所述面内垂直互连部相对应的键合线，所述键合线的两端分别连接所述转接板和所述面内垂直互连部，用于实现所述转接板和所述面内垂直互连部之间的电信号连接。
4.如权利要求1所述的可重构三维微系统封装结构，其特征在于，所述芯片载体为金属基芯片载体。
5.如权利要求1所述的可重构三维微系统封装结构，其特征在于，所述二维子系统模块还包括与所述面内垂直互连部相对应的引脚，所述引脚电信号连接于所述面内垂直互连部的下端面；所述二维子系统模块叠构时，上方的所述二维子系统模块的引脚与下方的所述二维子系统模块的侧面互连部电信号连接，以实现上下两个所述二维子系统模块的电信号互通。
6.如权利要求1所述的可重构三维微系统封装结构，其特征在于，叠构的两个所述二维子系统模块之间还设有隔片；所述隔片的上表面贴合于上方的所述二维子系统模块的芯片载体；所述隔片的下表面贴合于所述二维子系统模块的热沉。
7.一种可重构三维微系统封装结构的封装方法，用于生产如权利要求1-6任意一项所述的可重构三维微系统封装结构，其特征在于，具体步骤如下：
S1：提供一所述芯片载体，在所述芯片载体上开设至少两个所需的所述第一通孔，并在所述第一通孔内设置所述面内垂直互连部；在所述芯片载体表面使用薄膜沉积设备和图形电镀设备进行金属化层制备；
S2：提供一转接板，所述转接板表面使用薄膜沉积设备和图形电镀设备进行金属化层制备并分别与所述芯片构成相对应的子系统功能电路单元；并在所述转接板上，使用低温钎焊工艺或粘接工艺安装所述芯片；
S3：在所述芯片载体上，使用低温钎焊工艺或粘接工艺安装所述转接板，并使用球焊或楔焊的引线键合工艺完成所述转接板和所述面内垂直互连部之间的电信号连接；
S4：使用真空灌封工艺及设备对所述芯片载体上的组装体进行所述二维封装层的成型；使用深紫外激光加工设备在所述二维封装层上分别加工所述第二通孔和所述第三通孔；使用薄膜沉积设备和图形电镀设备在所述第二通孔和所述第三通孔内分别形成所述面内通孔互连部和所述面内垂直互连部；再对所述二维封装层的顶面和侧面进行抛光和喷砂处理；
S5：通过所述面内垂直互连结进行全参数电测试以及高低温筛选等试验，得到所述二维子系统模块；
S6：重复步骤S1至步骤S5，得到若干所需的所述二维子系统模块；并进行封装体与封装贴间对位贴装，且对位贴装的所述二维子系统模块中，上方的所述二维子系统模块的面内垂直互连部与下方的所述二维子系统模块的侧面互连部电信号连接；
S7：使用真空灌封工艺及设备对步骤S6中的多个所述子系统模块的组装体进行二次低应力三维封装层成型；然后，对所述三维封装层的顶面和侧面进行抛光和喷砂处理；使用化学镀和电镀形成所述三维封装层的所述表面金属化导体布线层；然后，通过深紫外加工工艺及设备对所述表面金属化导体布线层进行激光雕刻，形成所需的电连接通路；
S8：通过下方的所述二维子系统模块的面内垂直互连部进行全参数电测试以及高低温筛选试验，得到所需的可重构三维微系统封装结构。
CN202010175558.9A 2020-03-13 2020-03-13 一种可重构三维微系统封装结构及封装方法 Active CN111613588B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010175558.9A CN111613588B (zh) 2020-03-13 2020-03-13 一种可重构三维微系统封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010175558.9A CN111613588B (zh) 2020-03-13 2020-03-13 一种可重构三维微系统封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN111613588A CN111613588A (zh) 2020-09-01
CN111613588B true CN111613588B (zh) 2021-10-08

Family

ID=72203539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010175558.9A Active CN111613588B (zh) 2020-03-13 2020-03-13 一种可重构三维微系统封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN111613588B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112122732A (zh) * 2020-09-23 2020-12-25 西安微电子技术研究所 一种焊接lccc器件的转接板和方法
CN113488447B (zh) * 2021-09-03 2021-11-05 中矽科技股份有限公司 一种半导体用高稳定性封装结构
CN114937633B (zh) * 2022-07-25 2022-10-18 成都万应微电子有限公司 一种射频芯片系统级封装方法及射频芯片系统级封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949468A (zh) * 2006-09-01 2007-04-18 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
CN105023901A (zh) * 2015-08-13 2015-11-04 上海航天测控通信研究所 一种基于铝基板的三维叠层芯片的封装结构及其制备方法
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN110416174A (zh) * 2018-04-30 2019-11-05 爱思开海力士有限公司 包括贯穿模制通孔的堆叠封装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
JP2013197576A (ja) * 2012-03-23 2013-09-30 Elpida Memory Inc 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949468A (zh) * 2006-09-01 2007-04-18 中国航天时代电子公司第七七一研究所 一种三维多芯片模块互连及封装方法
CN105023901A (zh) * 2015-08-13 2015-11-04 上海航天测控通信研究所 一种基于铝基板的三维叠层芯片的封装结构及其制备方法
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN110416174A (zh) * 2018-04-30 2019-11-05 爱思开海力士有限公司 包括贯穿模制通孔的堆叠封装

Also Published As

Publication number Publication date
CN111613588A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN111613588B (zh) 一种可重构三维微系统封装结构及封装方法
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
EP4109518A1 (en) Three-dimensional packaging housing structure of radio frequency microsystem and manufacturing method
US9035450B2 (en) Semiconductor device and interconnect substrate
US20150131248A1 (en) Three-dimensional modules for electronic integration
CN113838845B (zh) 一种基于三维堆叠气密封装的tr组件及组装方法
CN113471186B (zh) 卫星通信多通道射频收发接口单元3d集成封装架构
JPH0722100A (ja) スルーホールを有する相互接続体とその製造方法
KR20030064887A (ko) 다중 계층 어레이 커패시터 및 그 제작 방법
US4958258A (en) Modular hybrid microelectronic structures with high density of integration
CN114759015B (zh) 一种大功率射频芯片三维堆叠集成结构及其制备方法
CN113178440A (zh) 一种陶瓷基双面rdl 3d封装方法及结构
CN106935572A (zh) 改进在射频和毫米波产品中的bga封装隔离的方法
WO2023116305A1 (zh) 一种封装模组、其制备方法、基站及电子设备
CN116895614B (zh) 一种三维异构集成的毫米波系统封装结构
CN114725068B (zh) 一种保持元件高q值的低剖面三维集成射频模组
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
US20220289559A1 (en) Microelectronics h-frame device
CN112820694B (zh) 一种芯片屏蔽与气密封装方法和封装结构
CN110581124B (zh) 一种多层次融合的三维系统集成结构的制备方法
CN109935522B (zh) 一种圆片级异质射频集成的封装制作方法
CN112002685A (zh) 基于硅基工艺及重布线路层的空间转换基体及制备方法
US20040000709A1 (en) Internal package interconnect with electrically parallel vias
CN112687638B (zh) 一种立式互联金属陶瓷封装外壳、器件及制备方法
EP3996475A1 (en) Apparatus, system, and method for mitigating the swiss cheese effect in highcurrent circuit boards

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant