CN112002685A - 基于硅基工艺及重布线路层的空间转换基体及制备方法 - Google Patents
基于硅基工艺及重布线路层的空间转换基体及制备方法 Download PDFInfo
- Publication number
- CN112002685A CN112002685A CN202010825736.8A CN202010825736A CN112002685A CN 112002685 A CN112002685 A CN 112002685A CN 202010825736 A CN202010825736 A CN 202010825736A CN 112002685 A CN112002685 A CN 112002685A
- Authority
- CN
- China
- Prior art keywords
- layer
- connection
- electronic
- silicon
- redistribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 239000000758 substrate Substances 0.000 title claims abstract description 91
- 230000008569 process Effects 0.000 title claims abstract description 72
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 64
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 64
- 239000010703 silicon Substances 0.000 title claims abstract description 64
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 71
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 68
- 239000000523 sample Substances 0.000 claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 238000012360 testing method Methods 0.000 claims abstract description 41
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 34
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 300
- 230000009466 transformation Effects 0.000 claims description 16
- 238000007747 plating Methods 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 9
- 238000007517 polishing process Methods 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 238000004804 winding Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 3
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 93
- 239000000919 ceramic Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 229920000620 organic polymer Polymers 0.000 description 7
- 239000000306 component Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000008358 core component Substances 0.000 description 2
- 238000004100 electronic packaging Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种基于硅基工艺及重布线路层的空间转换基体及制备方法，包括：重布电子线路层，其包括第一、第二连接面及电子布线层结构，第一连接面上覆盖有具有开口的二氧化硅层，第一连接面具有第一间距的第一电子连接，第一电子连接填充并显露于开口，第二连接面具有第二间距的第二电子连接，且第二间距大于第一间距，第一电子连接上形成有探针连接层，第二电子连接上形成有金属凸点；插入电路板，与重布电子线路层接合。本发明提供了与晶圆制造工艺兼容的空间转换基体的先进结构和制造流程，可同步不断缩小的晶圆和晶片微尺度电子连接，满足下一代高性能应用芯片、笔记本电脑和服务器芯片等晶圆和晶片电子测试的需求。
Description
技术领域
本发明属于半导体测试设备领域，特别是涉及一种基于硅基工艺及重布线路层的空间转换基体的结构及其制备方法，以用于先进探针卡的制造实现微电子制造环节中晶圆和晶片的电学测试
背景技术
在半导体产业链中，晶圆和晶片测试提供了晶圆的电性功能上的测试，反馈测试数据给晶圆厂的前端制造流程以改进工艺或保证良率；同时晶圆测试可以在硅芯片进入最后封装前先行过滤掉电性功能不良的硅晶片，以避免不良品增加制造成本。探针卡是晶圆和晶片测试这个环节的核心组件，其提供了晶圆/硅芯片和测试仪器之间的电学连接。在整个探针卡中，空间转换基体是其中的核心组件。空间转换基体在整个探针卡中起到了电子连接间距转换和电信号传输的功能，同时提供足够的机械/力学强度，以支撑测试过程中施加的几百至上千牛顿的作用力。
目前，在晶圆和晶片测试领域，已知的空间转换基体是由多层陶瓷基体和多层有机聚积层经过层压和切割实现的。如多层陶瓷基体，是由高温或者低温共烧陶瓷经过多层层压，经过共烧制作的，通常称为多层陶瓷空间转换基体(multi-layer ceramic,MLC)。对于多层有机聚积层(multi-layer organic,MLO)，它是基于传统电子封装基体经过多个步骤的层压和切割实现的。
由多层陶瓷基体和多层有机聚积层经过层压和切割实现的空间转换基体，他们通常使用低端的光刻，激光刻蚀技术生成微孔阵列，受限于材料和工艺的局限性，其最小线宽L2/间距L1一般分别是20微米/20微米，最小可至15微米/15微米，如图1所示，这样就限制了空间转换基体满足下一代高性能应用芯片(AP)晶圆和晶片测试的需求。高性能应用芯片(AP)上电子互连的最小间距已经从150微米缩小到90微米～80微米(um)，并会进一步缩小至50微米及以下，电子互联数目也从几百增加到几千，需要更好的制造工艺以满足下一代高性能应用芯片，笔记本电脑和服务器芯片晶圆和晶片电子测试的需求。
与此同时，由多层陶瓷基体和多层有机聚积层经过层压和切割实现的空间转换基体，每一层都需要较长的制造时间，这会严重影响制造时间，降低制造效率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于硅基工艺及重布线路层的空间转换基体及其制备方法，用于解决现有技术中的空间转换基体尺度缩放的限制和制造成本高昂，制造周期长的问题，以满足下一代或几代晶圆和晶片电学测试的需求。
为实现上述目的及其他相关目的，本发明提供一种基于硅基工艺及重布线路层的空间转换基体的制备方法，所述空间转换基体用于基体组装探针阵列以制造先进探针卡，所述探针卡用于连接晶圆与晶圆测试系统以完成硅晶圆和晶片的电学测试，所述制备方法包括：1)提供晶圆，在所述晶圆上形成二氧化硅层，在所述二氧化硅层上形成重布电子线路层，在形成所述重布电子线路层的过程中于所述二氧化硅层中形成开口，包括信号层和电源/接地层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面具有第一间距的第一电子连接，且所述第一电子连接填充于所述开口，所述第二连接面具有第二间距的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距大于所述第一间距；2)于所述第二连接面的第二电子连接上形成金属凸点；3)对所述晶圆进行切割以获得独立的空间转换片；4)通过所述金属凸点将所述空间转换片接合于插入电路板；5)去除所述晶圆，以露出所述第一电子连接；6)于所述第一电子连接上形成探针连接层，用于探针阵列的组装以完成探针卡的制备。
可选地，所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。
可选地，所述第一间距介于2微米～150微米之间，所述第二间距介于150微米～500微米之间。
可选地，步骤1)形成重布电子线路层包括：1-1)在所述二氧化硅层上形成光敏有机体绝缘层，并通过光刻工艺在所述光敏有机体绝缘层形成通孔；1-2)以所述光敏有机体绝缘层为掩膜刻蚀所述二氧化硅层，以在所述二氧化硅层中形成开口；1-3)刻蚀所述光敏光敏有机体绝缘层以在所述光敏光敏有机体绝缘层中形成填充槽；1-4)在所述光敏有机体绝缘层上、所述填充槽及所述开口中形成种子层；1-5)通过电镀工艺在所述光敏有机体绝缘层上、所述填充槽及所述开口中形成金属层；1-6)去除所述二氧化硅层以上的所述金属层及种子层，以形成一层电子线路层；1-7)重复进行步骤1-1)～步骤1-6)，以形成具有多层电子线路层的重布电子线路层。
可选地，所述光敏有机体绝缘层包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述种子层包括钛铜合金，所述金属层包括铜。
可选地，步骤5)通过化学机械抛光工艺或者机械抛光工艺去除所述晶圆。
可选地，步骤6)中，采用电镀工艺在所述第一电子连接上形成探针连接层，所述探针连接层包括镀镍层和镀金层，之后，探针阵列组装到镀金层以完成探针卡的制备。
可选地，基于同一晶圆制备的所述空间转换片均为相同结构的空间转换片。
可选地，步骤4)中，一个所述插入电路板接合一个所述空间转换片，或一个所述插入电路板同时接合多个相同结构的所述空间转换片。
可选地，基于同一晶圆制备的所述空间转换片包括多种不同结构的空间转换片，其中，所述多种不同结构的空间转换片通过混合光学掩膜制备。
可选地，步骤4)中，一个所述插入电路板同时接合多个不同结构的空间转换片。
可选地，所述插入电路板包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
本发明还提供一种基于硅基工艺及重布线路层的空间转换基体，所述空间转换基体用于连接晶圆与晶圆测试系统，所述空间转换基体包括：重布电子线路层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面上覆盖有二氧化硅层，所述二氧化硅层具有开口，所述第一连接面具有第一间距的第一电子连接，所述第一电子连接填充并显露于所述开口，所述第二连接面具有第二间距的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距大于所述第一间距，所述第一连接面的第一电子连接上形成有探针连接层，所述第二连接面的第二电子连接上形成有金属凸点；插入电路板，通过所述金属凸点与所述重布电子线路层接合。
可选地，所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。
可选地，所述层间介质具有填充槽，所述填充槽底部与所述导电通孔连通，所述电子连接填充于所述填充槽及所述导电通孔内。
可选地，所述层间介质包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述电子连接包括铜。
可选地，所述第一间距介于2微米～150微米之间，所述第二间距介于150微米～500微米之间。
可选地，所述插入电路板包括第一面、第二面及之间的连接电路，所述第一面具有第二间距的第三电子连接，所述第二面具有第三间距的第四电子连接，所述第三电子连接与所述第四电子连接通过所述连接电路电连接，所述第三间距等于或大于所述第二间距。
可选地，所述第三间距介于300微米～1000微米之间。
可选地，所述探针连接层包括镀镍层和镀金层。
可选地，一个所述插入电路板接合一个所述空间转换片，或一个所述插入电路板同时接合多个相同结构的所述空间转换片。
可选地，一个所述插入电路板同时接合多个不同结构的空间转换片。
可选地，所述插入电路板包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
如上所述，本发明的基于硅基工艺及重布线路层的空间转换基体及其制备方法，具有以下有益效果：
本发明克服了现有多层陶瓷空间转换基体(MLC)和多层有机聚积层(MLO)的空间转换基体自身难以克服的制造技术局限性，提供了与晶圆制造工艺兼容的基于硅晶圆制造工艺的多层空间转换基体(MLS)的先进结构和制造流程，可以同步不断缩小的晶圆和晶片微尺度电子连接，满足下一代高性能应用芯片、笔记本电脑和服务器芯片等晶圆和晶片电子测试的需求。同时本发明可以利用混合光学掩膜在同一片晶圆上面制造用于不同硅晶圆和晶片测试的空间转换片，为制造提供了灵活性，可以利用单个晶圆一次生成不同测试需求的空间转换片，极大的降低了制造成本和减小了制造周期。本发明填补了晶圆测试接口领域的技术缺口，可以制造出先进的探针卡，满足先进晶圆制造环节中电子测试的需求。
本发明的重布电子线路层表面覆盖有二氧化硅层，可以有效保护所述重布电子线路层，提高空间转换基体的稳定性和寿命。
附图说明
图1显示为多层陶瓷基体和多层有机聚积层经过层压和切割实现的空间转换基体的最小线宽/间距示意图。
图2a～图11显示为本发明实施例的基于硅基工艺及重布线路层的空间转换基体的制备方法步骤1)所呈现的结构示意图。
图12显示为本发明实施例的基于硅基工艺及重布线路层的空间转换基体的制备方法步骤2)所呈现的结构示意图。
图13a～图14c显示为本发明实施例的基于硅基工艺及重布线路层的空间转换基体的制备方法步骤3)所呈现的结构示意图。
图15a～图16显示为本发明实施例的基于硅基工艺及重布线路层的空间转换基体的制备方法步骤4)所呈现的结构示意图。
图17～图18显示为本发明实施例的基于硅基工艺及重布线路层的空间转换基体的制备方法步骤5)所呈现的结构示意图。
图19a～图21b显示为本发明实施例的基于硅基工艺及重布线路层的空间转换基体的制备方法步骤6)所呈现的结构示意图。
元件标号说明
101 晶圆
102 二氧化硅层
1021 开口
103 光敏有机体绝缘层
104 通孔
105 种子层
106 填充槽
107 金属层
108 底部填充层
109 金属凸点
110 插入电路板
111 探针连接层
D1 第一间距
D2 第二间距
D3 第三间距
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
现有的多层陶瓷基体和多层有机聚积层均独立于晶圆制造后端工艺，因此都无法直接利用晶圆后端制造和基于晶圆的先进电子封装的先进制造工艺。为了克服上述提及的现有空间转换基体的缺点，包括尺度缩放的限制和制造成本高昂，制造周期长的缺点，本发明提出了基于硅基工艺及重布线路层的空间转换基体的结构和制造方法，满足下一代高性能应用芯片，笔记本电脑和服务器芯片晶圆和晶片电子测试的需求。本发明利用先进的晶圆后端制造工艺或者晶圆级封装的先进制造工艺设计，制造和实现基于硅基工艺及重布线路层的空间转换基体，实现跟晶圆制造技术同步的线宽和间距，如线宽/间距最小可缩减到2微米/2微米，并且随着硅晶圆制造技术的几步进一步缩小，从而同步不断缩放的晶圆和晶片微尺度电子连接，满足其测试需求，克服了现有MLO和MLC的空间转换基体自身难以克服的制造技术局限性。同时，依赖于晶圆制造重布电子线路层的制造工艺和流程，制造周期也可以缩短，从一层一周减少到1-2天一层，降低了制造成本和时间。因为是直接利用晶圆和晶片制造工艺制作空间转换基体，本发明可以称作为基于硅基工艺及重布线路层的空间转换基体(multi-layer silicon,MLS)，但是不局限于硅基体，可以包括硅和玻璃。
如图2a～图20所示，本实施例提供一种基于硅基工艺及重布线路层的空间转换基体的制备方法，所述空间转换基体用于基体组装探针阵列以制造先进探针卡，所述探针卡用于连接晶圆与晶圆测试系统以完成硅晶圆和晶片的电学测试，所述制备方法包括：
如图2a～图11所示，首先进行步骤1)，提供晶圆101，在所述晶圆101上形成二氧化硅层102，在所述二氧化硅层102上形成重布电子线路层，在形成所述重布电子线路层的过程中于所述二氧化硅层102中形成开口1021，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面具有第一间距D1的第一电子连接，且所述第一电子连接填充于所述开口1021，所述第二连接面具有第二间距D2的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距D2大于所述第一间距D1。
所述晶圆101可以为硅晶圆，当然，也可以为如玻璃基底等。
具体地，步骤1)在所述晶圆101上形成重布电子线路层包括：
如图2a～图5所示，其中，图2b显示为图2a中A-A’处的截面结构示意图，进行步骤1-1)，在所述晶圆101上形成二氧化硅层102，例如，可以通过热氧化工艺或沉积工艺形成所述二氧化硅层102，然后在所述二氧化硅层102上形成光敏有机体绝缘层103，并通过光刻工艺在所述光敏有机体绝缘层103形成通孔104。
所述光敏有机体绝缘层103可以为光敏聚酰亚胺及光敏苯并环丁烯中的一种，通过光刻工艺在所述光敏有机体绝缘层103形成通孔104，可以有效提高通孔104的制作精度，也可以将通孔104的孔径及间距缩小至与晶圆101制造工艺同步。
如图6所示，然后进行步骤1-2)，以所述光敏有机体绝缘层103为掩膜刻蚀所述二氧化硅层102，以在所述二氧化硅层102中形成开口1021。
如图7所示，接着进行步骤1-3)，刻蚀所述光敏光敏有机体绝缘层以在所述光敏光敏有机体绝缘层中形成填充槽106，所述填充槽106的底部与所述开口1021连通，所述填充槽106的宽度大于所述通孔104及开口1021的宽度，例如，所述填充槽106的宽度可以为所述通孔104及开口1021的宽度的2-5倍，且并不限于此处所限定的宽度。
如图8所示，接着进行步骤1-4)，在所述光敏有机体绝缘层103上、所述填充槽106及所述开口1021中形成种子层105。
例如，可以采用金属溅射生成基于超薄钛铜合金(Ti/Cu)的种子层105。
如图9所示，接着进行步骤1-5)，通过电镀工艺在所述光敏有机体绝缘层103上、所述填充槽106级所述开口1021中形成金属层107。在本实施例中，所述金属层107可以选用为铜，所述金属层107至少填满所述所述填充槽106及所述开口1021，在本实施例中，所述金属层填充于所述填充槽106内，可以有效提高电子连接的机械强度及结构稳定性。
如图10所示，然后进行步骤1-6)，去除所述二氧化硅层102以上的所述金属层107及种子层105，以形成一层电子线路层，此时，所述填充槽106及所述开口1021内的金属层107，为第一电子连接。
例如，可以采用化学机械抛光工艺去除所述金属层107及所述种子层105，由此获得的第一电子连接的宽度和间距可达到2微米/2微米，远小于现有MLC和MLO技术能够达到的15微米。
如图11所示，接着进行步骤1-7)，重复进行步骤1-1)～步骤1-6)，以形成具有多层电子线路层的重布电子线路层。
经过上述步骤后，所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质(如光敏有机体绝缘层103)及导电通孔104，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。作为示例，所述第一间距D1介于2微米～150微米之间，所述第二间距D2介于150微米～500微米之间。
本发明依托晶圆101制造设备和工艺或者晶圆101级封装的制造工艺，利用重布电子线路层的制造流程，在硅晶圆101上制造出多层微尺度电子连接，其中每一层包括绝缘层和导电层，这样把小间距的电子连接逐层放宽到大间距的电子连接，重复这样的重布电子线路层制造流程，经过两层或者多层的放大，可以把较小间距的电子连接放宽到300微米或更大间距的电子连接。
如图12所示，然后进行步骤2)，于所述第二连接面的第二电子连接上形成金属凸点109。
例如，可以在所述第二连接面的第二电子连接上利用晶圆101微连接工艺制造金属凸点109，所述金属凸点109例如可以为铜柱，或者是铜柱加焊锡球，或者焊锡球。
如图13a～图14c所示，接着进行步骤3)，对所述晶圆101进行切割以获得独立的空间转换片。
本实施例制造的空间转换片通常很薄，厚度一般在600微米～700微米之间，若除去晶圆101后，其厚度通常在80微米～120微米之间，如为100微米。
如图13a及图13b所示，其中，图13b为图13a中A-A’处的截面结构示意图，在一具体实施过程中，针对晶圆101上的每个空间转换片，其使用的光学掩膜相同，如此，基于同一晶圆101制备的所述空间转换片均为相同结构的空间转换片。
如图14a～图14c所示，其中，图14b为图14a中A-A’处的截面结构示意图，图14c为图14a中B-B’处的截面结构示意图，在另一具体实施过程中，针对晶圆101上的每个空间转换片，其通过混合光学掩膜制备，基于同一晶圆101制备的所述空间转换片包括多种不同结构的空间转换片。本发明利用混合光学掩膜在同一片晶圆101上面制造用于不同硅晶圆和晶片测试的空间转换片，为制造提供了灵活性，可以利用单个晶圆101一次生成不同测试需求的空间转换片，极大的降低了制造成本和减小了制造周期。
如图15a～图16所示，接着进行步骤4)，通过所述金属凸点109将所述空间转换片接合于插入电路板110。
所述插入电路板110包括第一连接面、第二连接面及之间的连接电路，所述第一连接面具有第二间距D2的第三电子连接，所述第二连接面具有第三间距D3的第四电子连接，所述第三电子连接与所述第四电子连接通过所述连接电路电连接，所述第三间距D3等于或大于所述第二间距D2。所述第三间距D3介于300微米～1000微米之间。例如，所述插入电路板110可以包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
具体地，将切割完成的空间转换片(其生成了多层电子线路层，将小间距的电子连接逐层放宽到大间距的电子连接)，利用回炉焊或者热压焊流程焊接到基于印刷电路板或者其它制造工艺的插入电路板110(Interposer)上。
如图15a所示，在一个具体实施过程中，一个所述插入电路板110可以接合一个所述空间转换片，或一个所述插入电路板110同时接合多个相同结构的所述空间转换片。
如图16所示，在另一具体实施过程中，一个所述插入电路板110可以同时接合多个不同结构的空间转换片，以实现多种功能。
如图15b所示，在本实施例中，还可以包括于所述金属凸点109与所述插入电路板110之间形成底部填充层108的步骤，以加强结构强度和保护所述金属凸点109。
如图17及图18所示，其中，图17对应于上述图15，图18对应于上述图16，接着进行步骤5)，剥离所述晶圆101，以显露所述第一电子连接。
例如，在本实施例中，可以通过化学机械抛光工艺或者机械抛光工艺去除所述晶圆，所述化学机械抛光工艺或者机械抛光工艺停止于所述二氧化硅层表面，使得所述二氧化硅层保留并覆盖于所述重布电子线路层表面，一方面可以有效保护所述重布电子线路层，提高空间转换基体的稳定性和寿命，另一方面可以有利于后续探针连接层111的制备。
如图19a～图21b所示，其中，图19a及19b对应于上述图17，图20对应于上述图18，最后进行步骤6)，于所述第一连接面的第一电子连接上形成探针连接层111，所述探针连接层111用于探针113阵列的组装以完成探针卡的制备。
具体地，采用电镀工艺在所述第一电子连接上形成探针连接层111，所述探针连接层111包括镀镍层和镀金层中的一种，所述探针连接层111可以是软金或者是硬金，为后续在空间转换基体上组装探针做准备。
制造完成的基于硅基工艺及重布线路层的空间转换基体(MLS)经过电学和光学检测，测试合格后可以用于探针113的组装，如图21a及图21b所示，形成最终的探针卡，用于晶圆101制造环节中晶圆和晶片的电学测试，这样组装完成的基于硅基工艺及重布线路层的空间转换基体就可以用于下一步的探针组装和探针卡制造了。
经过上述工艺步骤，制造了出基于硅基工艺及重布线路层的空间转换基体的结构。后续基于硅基工艺及重布线路层的空间转换基体可以通过回炉焊流程或者阵列式可压缩测针将其组装到最终装载到测试机上的印刷电路板上。其中，采用回炉焊流程可以有效降低成本。而采用阵列式可压缩测针的组装方式，可以进行多次装卸，维护简单且维护费用较低。
如图19a～图20所示，本实施例还提供一种基于硅基工艺及重布线路层的空间转换基体，所述空间转换基体用于连接晶圆与晶圆测试系统，所述空间转换基体包括：重布电子线路层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面上覆盖有二氧化硅层102，所述二氧化硅层102具有开口1021，所述布线层结构包括信号层和电源/接地层，所述第一连接面具有第一间距D1的第一电子连接，所述第一电子连接填充并显露于所述开口1021，所述第二连接面具有第二间距D2的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距D2大于所述第一间距D1，所述第一连接面的第一电子连接上形成有探针连接层111，所述第二连接面的第二电子连接上形成有金属凸点109；插入电路板110，通过所述金属凸点109与所述重布电子线路层接合。
所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔104，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。所述层间介质具有填充槽106，所述填充槽106底部与所述导电通孔连通，所述电子连接填充于所述填充槽及所述导电通孔内，所述金属层填充于所述填充槽106内，可以有效提高电子连接的机械强度及结构稳定性。其中，所述层间介质包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述电子连接包括铜。
所述插入电路板110包括第一面、第二面及之间的连接电路，所述第一面具有第二间距D2的第三电子连接，所述第二面具有第三间距D3的第四电子连接，所述第三电子连接与所述第四电子连接通过所述连接电路电连接，所述第三间距D3等于或大于所述第二间距D2。
作为示例，所述第一间距D1介于2微米～150微米之间，所述第二间距D2介于150微米～500微米之间。述第三间距D3介于300微米～1000微米之间。
所述探针连接层111包括镀镍层和镀金层。
所述插入电路板110可以包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
如图19a所示，一个所述插入电路板110可以接合一个所述空间转换片，或一个所述插入电路板110同时接合多个相同结构的所述空间转换片。如图19b所示，所述金属凸点109与所述插入电路板110之间还可以形成有底部填充层108，所述底部填充层108可以加强结构强度和保护所述金属凸点109。
如图20所示，一个所述插入电路板110也可以同时接合多个不同结构的空间转换片，以实现多种功能。
如图21a及图21b所示，所述探针连接层111上形成有探针113阵列，以形成完整的探针卡，所述探针卡可以用于连接晶圆与晶圆测试系统以完成硅晶圆和晶片的电学测试。
如上所述，本发明的基于硅基工艺及重布线路层的空间转换基体及其制备方法，具有以下有益效果：
本发明克服了现有多层陶瓷空间转换基体(MLC)和多层有机聚积层(MLO)的空间转换基体自身难以克服的制造技术局限性，提供了与晶圆制造工艺兼容的空间转换基体(MLS)的先进结构和制造流程，可以同步不断缩小的晶圆和晶片微尺度电子连接，满足下一代高性能应用芯片、笔记本电脑和服务器芯片等晶圆和晶片电子测试的需求。同时本发明可以利用混合光学掩膜在同一片晶圆上面制造用于不同硅晶圆和晶片测试的空间转换片，为制造提供了灵活性，可以利用单个晶圆一次生成不同测试需求的空间转换片，极大的降低了制造成本和减小了制造周期。本发明填补了晶圆测试接口领域的技术缺口，可以制造出先进的探针卡，满足先进晶圆制造环节中电子测试的需求。
本发明的重布电子线路层表面覆盖有二氧化硅层，可以有效保护所述重布电子线路层，提高空间转换基体的稳定性和寿命。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (23)
1.一种基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于，所述空间转换基体用于基体组装探针阵列以制造先进探针卡，所述探针卡用于连接晶圆与晶圆测试系统以完成硅晶圆和晶片的电学测试，所述制备方法包括：
1)提供晶圆，在所述晶圆上形成二氧化硅层，在所述二氧化硅层上形成重布电子线路层，在形成所述重布电子线路层的过程中于所述二氧化硅层中形成开口，包括信号层和电源/接地层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面具有第一间距的第一电子连接，且所述第一电子连接填充于所述开口，所述第二连接面具有第二间距的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距大于所述第一间距；
2)于所述第二连接面的第二电子连接上形成金属凸点；
3)对所述晶圆进行切割以获得独立的空间转换片；
4)通过所述金属凸点将所述空间转换片接合于插入电路板；
5)去除所述晶圆，以露出所述第一电子连接；
6)于所述第一电子连接上形成探针连接层，用于探针阵列的组装以完成探针卡的制备。
2.根据权利要求1所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。
3.根据权利要求1所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：所述第一间距介于2微米～150微米之间，所述第二间距介于150微米～500微米之间。
4.根据权利要求1所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：步骤1)形成重布电子线路层包括：
1-1)在所述二氧化硅层上形成光敏有机体绝缘层，并通过光刻工艺在所述光敏有机体绝缘层形成通孔；
1-2)以所述光敏有机体绝缘层为掩膜刻蚀所述二氧化硅层，以在所述二氧化硅层中形成开口；
1-3)刻蚀所述光敏光敏有机体绝缘层以在所述光敏光敏有机体绝缘层中形成填充槽；
1-4)在所述光敏有机体绝缘层上、所述填充槽及所述开口中形成种子层；
1-5)通过电镀工艺在所述光敏有机体绝缘层上、所述填充槽及所述开口中形成金属层；
1-6)去除所述二氧化硅层以上的所述金属层及种子层，以形成一层电子线路层；
1-7)重复进行步骤1-1)～步骤1-6)，以形成具有多层电子线路层的重布电子线路层。
5.根据权利要求5所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：所述光敏有机体绝缘层包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述种子层包括钛铜合金，所述金属层包括铜。
6.根据权利要求1所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：步骤5)通过化学机械抛光工艺或者机械抛光工艺去除所述晶圆。
7.根据权利要求1所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：步骤6)中，采用电镀工艺在所述第一电子连接上形成探针连接层，所述探针连接层包括镀镍层和镀金层，之后，探针阵列组装到镀金层以完成探针卡的制备。
8.根据权利要求1所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：基于同一晶圆制备的所述空间转换片均为相同结构的空间转换片。
9.根据权利要求8所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：步骤4)中，一个所述插入电路板接合一个所述空间转换片，或一个所述插入电路板同时接合多个相同结构的所述空间转换片。
10.根据权利要求1所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：基于同一晶圆制备的所述空间转换片包括多种不同结构的空间转换片，其中，所述多种不同结构的空间转换片通过混合光学掩膜制备。
11.根据权利要求10所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：步骤4)中，一个所述插入电路板同时接合多个不同结构的空间转换片。
12.根据权利要求10所述的基于硅基工艺及重布线路层的空间转换基体的制备方法，其特征在于：所述插入电路板包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
13.一种基于硅基工艺及重布线路层的空间转换基体，其特征在于，所述空间转换基体用于连接晶圆与晶圆测试系统，所述空间转换基体包括：
重布电子线路层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面上覆盖有二氧化硅层，所述二氧化硅层具有开口，所述第一连接面具有第一间距的第一电子连接，所述第一电子连接填充并显露于所述开口，所述第二连接面具有第二间距的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距大于所述第一间距，所述第一连接面的第一电子连接上形成有探针连接层，所述第二连接面的第二电子连接上形成有金属凸点；
插入电路板，通过所述金属凸点与所述重布电子线路层接合。
14.根据权利要求13所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。
15.根据权利要求14所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：所述层间介质具有填充槽，所述填充槽底部与所述导电通孔连通，所述电子连接填充于所述填充槽及所述导电通孔内。
16.根据权利要求14所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：所述层间介质包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述电子连接包括铜。
17.根据权利要求13所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：所述第一间距介于2微米～150微米之间，所述第二间距介于150微米～500微米之间。
18.根据权利要求13所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：所述插入电路板包括第一面、第二面及之间的连接电路，所述第一面具有第二间距的第三电子连接，所述第二面具有第三间距的第四电子连接，所述第三电子连接与所述第四电子连接通过所述连接电路电连接，所述第三间距等于或大于所述第二间距。
19.根据权利要求18所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：所述第三间距介于300微米～1000微米之间。
20.根据权利要求13所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：所述探针连接层包括镀镍层和镀金层。
21.根据权利要求13所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：一个所述插入电路板接合一个所述空间转换片，或一个所述插入电路板同时接合多个相同结构的所述空间转换片。
22.根据权利要求13所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：一个所述插入电路板同时接合多个不同结构的空间转换片。
23.根据权利要求13所述的基于硅基工艺及重布线路层的空间转换基体，其特征在于：所述插入电路板包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010825736.8A CN112002685A (zh) | 2020-08-17 | 2020-08-17 | 基于硅基工艺及重布线路层的空间转换基体及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010825736.8A CN112002685A (zh) | 2020-08-17 | 2020-08-17 | 基于硅基工艺及重布线路层的空间转换基体及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112002685A true CN112002685A (zh) | 2020-11-27 |
Family
ID=73472555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010825736.8A Pending CN112002685A (zh) | 2020-08-17 | 2020-08-17 | 基于硅基工艺及重布线路层的空间转换基体及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112002685A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11879913B2 (en) | 2021-07-26 | 2024-01-23 | Xinzhuo Technology (Zhejiang) Co., Ltd. | Probe card structure |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399486B1 (en) * | 1999-11-22 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Method of improved copper gap fill |
| US20030222668A1 (en) * | 2002-03-13 | 2003-12-04 | Scs Hightech, Inc. | Method for producing micro probe tips |
| US20050239281A1 (en) * | 2004-04-21 | 2005-10-27 | Goodner Michael D | Photosensitive dielectric layer |
| CN101625375A (zh) * | 2008-03-07 | 2010-01-13 | 台湾积体电路制造股份有限公司 | 探针卡及其组装方法 |
| KR20100060973A (ko) * | 2008-11-28 | 2010-06-07 | 윌테크놀러지(주) | 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법 |
| CN102455373A (zh) * | 2010-10-19 | 2012-05-16 | 群成科技股份有限公司 | 探针卡结构 |
| CN102539851A (zh) * | 2010-12-30 | 2012-07-04 | 台湾积体电路制造股份有限公司 | 高频探测结构 |
| CN108666227A (zh) * | 2017-03-28 | 2018-10-16 | 瑞萨电子株式会社 | 半导体器件及其制造方法以及用于半导体器件的检查设备 |
-
2020
- 2020-08-17 CN CN202010825736.8A patent/CN112002685A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399486B1 (en) * | 1999-11-22 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Method of improved copper gap fill |
| US20030222668A1 (en) * | 2002-03-13 | 2003-12-04 | Scs Hightech, Inc. | Method for producing micro probe tips |
| US20050239281A1 (en) * | 2004-04-21 | 2005-10-27 | Goodner Michael D | Photosensitive dielectric layer |
| CN101625375A (zh) * | 2008-03-07 | 2010-01-13 | 台湾积体电路制造股份有限公司 | 探针卡及其组装方法 |
| KR20100060973A (ko) * | 2008-11-28 | 2010-06-07 | 윌테크놀러지(주) | 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법 |
| CN102455373A (zh) * | 2010-10-19 | 2012-05-16 | 群成科技股份有限公司 | 探针卡结构 |
| CN102539851A (zh) * | 2010-12-30 | 2012-07-04 | 台湾积体电路制造股份有限公司 | 高频探测结构 |
| CN108666227A (zh) * | 2017-03-28 | 2018-10-16 | 瑞萨电子株式会社 | 半导体器件及其制造方法以及用于半导体器件的检查设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11879913B2 (en) | 2021-07-26 | 2024-01-23 | Xinzhuo Technology (Zhejiang) Co., Ltd. | Probe card structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324513B2 (en) | Wiring substrate and semiconductor apparatus including the wiring substrate | |
| KR101850121B1 (ko) | 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법 | |
| JP4340517B2 (ja) | 半導体装置及びその製造方法 | |
| US6582992B2 (en) | Stackable semiconductor package and wafer level fabrication method | |
| US6867501B2 (en) | Semiconductor device and method for manufacturing same | |
| JP4146864B2 (ja) | 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法 | |
| US20120106117A1 (en) | Ultra-thin interposer assemblies with through vias | |
| JP2005209689A (ja) | 半導体装置及びその製造方法 | |
| KR20090089267A (ko) | 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판 | |
| KR101732471B1 (ko) | 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법 | |
| JP2013238578A (ja) | プローブカード用空間変換器及びその製造方法 | |
| US20120313245A1 (en) | Semiconductor device | |
| JP2008300854A (ja) | 半導体装置及びその製造方法 | |
| JP2008089461A (ja) | 半導体集積回路検査用プローバ | |
| JP2008270362A (ja) | 積層配線基板及びその製造方法 | |
| US20160247696A1 (en) | Interposer and method for producing the same | |
| CN115411013A (zh) | 芯片封装结构、芯片封装装置及芯片封装方法 | |
| US20050258853A1 (en) | Semiconductor device and interposer | |
| CN110010511B (zh) | 一种射频芯片系统级封装模组的测试方式 | |
| CN112002685A (zh) | 基于硅基工艺及重布线路层的空间转换基体及制备方法 | |
| CN112289775A (zh) | 基于硅通孔及重布线路层的空间转换基体及制备方法 | |
| JP2008270443A (ja) | 積層配線基板及びその製造方法 | |
| JP5285385B2 (ja) | 積層配線基板の製造方法 | |
| CN112002684A (zh) | 基于重布线路层的空间转换基体及其制备方法 | |
| TW200939442A (en) | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20201127 Assignee: Nanjing xinjuqun integrated circuit testing Co.,Ltd. Assignor: Beijing lanzhixin Technology Center (L.P.) Contract record no.: X2021980013396 Denomination of invention: Space conversion substrate and preparation method based on silicon-based process and redistribution of circuit layer License type: Common License Record date: 20211126 |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20221212 Address after: Room 301-108, Block B, R&D Building, No. 2, Lijing Road, Jiangbei New District, Nanjing, Jiangsu 210031 Applicant after: Nanjing xinjuqun integrated circuit testing Co.,Ltd. Address before: 101599 room 402-1744, Shicheng Town Government office building, Miyun District, Beijing Applicant before: Beijing lanzhixin Technology Center (L.P.) |
|
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20201127 |