CN112289775A - 基于硅通孔及重布线路层的空间转换基体及制备方法 - Google Patents

基于硅通孔及重布线路层的空间转换基体及制备方法 Download PDF

Info

Publication number
CN112289775A
CN112289775A CN202010825678.9A CN202010825678A CN112289775A CN 112289775 A CN112289775 A CN 112289775A CN 202010825678 A CN202010825678 A CN 202010825678A CN 112289775 A CN112289775 A CN 112289775A
Authority
CN
China
Prior art keywords
layer
silicon
electronic
connection
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010825678.9A
Other languages
English (en)
Inventor
张银华
黄士芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing xinjuqun integrated circuit testing Co.,Ltd.
Original Assignee
Beijing Lanzhixin Technology Center LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Lanzhixin Technology Center LP filed Critical Beijing Lanzhixin Technology Center LP
Priority to CN202010825678.9A priority Critical patent/CN112289775A/zh
Publication of CN112289775A publication Critical patent/CN112289775A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种基于硅通孔及重布线路层的空间转换基体及制备方法，包括：具有硅通孔的基底，其表面覆盖有具有开口的二氧化硅层；重布电子线路层，其包括第一、第二连接面及电子布线层结构，第一连接面具有第一间距的第一电子连接，第一电子连接通过开口与硅通孔连接，第二连接面具有第二间距的第二电子连接，且第二间距大于第一间距，硅通孔上形成有探针连接层，第二电子连接上形成有金属凸点；插入电路板，与重布电子线路层接合。本发明提供了与晶圆制造工艺兼容的空间转换基体的先进结构和制造流程，可同步不断缩小的晶圆和晶片微尺度电子连接，满足下一代高性能应用芯片、笔记本电脑和服务器芯片等晶圆和晶片电子测试的需求。

Description

基于硅通孔及重布线路层的空间转换基体及制备方法
技术领域
本发明属于半导体测试设备领域，特别是涉及一种基于硅通孔及重布线路层的空间转换基体的结构及其制备方法，以用于先进探针卡的制造实现微电子制造环节中晶圆和晶片的电学测试
背景技术
在半导体产业链中，晶圆和晶片测试提供了晶圆的电性功能上的测试，反馈测试数据给晶圆厂的前端制造流程以改进工艺或保证良率；同时晶圆测试可以在硅芯片进入最后封装前先行过滤掉电性功能不良的硅晶片，以避免不良品增加制造成本。探针卡是晶圆和晶片测试这个环节的核心组件，其提供了晶圆/硅芯片和测试仪器之间的电学连接。在整个探针卡中，空间转换基体是其中的核心组件。空间转换基体在整个探针卡中起到了电子连接间距转换和电信号传输的功能，同时提供足够的机械/力学强度，以支撑测试过程中施加的几百至上千牛顿的作用力。
目前，在晶圆和晶片测试领域，已知的空间转换基体是由多层陶瓷基体和多层有机聚积层经过层压和切割实现的。如多层陶瓷基体，是由高温或者低温共烧陶瓷经过多层层压，经过共烧制作的，通常称为多层陶瓷空间转换基体(multi-layer ceramic,MLC)。对于多层有机聚积层(multi-layer organic,MLO)，它是基于传统电子封装基体经过多个步骤的层压和切割实现的。
由多层陶瓷基体和多层有机聚积层经过层压和切割实现的空间转换基体，他们通常使用低端的光刻，激光刻蚀技术生成微孔阵列，受限于材料和工艺的局限性，其最小线宽L2/间距 L1一般分别是20微米/20微米，最小可至15微米/15微米，如图1所示，这样就限制了空间转换基体满足下一代高性能应用芯片(AP)晶圆和晶片测试的需求。高性能应用芯片(AP)上电子互连的最小间距已经从150微米缩小到90微米～80微米(um)，并会进一步缩小至50微米及以下，电子互联数目也从几百增加到几千，需要更好的制造工艺以满足下一代高性能应用芯片，笔记本电脑和服务器芯片晶圆和晶片电子测试的需求。
与此同时，由多层陶瓷基体和多层有机聚积层经过层压和切割实现的空间转换基体，每一层都需要较长的制造时间，这会严重影响制造时间，降低制造效率。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于硅通孔及重布线路层的空间转换基体及其制备方法，用于解决现有技术中的空间转换基体尺度缩放的限制和制造成本高昂，制造周期长的问题，以满足下一代或几代晶圆和晶片电学测试的需求。
为实现上述目的及其他相关目的，本发明提供一种基于硅通孔及重布线路层的空间转换基体的制备方法，所述空间转换基体用于基体组装探针阵列以制造先进探针卡，所述探针卡用于连接晶圆与晶圆测试系统以完成硅晶圆和晶片的电学测试，所述制备方法包括：1)提供晶圆，在所述晶圆中形成具有金属填充的硅通孔；2)在所述晶圆上形成二氧化硅层，在所述二氧化硅层上形成重布电子线路层，在形成所述重布电子线路层的过程中于所述二氧化硅层中形成与所述硅通孔对应的开口，包括信号层和电源/接地层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面具有第一间距的第一电子连接，且所述第一电子连接填充所述开口以与所述硅通孔电连接，所述第二连接面具有第二间距的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距大于所述第一间距；3)于所述第二连接面的第二电子连接上形成金属凸点； 4)对所述晶圆进行切割以获得独立的空间转换片；5)通过所述金属凸点将所述空间转换片接合于插入电路板；6)于所述硅通孔上形成探针连接层，用于探针阵列的组装以完成探针卡的制备。
可选地，所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。
可选地，所述第一间距介于2微米～150微米之间，所述第二间距介于150微米～500微米之间。
可选地，步骤2)形成重布电子线路层包括：2-1)在所述二氧化硅层上形成光敏有机体绝缘层，并通过光刻工艺在所述光敏有机体绝缘层形成通孔；2-2)以所述光敏有机体绝缘层为掩膜刻蚀所述二氧化硅层，以在所述二氧化硅层中形成与所述硅通孔对应的开口；2-3)刻蚀所述光敏光敏有机体绝缘层以在所述光敏光敏有机体绝缘层中形成填充槽；2-4)在所述光敏有机体绝缘层上、所述填充槽及所述开口中形成种子层；2-5)通过电镀工艺在所述光敏有机体绝缘层上、所述填充槽及所述开口中形成金属层；2-6)去除所述二氧化硅层以上的所述金属层及种子层，以形成一层电子线路层；2-7)重复进行步骤2-1)～步骤2-6)，以形成具有多层电子线路层的重布电子线路层。
可选地，所述光敏有机体绝缘层包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述种子层包括钛铜合金，所述金属层包括铜。
可选地，步骤6)中，采用电镀工艺在所硅通孔上形成探针连接层，所述探针连接层包括镀镍层和镀金层，之后，探针阵列组装到镀金层以完成探针卡的制备。
可选地，基于同一晶圆制备的所述空间转换片均为相同结构的空间转换片。
可选地，步骤5)中，一个所述插入电路板接合一个所述空间转换片，或一个所述插入电路板同时接合多个相同结构的所述空间转换片。
可选地，基于同一晶圆制备的所述空间转换片包括多种不同结构的空间转换片，其中，所述多种不同结构的空间转换片通过混合光学掩膜制备。
可选地，步骤5)中，一个所述插入电路板同时接合多个不同结构的空间转换片。
可选地，所述插入电路板包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
本发明还提供一种基于硅通孔及重布线路层的空间转换基体，所述空间转换基体用于连接晶圆与晶圆测试系统，所述空间转换基体包括：具有硅通孔的基底，所述基底表面覆盖有二氧化硅层，所述二氧化硅层具有与所述硅通孔对应的开口；重布电子线路层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面具有第一间距的第一电子连接，所述第一电子连接填通过所述开口与所述硅通孔连接，所述第二连接面具有第二间距的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距大于所述第一间距，所述硅通孔上形成有探针连接层，所述第二连接面的第二电子连接上形成有金属凸点；插入电路板，通过所述金属凸点与所述重布电子线路层接合。
可选地，所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。
可选地，所述层间介质具有填充槽，所述填充槽底部与所述导电通孔连通，所述电子连接填充于所述填充槽及所述导电通孔内。
可选地，所述层间介质包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述电子连接包括铜。
可选地，所述第一间距介于2微米～150微米之间，所述第二间距介于150微米～500微米之间。
可选地，所述插入电路板包括第一面、第二面及之间的连接电路，所述第一面具有第二间距的第三电子连接，所述第二面具有第三间距的第四电子连接，所述第三电子连接与所述第四电子连接通过所述连接电路电连接，所述第三间距等于或大于所述第二间距。
可选地，所述第三间距介于300微米～1000微米之间。
可选地，所述探针连接层包括镀镍层和镀金层。
可选地，一个所述插入电路板接合一个所述空间转换片，或一个所述插入电路板同时接合多个相同结构的所述空间转换片。
可选地，一个所述插入电路板同时接合多个不同结构的空间转换片。
可选地，所述插入电路板包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
如上所述，本发明的基于硅通孔及重布线路层的空间转换基体及其制备方法，具有以下有益效果：
本发明克服了现有多层陶瓷空间转换基体(MLC)和多层有机聚积层(MLO)的空间转换基体自身难以克服的制造技术局限性，提供了与晶圆制造工艺兼容的基于硅晶圆制造工艺的多层空间转换基体(MLS)的先进结构和制造流程，可以同步不断缩小的晶圆和晶片微尺度电子连接，满足下一代高性能应用芯片、笔记本电脑和服务器芯片等晶圆和晶片电子测试的需求。同时本发明可以利用混合光学掩膜在同一片晶圆上面制造用于不同硅晶圆和晶片测试的空间转换片，为制造提供了灵活性，可以利用单个晶圆一次生成不同测试需求的空间转换片，极大的降低了制造成本和减小了制造周期。本发明填补了晶圆测试接口领域的技术缺口，可以制造出先进的探针卡，满足先进晶圆制造环节中电子测试的需求。
本发明基于硅通孔制备的空间转换基体，硅通孔具有较高的精度、机械强度及刚度，通过在硅通孔上制备探针阵列，一方面可以有效提高空间转换基体的电学精度，另一方面可以提高结构的稳定性和寿命，同时，可以使得探针在空间转换基体上进行多次装卸后，依然保持较高的稳定性，增加探针可重复装卸的次数，有利于节约成本。
附图说明
图1显示为多层陶瓷基体和多层有机聚积层经过层压和切割实现的空间转换基体的最小线宽/间距示意图。
图2a～图2b显示为本发明实施例的基于硅通孔及重布线路层的空间转换基体的制备方法步骤1)所呈现的结构示意图。
图3～图11显示为本发明实施例的基于硅通孔及重布线路层的空间转换基体的制备方法步骤2)所呈现的结构示意图。
图12显示为本发明实施例的基于硅通孔及重布线路层的空间转换基体的制备方法步骤 3)所呈现的结构示意图。
图13a～图14c显示为本发明实施例的基于硅通孔及重布线路层的空间转换基体的制备方法步骤4)所呈现的结构示意图。
图15a～图16显示为本发明实施例的基于硅通孔及重布线路层的空间转换基体的制备方法步骤5)所呈现的结构示意图。
图17a～图19b显示为本发明实施例的基于硅通孔及重布线路层的空间转换基体的制备方法步骤6)所呈现的结构示意图。
元件标号说明
101 晶圆
1011 硅通孔
102 二氧化硅层
1021 开口
103 光敏有机体绝缘层
104 通孔
105 种子层
106 填充槽
107 金属层
108 底部填充层
109 金属凸点
110 插入电路板
111 探针连接层
D1 第一间距
D2 第二间距
D3 第三间距
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
现有的多层陶瓷基体和多层有机聚积层均独立于晶圆制造后端工艺，因此都无法直接利用晶圆后端制造和基于晶圆的先进电子封装的先进制造工艺。为了克服上述提及的现有空间转换基体的缺点，包括尺度缩放的限制和制造成本高昂，制造周期长的缺点，本发明提出了基于硅通孔及重布线路层的空间转换基体的结构和制造方法，满足下一代高性能应用芯片，笔记本电脑和服务器芯片晶圆和晶片电子测试的需求。本发明利用先进的晶圆后端制造工艺或者晶圆级封装的先进制造工艺设计，制造和实现基于硅通孔及重布线路层的空间转换基体，实现跟晶圆制造技术同步的线宽和间距，如线宽/间距最小可缩减到2微米/2微米，并且随着硅晶圆制造技术的几步进一步缩小，从而同步不断缩放的晶圆和晶片微尺度电子连接，满足其测试需求，克服了现有MLO和MLC的空间转换基体自身难以克服的制造技术局限性。同时，依赖于晶圆制造重布电子线路层的制造工艺和流程，制造周期也可以缩短，从一层一周减少到1-2天一层，降低了制造成本和时间。因为是直接利用晶圆和晶片制造工艺制作空间转换基体，本发明可以称作为基于硅通孔及重布线路层的空间转换基体(multi-layer silicon, MLS)，但是不局限于硅基体，可以包括硅和玻璃。
如图2a～图19b所示，本实施例提供一种基于硅通孔及重布线路层的空间转换基体的制备方法，所述空间转换基体用于基体组装探针阵列以制造先进探针卡，所述探针卡用于连接晶圆与晶圆测试系统以完成硅晶圆和晶片的电学测试，所述制备方法包括：
如图2a～图2b所示，首先进行步骤1)，提供晶圆101，在所述晶圆中形成具有金属填充的硅通孔1011，所述硅通孔贯穿所述晶圆，且电性连接所述晶圆101的上下表面。
在本实施例中，所述晶圆101可以为硅晶圆，当然，也可以为如玻璃基底等。
作为示例，可以采用化学刻蚀的方法或者激光钻孔的方法在硅晶圆上生成通孔，并通过金属填充形成所述硅通孔1011，填充的金属可以为铜、钨等。
如图3～图11所示，然后进行步骤2)，在所述晶圆101上形成二氧化硅层102，在所述二氧化硅层102上形成重布电子线路层，在形成所述重布电子线路层的过程中于所述二氧化硅层102中形成与所述硅通孔1011对应的开口1021，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面具有第一间距D1的第一电子连接，且所述第一电子连接填充所述开口1021并与所述硅通孔1011电连接，所述第二连接面具有第二间距D2的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距D2大于所述第一间距D1。
具体地，步骤2)在所述晶圆101上形成重布电子线路层包括：
如图3～图5所示，其中，图2b显示为图2a中A-A’处的截面结构示意图，进行步骤2-1)，在所述晶圆101上形成二氧化硅层102，例如，可以通过等离子体增强化学气相沉积工艺(PECVD)形成所述二氧化硅层102，然后采用如旋涂工艺在所述二氧化硅层102上形成光敏有机体绝缘层103，并通过光刻工艺在所述光敏有机体绝缘层103形成通孔104，其中，所述通孔104的位置与所述硅通孔1011对应。
所述光敏有机体绝缘层103可以为光敏聚酰亚胺及光敏苯并环丁烯中的一种，通过光刻工艺在所述光敏有机体绝缘层103形成通孔104，可以有效提高通孔104的制作精度，也可以将通孔104的孔径及间距缩小至与晶圆101制造工艺同步。
如图6所示，然后进行步骤2-2)，以所述光敏有机体绝缘层103为掩膜刻蚀所述二氧化硅层102，以在所述二氧化硅层102中形成与所述硅通孔1011对应的开口1021，所述开口显露出所述硅通孔1011。
如图7所示，接着进行步骤2-3)，刻蚀所述光敏光敏有机体绝缘层以在所述光敏光敏有机体绝缘层中形成填充槽106，所述填充槽106的底部与所述开口1021连通，所述填充槽106 的宽度大于所述通孔104及开口1021的宽度，例如，所述填充槽106的宽度可以为所述通孔 104及开口1021的宽度的2倍～5倍，且并不限于此处所限定的宽度。
如图8所示，接着进行步骤2-4)，在所述光敏有机体绝缘层103上、所述填充槽106及所述开口1021中形成种子层105。
例如，可以采用金属溅射生成基于超薄钛铜合金(Ti/Cu)的种子层105。
如图9所示，接着进行步骤2-5)，通过电镀工艺在所述光敏有机体绝缘层103上、所述填充槽106级所述开口1021中形成金属层107。在本实施例中，所述金属层107可以选用为铜，所述金属层107至少填满所述所述填充槽106及所述开口1021，在本实施例中，所述金属层填充于所述填充槽106内，可以有效提高电子连接的机械强度及结构稳定性。
如图10所示，然后进行步骤2-6)，去除所述二氧化硅层102以上的所述金属层107及种子层105，以形成一层电子线路层，此时，所述填充槽106及所述开口1021内的金属层107，为第一电子连接。
例如，可以采用化学机械抛光工艺去除所述金属层107及所述种子层105，由此获得的第一电子连接的宽度和间距可达到2微米/2微米，远小于现有MLC和MLO技术能够达到的 15微米。
如图11所示，接着进行步骤2-7)，重复进行步骤2-1)～步骤2-6)，以形成具有多层电子线路层的重布电子线路层。
经过上述步骤后，所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质(如光敏有机体绝缘层103)及导电通孔104，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。作为示例，所述第一间距D1介于2微米～150微米之间，所述第二间距D2介于150微米～500微米之间。
本发明依托晶圆101制造设备和工艺或者晶圆101级封装的制造工艺，利用重布电子线路层的制造流程，在硅晶圆101上制造出多层微尺度电子连接，其中每一层包括绝缘层和导电层，这样把小间距的电子连接逐层放宽到大间距的电子连接，重复这样的重布电子线路层制造流程，经过两层或者多层的放大，可以把较小间距的电子连接放宽到300微米或更大间距的电子连接。
如图12所示，然后进行步骤2)，于所述第二连接面的第二电子连接上形成金属凸点109。
例如，可以在所述第二连接面的第二电子连接上利用晶圆101微连接工艺制造金属凸点 109，所述金属凸点109例如可以为铜柱，或者是铜柱加焊锡球，或者焊锡球。
如图13a～图14c所示，接着进行步骤3)，对所述晶圆101进行切割以获得独立的空间转换片。
本实施例制造的空间转换片通常很薄，厚度一般在100微米～300微米之间。
如图13a及图13b所示，其中，图13b为图13a中A-A’处的截面结构示意图，在一具体实施过程中，针对晶圆101上的每个空间转换片，其使用的光学掩膜相同，如此，基于同一晶圆101制备的所述空间转换片均为相同结构的空间转换片。
如图14a～图14c所示，其中，图14b为图14a中A-A’处的截面结构示意图，图14c为图 14a中B-B’处的截面结构示意图，在另一具体实施过程中，针对晶圆101上的每个空间转换片，其通过混合光学掩膜制备，基于同一晶圆101制备的所述空间转换片包括多种不同结构的空间转换片。本发明利用混合光学掩膜在同一片晶圆101上面制造用于不同硅晶圆和晶片测试的空间转换片，为制造提供了灵活性，可以利用单个晶圆101一次生成不同测试需求的空间转换片，极大的降低了制造成本和减小了制造周期。
如图15a～图16所示，接着进行步骤4)，通过所述金属凸点109将所述空间转换片接合于插入电路板110。
所述插入电路板110包括第一连接面、第二连接面及之间的连接电路，所述第一连接面具有第二间距D2的第三电子连接，所述第二连接面具有第三间距D3的第四电子连接，所述第三电子连接与所述第四电子连接通过所述连接电路电连接，所述第三间距D3等于或大于所述第二间距D2。所述第三间距D3介于300微米～1000微米之间。例如，所述插入电路板 110可以包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
具体地，将切割完成的空间转换片(其生成了多层电子线路层，将小间距的电子连接逐层放宽到大间距的电子连接)，利用回炉焊或者热压焊流程焊接到基于印刷电路板或者其它制造工艺的插入电路板110(Interposer)上。
如图15a所示，在一个具体实施过程中，一个所述插入电路板110可以接合一个所述空间转换片，或一个所述插入电路板110同时接合多个相同结构的所述空间转换片。
如图16所示，在另一具体实施过程中，一个所述插入电路板110可以同时接合多个不同结构的空间转换片，以实现多种功能。
如图15b所示，在本实施例中，还可以包括于所述金属凸点109与所述插入电路板110 之间形成底部填充层108的步骤，以加强结构强度和保护所述金属凸点109。
如图17a～图19b所示，其中，图17a及17b对应于上述图15，图18对应于上述图16，最后进行步骤6)，于所述硅通孔1011上形成探针连接层111，所述探针连接层111用于探针113阵列的组装以完成探针卡的制备。
具体地，采用电镀工艺在所述硅通孔1011上形成探针连接层111，所述探针连接层111 包括镀镍层和镀金层中的一种，所述探针连接层111可以是软金或者是硬金，为后续在空间转换基体上组装探针做准备。本实施例在机械强度及刚度较高的硅通孔1011上形成探针连接层111，可以有效提高空间转换基体的精度，同时，可以使得探针在多次装卸后，依然保持较高的稳定性，增加探针可重复装卸的次数，有利于节约成本。
制造完成的基于硅通孔及重布线路层的空间转换基体(MLS)经过电学和光学检测，测试合格后可以用于探针113的组装，如图19a及图19b所示，形成最终的探针卡，用于晶圆101 制造环节中晶圆和晶片的电学测试，这样组装完成的基于硅通孔及重布线路层的空间转换基体就可以用于下一步的探针组装和探针卡制造了。
经过上述工艺步骤，制造了出基于硅通孔及重布线路层的空间转换基体的结构。后续基于硅通孔及重布线路层的空间转换基体可以通过回炉焊流程或者阵列式可压缩测针将其组装到最终装载到测试机上的印刷电路板上。其中，采用回炉焊流程可以有效降低成本。而采用阵列式可压缩测针的组装方式，可以进行多次装卸，维护简单且维护费用较低。
如图17a～图18所示，本实施例还提供一种基于硅通孔及重布线路层的空间转换基体，所述空间转换基体用于连接晶圆与晶圆测试系统，所述空间转换基体包括：具有硅通孔1011 的基底101，所述基底101表面覆盖有二氧化硅层102，所述二氧化硅层102具有与所述硅通孔1011对应的开口1020；重布电子线路层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述布线层结构包括信号层和电源/接地层，所述第一连接面具有第一间距D1的第一电子连接，所述第一电子连接通过所述开口1021与所述硅通孔 1011连接，所述第二连接面具有第二间距D2的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距D2大于所述第一间距D1，所述硅通孔上形成有探针连接层111，所述第二连接面的第二电子连接上形成有金属凸点109；插入电路板110，通过所述金属凸点109与所述重布电子线路层接合。
所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔104，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。所述层间介质具有填充槽106，所述填充槽106底部与所述导电通孔连通，所述电子连接填充于所述填充槽及所述导电通孔内，所述金属层填充于所述填充槽106内，可以有效提高电子连接的机械强度及结构稳定性。其中，所述层间介质包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述电子连接包括铜。
所述插入电路板110包括第一面、第二面及之间的连接电路，所述第一面具有第二间距 D2的第三电子连接，所述第二面具有第三间距D3的第四电子连接，所述第三电子连接与所述第四电子连接通过所述连接电路电连接，所述第三间距D3等于或大于所述第二间距D2。
作为示例，所述第一间距D1介于2微米～150微米之间，所述第二间距D2介于150微米～500微米之间。述第三间距D3介于300微米～1000微米之间。
所述探针连接层111包括镀镍层和镀金层。
所述插入电路板110可以包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
如图17a所示，一个所述插入电路板110可以接合一个所述空间转换片，或一个所述插入电路板110同时接合多个相同结构的所述空间转换片。如图19b所示，所述金属凸点109 与所述插入电路板110之间还可以形成有底部填充层108，所述底部填充层108可以加强结构强度和保护所述金属凸点109。
如图18所示，一个所述插入电路板110也可以同时接合多个不同结构的空间转换片，以实现多种功能。
如图19a及图19b所示，所述探针连接层111上形成有探针113阵列，以形成完整的探针卡，所述探针卡可以用于连接晶圆与晶圆测试系统以完成硅晶圆和晶片的电学测试。
如上所述，本发明的基于硅通孔及重布线路层的空间转换基体及其制备方法，具有以下有益效果：
本发明克服了现有多层陶瓷空间转换基体(MLC)和多层有机聚积层(MLO)的空间转换基体自身难以克服的制造技术局限性，提供了与晶圆制造工艺兼容的空间转换基体(MLS)的先进结构和制造流程，可以同步不断缩小的晶圆和晶片微尺度电子连接，满足下一代高性能应用芯片、笔记本电脑和服务器芯片等晶圆和晶片电子测试的需求。同时本发明可以利用混合光学掩膜在同一片晶圆上面制造用于不同硅晶圆和晶片测试的空间转换片，为制造提供了灵活性，可以利用单个晶圆一次生成不同测试需求的空间转换片，极大的降低了制造成本和减小了制造周期。本发明填补了晶圆测试接口领域的技术缺口，可以制造出先进的探针卡，满足先进晶圆制造环节中电子测试的需求。
本发明基于硅通孔制备的空间转换基体，硅通孔具有较高的精度、机械强度及刚度，通过在硅通孔上制备探针阵列，一方面可以有效提高空间转换基体的电学精度，另一方面可以提高结构的稳定性和寿命，同时，可以使得探针在空间转换基体上进行多次装卸后，依然保持较高的稳定性，增加探针可重复装卸的次数，有利于节约成本。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (22)

1.一种基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于，所述空间转换基体用于基体组装探针阵列以制造先进探针卡，所述探针卡用于连接晶圆与晶圆测试系统以完成硅晶圆和晶片的电学测试，所述制备方法包括：
1)提供晶圆，在所述晶圆中形成具有金属填充的硅通孔；
2)在所述晶圆上形成二氧化硅层，在所述二氧化硅层上形成重布电子线路层，在形成所述重布电子线路层的过程中于所述二氧化硅层中形成与所述硅通孔对应的开口，包括信号层和电源/接地层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面具有第一间距的第一电子连接，且所述第一电子连接填充所述开口并与所述硅通孔电连接，所述第二连接面具有第二间距的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距大于所述第一间距；
3)于所述第二连接面的第二电子连接上形成金属凸点；
4)对所述晶圆进行切割以获得独立的空间转换片；
5)通过所述金属凸点将所述空间转换片接合于插入电路板；
6)于所述硅通孔上形成探针连接层，用于探针阵列的组装以完成探针卡的制备。
2.根据权利要求1所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。
3.根据权利要求1所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：所述第一间距介于2微米～150微米之间，所述第二间距介于150微米～500微米之间。
4.根据权利要求1所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：步骤2)形成重布电子线路层包括：
2-1)在所述二氧化硅层上形成光敏有机体绝缘层，并通过光刻工艺在所述光敏有机体绝缘层形成通孔；
2-2)以所述光敏有机体绝缘层为掩膜刻蚀所述二氧化硅层，以在所述二氧化硅层中形成与所述硅通孔对应的开口；
2-3)刻蚀所述光敏光敏有机体绝缘层以在所述光敏光敏有机体绝缘层中形成填充槽；
2-4)在所述光敏有机体绝缘层上、所述填充槽及所述开口中形成种子层；
2-5)通过电镀工艺在所述光敏有机体绝缘层上、所述填充槽及所述开口中形成金属层；
2-6)去除所述二氧化硅层以上的所述金属层及种子层，以形成一层电子线路层；
2-7)重复进行步骤2-1)～步骤2-6)，以形成具有多层电子线路层的重布电子线路层。
5.根据权利要求5所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：所述光敏有机体绝缘层包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述种子层包括钛铜合金，所述金属层包括铜。
6.根据权利要求1所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：步骤6)中，采用电镀工艺在所硅通孔上形成探针连接层，所述探针连接层包括镀镍层和镀金层，之后，探针阵列组装到镀金层以完成探针卡的制备。
7.根据权利要求1所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：基于同一晶圆制备的所述空间转换片均为相同结构的空间转换片。
8.根据权利要求7所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：步骤5)中，一个所述插入电路板接合一个所述空间转换片，或一个所述插入电路板同时接合多个相同结构的所述空间转换片。
9.根据权利要求1所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：基于同一晶圆制备的所述空间转换片包括多种不同结构的空间转换片，其中，所述多种不同结构的空间转换片通过混合光学掩膜制备。
10.根据权利要求9所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：步骤5)中，一个所述插入电路板同时接合多个不同结构的空间转换片。
11.根据权利要求9所述的基于硅通孔及重布线路层的空间转换基体的制备方法，其特征在于：所述插入电路板包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
12.一种基于硅通孔及重布线路层的空间转换基体，其特征在于，所述空间转换基体用于连接晶圆与晶圆测试系统，所述空间转换基体包括：
具有硅通孔的基底，所述基底表面覆盖有二氧化硅层，所述二氧化硅层具有与所述硅通孔对应的开口；
重布电子线路层，所述重布电子线路层包括相对的第一连接面及第二连接面及其之间的布线层结构，所述第一连接面具有第一间距的第一电子连接，所述第一电子连接填通过所述开口与所述硅通孔连接，所述第二连接面具有第二间距的第二电子连接，所述第一电子连接通过所述布线层结构与所述第二电子连接电连接，且所述第二间距大于所述第一间距，所述硅通孔上形成有探针连接层，所述第二连接面的第二电子连接上形成有金属凸点；插入电路板，通过所述金属凸点与所述重布电子线路层接合。
13.根据权利要求12所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：所述布线层结构包括多层电子线路层，每层所述电子线路层包括电子连接、层间介质及导电通孔，且多层所述电子线路层的电子连接的间距自所述第一连接面至所述第二连接面逐层增大。
14.根据权利要求13所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：所述层间介质具有填充槽，所述填充槽底部与所述导电通孔连通，所述电子连接填充于所述填充槽及所述导电通孔内。
15.根据权利要求13所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：所述层间介质包括光敏聚酰亚胺及光敏苯并环丁烯中的一种，所述电子连接包括铜。
16.根据权利要求12所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：所述第一间距介于2微米～150微米之间，所述第二间距介于150微米～500微米之间。
17.根据权利要求12所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：所述插入电路板包括第一面、第二面及之间的连接电路，所述第一面具有第二间距的第三电子连接，所述第二面具有第三间距的第四电子连接，所述第三电子连接与所述第四电子连接通过所述连接电路电连接，所述第三间距等于或大于所述第二间距。
18.根据权利要求17所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：所述第三间距介于300微米～1000微米之间。
19.根据权利要求12所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：所述探针连接层包括镀镍层和镀金层。
20.根据权利要求12所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：一个所述插入电路板接合一个所述空间转换片，或一个所述插入电路板同时接合多个相同结构的所述空间转换片。
21.根据权利要求12所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：一个所述插入电路板同时接合多个不同结构的空间转换片。
22.根据权利要求12所述的基于硅通孔及重布线路层的空间转换基体，其特征在于：所述插入电路板包含多层电子绕线以及相应的镀金属钻孔结构，所述多层电子绕线中包括信号层和电源/接地层。
CN202010825678.9A 2020-08-17 2020-08-17 基于硅通孔及重布线路层的空间转换基体及制备方法 Pending CN112289775A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010825678.9A CN112289775A (zh) 2020-08-17 2020-08-17 基于硅通孔及重布线路层的空间转换基体及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010825678.9A CN112289775A (zh) 2020-08-17 2020-08-17 基于硅通孔及重布线路层的空间转换基体及制备方法

Publications (1)

Publication Number Publication Date
CN112289775A true CN112289775A (zh) 2021-01-29

Family

ID=74420267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010825678.9A Pending CN112289775A (zh) 2020-08-17 2020-08-17 基于硅通孔及重布线路层的空间转换基体及制备方法

Country Status (1)

Country Link
CN (1) CN112289775A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792528B (zh) * 2021-08-31 2023-02-11 旺矽科技股份有限公司 探針卡及其晶圓測試組件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273591A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
US20050239281A1 (en) * 2004-04-21 2005-10-27 Goodner Michael D Photosensitive dielectric layer
KR20100060973A (ko) * 2008-11-28 2010-06-07 윌테크놀러지(주) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
US20190393150A1 (en) * 2018-06-25 2019-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273591A (ja) * 2003-03-06 2004-09-30 Seiko Epson Corp 半導体装置及びその製造方法
US20050239281A1 (en) * 2004-04-21 2005-10-27 Goodner Michael D Photosensitive dielectric layer
KR20100060973A (ko) * 2008-11-28 2010-06-07 윌테크놀러지(주) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
US20190393150A1 (en) * 2018-06-25 2019-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792528B (zh) * 2021-08-31 2023-02-11 旺矽科技股份有限公司 探針卡及其晶圓測試組件

Similar Documents

Publication Publication Date Title
US12094853B2 (en) Semiconductor chip with redundant thru-silicon-vias
US9167694B2 (en) Ultra-thin interposer assemblies with through vias
JP4340517B2 (ja) 半導体装置及びその製造方法
US7683459B2 (en) Bonding method for through-silicon-via based 3D wafer stacking
US6867501B2 (en) Semiconductor device and method for manufacturing same
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
US20180045885A1 (en) Method of manufacturing semiconductor devices, corresponding device and circuit
KR101732471B1 (ko) 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법
JP2013538460A5 (zh)
WO2021018014A1 (zh) 一种基于tsv的多芯片的封装结构及其制备方法
WO2009146587A1 (en) Bongding method for through-silicon-via based 3d wafer stacking
CN115411013A (zh) 芯片封装结构、芯片封装装置及芯片封装方法
CN112289775A (zh) 基于硅通孔及重布线路层的空间转换基体及制备方法
CN112002685A (zh) 基于硅基工艺及重布线路层的空间转换基体及制备方法
JP2003142647A (ja) 半導体装置
CN112002684A (zh) 基于重布线路层的空间转换基体及其制备方法
CN210073829U (zh) 用于超高密度芯片FOSiP封装的结构
TW200939442A (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
WO2022261806A1 (zh) 芯片堆叠结构以及制作方法、晶圆堆叠结构、电子设备
US12015003B2 (en) High density interconnection and wiring layers, package structures, and integration methods
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
US20230213555A1 (en) Testing substrate and manufacturing method thereof and probe card
US9730329B2 (en) Active chip package substrate and method for preparing the same
JP2024535997A (ja) 電子基板スタッキング
JP2024132987A (ja) 有機インターポーザー構造及びその作製方法並びにパッケージング構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20210129

Assignee: Nanjing xinjuqun integrated circuit testing Co.,Ltd.

Assignor: Beijing lanzhixin Technology Center (L.P.)

Contract record no.: X2021980013396

Denomination of invention: Space conversion substrate based on silicon through hole and redistribution circuit layer and its preparation method

License type: Common License

Record date: 20211126

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221202

Address after: Room 301-108, Block B, R&D Building, No. 2, Lijing Road, Jiangbei New District, Nanjing, Jiangsu 210031

Applicant after: Nanjing xinjuqun integrated circuit testing Co.,Ltd.

Address before: 101599 room 402-1744, Shicheng Town Government office building, Miyun District, Beijing

Applicant before: Beijing lanzhixin Technology Center (L.P.)

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210129