KR101732471B1 - 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법 - Google Patents

다층 복합 전자 구조체 및 그 일면을 종결시키는 방법 Download PDF

Info

Publication number
KR101732471B1
KR101732471B1 KR1020140129878A KR20140129878A KR101732471B1 KR 101732471 B1 KR101732471 B1 KR 101732471B1 KR 1020140129878 A KR1020140129878 A KR 1020140129878A KR 20140129878 A KR20140129878 A KR 20140129878A KR 101732471 B1 KR101732471 B1 KR 101732471B1
Authority
KR
South Korea
Prior art keywords
copper
layer
dielectric
posts
outer layer
Prior art date
Application number
KR1020140129878A
Other languages
English (en)
Other versions
KR20150088704A (ko
Inventor
디러 허위츠
후앙 알렉스
Original Assignee
주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 filed Critical 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드
Publication of KR20150088704A publication Critical patent/KR20150088704A/ko
Application granted granted Critical
Publication of KR101732471B1 publication Critical patent/KR101732471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

X-Y 평면으로 연장되는 피처층들을 포함하는 다층 복합 전자 구조체로서, 각각의 인접한 한 쌍의 피처층들은 내부 비아층에 의해 분리되고, 상기 비아층은 상기 X-Y 평면에 수직한 Z 방향으로 인접한 피처층들과 연결되는 비아 포스트들을 포함하며, 상기 비아 포스트들은 내부층 유전체에 실장되고, 상기 다층 복합 구조체는 유전체 외부층에 단지 부분적으로 실장되는 적어도 하나의 구리 포스트를 포함하는 적어도 하나의 종결들의 외부층을 추가로 포함하여, 적어도 하나의 구리 포스트의 부분이 상기 유전체 외부층의 표면을 넘어 돌출되는 것을 특징으로 한다.

Description

다층 복합 전자 구조체 및 그 일면을 종결시키는 방법 {MULTILAYER COMPOSITE ELECTRONIC STRUCTURE AND METHOD OF TERMINATING A SIDE OF THE SAME}
본 발명은 내부 연결 구조를 종결하고 칩과 기판을 연결시키는 것에 관한 것이다.
본 발명은 2013년 6월 7일 출원된, 발명의 명칭이 "칩과 기판 사이의 새로운 종결 및 연결(Novel Terminations and Couplings Between Chips and Substrates)"인 미국출원번호 13/912,652과, 2014년 1월 8일 출원된, 발명의 명칭이 "초미세 피치 플립 칩 범프를 갖는 기판(Substrates With Ultra Fine Pitch Flip Chip Bumps)인 미국출원번호 14/150,683를 우선권 출원으로서 그 이익을 청구한다. 미국출원번호 13/912,652 및 14/150,683의 전체 내용은 여기에 참고문헌으로서 첨부된다.
더욱 복잡한 전자 부품, 가전 제품의 소형화에 대한 더 큰 수요가 발생함에 따라 컴퓨터 및 통신 장치가 고 집적화되고 있다. 이는 유전체에 의해 서로 전기적으로 절연되는 고밀도의 다수 도전층 및 비아(via)를 갖는 IC 기판 및 IC 인터포저(interposer)와 같은 지지 구조체에 대한 니즈가 발생하고 있다.
이러한 지지 구조체에 대한 일반적인 요구사항은 신뢰성 및 적절한 전기적 성능, 얇기, 강성, 평면성, 우수한 방열 및 가격경쟁력이다.
이러한 요구사항을 달성하기 위한 다양한 접근 중에서, 층간에서 내부연결 비아를 생성하는 널리 실행되는 하나의 제조기술은 레이저를 사용하여 이후에 놓여지는 유전 기판을 통해 가장 최신의 금속층을 통과하는 홀을 뚫으며, 금속층은 이후 플레이팅(plating) 기술에 의해 용착되는 일반적으로 구리와 같은 금속에 의해 채워진다. 이러한 접근은 비아를 생성하는 것으로 때로는 '드릴 & 필(drill & fill)'로 언급되고, 거기서 생성된 비아는 '드릴드 & 필드 비아(drilled & filled vias)'로 언급된다.
이러한 드릴드 & 필드 비아(drilled & filled via) 접근법은 많은 단점을 가지고 있다. 각 비아는 분리되어 뚫어져야 하므로, 처리량 비율은 한계를 갖고, 정교한 다중 비아 IC 기판 및 인터포저를 제조하는 비용은 매우 높아진다. 큰 규모의 어레이에서 드릴 & 필 방법에 의해 서로 매우 근접한 다른 크기와 모양을 갖는 높은 밀도의 높은 품질 비아를 만드는 것은 어렵다. 더욱이, 레이저로 뚫어진 비아는 유전체의 두께를 통해 거친 측벽과 테이퍼 형태의 내부를 갖는다. 이러한 테이퍼링(tapering)은 비아의 유효한 직경을 감소시킨다. 이 또한 극소의 비아 직경에서 특히 이전의 도전 금속층에 대한 전기적인 접촉에 나쁜 영향을 미치고, 결국 신뢰성 이슈를 야기시킨다. 추가적으로, 측벽은 뚫어진 유전체가 고분자 매트릭스 내의 유리 또는 세라믹 섬유를 포함하는 복합재료로서 특히 거칠며, 이러한 거칠기는 표유 인덕턴스(stray inductance)를 만들 수 있다.
뚫어진 비아 홀을 채우는 프로세스는 보통 구리 전기도금에 의해 이루어진다. 뚫어진 홀에 대한 전기도금은 작은 구멍(crater)이 비아의 끝단에 나타나는 딤플링(dimpling)을 야기시킬 수 있다. 선택적으로, 비아 채널이 그것이 수용할 수 있는 것보다 더 많은 구리로 채워지고, 주위 재료 위로 돌출되는 돔 형태의 상부면은 생성되는 오버필(overfill)이 결과적으로 생길 수 있다. 고밀도 기판 및 인터포저를 제조할 때 요구되는 것과 같이, 다음 스태킹(stacking) 비아가 서로의 끝단 중 하나인 경우 딤플링 및 오버필은 문제점을 만드는 경향이 있다. 더욱이, 큰 비아 채널을 균일하게 채우는 것은 어려운 것으로 생각되고, 특히 인터포저 또는 IC 기판 설계에서 동일한 내부연결층 내의 더 작은 비아에 근접한 경우에 그렇다.
받아들일 수 있는 크기 및 신뢰성의 범위는 시간 초과를 개선시킨다. 그럼에도 불구하고, 상기한 단점은 드릴 & 필 기술에 내재되어 있고, 가능한 비아 크기의 범위를 제한하는 것으로 예상된다. 추가로 언급하자면 레이저 드릴링은 둥근 비아 채널을 생성하는데 최적이다. 슬롯 형태의 비아 채널이 이론적으로 레이저 밀링에 의해 제조될 수 있지만, 실제로 제조될 수 있는 기하학적 구조의 범위는 다소 제한될 수 있으며 주어진 지지 구조체 내의 비아는 통상 실린더 모양이고 실질적으로도 동일하다.
드릴 & 필에 의한 비아의 제조는 비싸고, 이에 의해 생성된 비아 채널을 상대적으로 저렴한 전기도금 프로세스를 사용하여 구리로 균일하고 일관되게 채우는 것은 어렵다.
복합 유전체 내의 레이저로 뚫어진 비아는 실제로 60×10-6 미터로 제한되고, 심지어 연결된 어블레이션(ablation) 공정 결과에 따라서 뚫어진 복합재의 성질에 의한 거친 측벽뿐만 아니라 유의미한 테이퍼링 모양 때문에도 애로점이 생긴다.
상기에서 언급한 레이저 드릴링의 여러 한계점에 추가로, 다른 사이즈를 갖는 비아 채널이 뚫어지고 그 다음 다른 사이즈의 비아를 제조하기 위해 금속으로 채워지는 경우, 비아 채널은 다른 비율로 채워지기 때문에, 동일층에서 다른 반경의 비아를 생성하는 것은 어렵다는 점에서 드릴 & 필 기술은 추가적인 한계를 갖는다. 결과적으로, 다른 사이즈의 비아에 대한 증착 기술을 동시에 최적화하는 것은 불가능하기 때문에, 드릴 & 필 기술로 특징되는 딤플링 또는 오버필의 전형적인 문제점은 골칫거리가 되고 있다.
드릴 & 필 접근의 많은 단점들을 극복하기 위한 선택적인 해법은 다르게는 '패턴 도금(pattern plating)'으로 알려진 기술을 사용하여, 포토-레지스트에 의해 생성된 패턴으로 구리 또는 다른 금속을 증착함으로써 비아를 제조하는 것이다.
패턴 도금에서, 시드층이 먼저 증착된다. 그리고, 포토-레지스트 층은 그 상부에 증착되고 그 다음 패턴을 생성하기 위해 노출되고, 선택적으로 시드층을 노출시키는 트렌치를 만들기 위해 제거된다. 비아 포스트(via post)는 구리를 포토-레지스트 트렌치 내부에 증착함으로써 생성된다. 그 다음 나머지 포토-레지스트는 제거되고, 시드층은 에칭되어 떨어져 나가고, 통상적으로 고분자로 침지된 유리 섬유 물질인 유전체는 비아 포스트를 감싸기 위해 그 위에 및 그 주위에 적층된다. 그 다음 다양한 기술 및 공정이 유전체를 평탄화하기 위해 사용될 수 있고, 상부에 그 다음 금속층을 만들기 위해서, 도전 연결이 거기서 그라운드 되게 비아 포스트의 끝단을 노출하여 일부를 제거한다. 금속 도전체 및 비아 포스트로 이루어진 다음 층은 바람직한 다층 구조체를 만드는 공정을 되풀이함으로써 그 상부에 층착될 수 있다.
이하에서는 '패널 도금(panel plating)'으로 알려진 선택적이나 근접하게 관련되어 있는 기술에 있어서, 금속 또는 합금의 연속층은 기판상에 증착된다. 포토-레지스트 층은 기판의 끝단 상에 증착되고 패턴은 거기서 현상된다. 현상된 포토-레지스트의 패턴은 나타나고, 선택적으로 다음에 에칭되어 떨어질 수 있는 그 아래의 금속은 노출된다. 현상되지 않은 포토-레지스트는 하부 금속이 에칭되어 떨어지는 것으로부터 보호하고, 독립된(upstanding) 피처 및 비아의 패턴을 남긴다.
현상되지 않은 포토-레지스트가 나타난 이후에, 고분자로 침지된 유리 섬유 물질과 같은 유전체는 독립된 구리 피처 및/또는 비아 포스트 주변 및 위로 적층될 수 있다. 평탄화 이후에, 금속 도전체 및 비아 포스트의 다음 층은 바람직한 다층 구조체를 만드는 공정을 되풀이함으로써 그 상부에 증착될 수 있다.
상기에서 설명한 패턴 도금 또는 패널 도금 방법에 의해 생성된 비아층은 구리 '비아 포스트(via posts)' 및 피처층으로 일반적으로 알려져 있다.
마이크로 전자 발전의 일반적 믿음은 높은 신뢰도를 갖는 더 작고, 더 얇고, 더 가볍고, 더 파워 있는 제품을 제조하는 것이라 생각한다. 두꺼운, 중심 내부 연결의 사용은 초박형 제품을 얻지 못하게 한다. 내부연결 IC 기판 또는 '인터포저'에서 더 높은 밀도의 구조를 생성하기 위해, 더 작은 연결을 갖는 더 많은 층들이 필요하다. 실제로, 때때로 부품을 쌓는 것이 바람직하다.
도금된, 적층 구조가 구리 또는 다른 적절한 희생 기판상에 증착되는 경우, 기판은 자유롭게 나타나고, 중심없는 박판(coreless laminar) 구조를 남기면서 에칭될 수 있다. 추가 층들은 희생 기판에 미리 부착된 면상에서 증착될 수 있고, 이에 의해 뒤틀림을 최소화하고 평탄함을 얻는데 기여하는 2개의 면이 만들어지게 할 수 있다.
고밀도 내부연결을 제조하는 하나의 유연성 있는 기술은 유전 매트릭스에서의 다양한 기하학적 모양과 형태를 갖는 금속 비아 또는 비아 포스트 피처로 이루어진 패턴 또는 패널 도금 다층 구조체를 만들 수 있다. 금속은 구리일 수 있으며 유전체는 섬유 보강 고분자, 일반적으로 예컨대 폴리이미드와 같이 높은 유리 전이 온도(Tg: glass transition temperature)를 갖는 고분자이다. 이러한 내부연결은 중심이 있거나 또는 중심이 없을 수 있고, 부품을 쌓는 공동(cavity)를 포함할 수 있다. 이들은 홀수 또는 짝수 층을 가질 수 있고 비아는 원형 모양이 아닐 수 있다. 가능한 기술은 Amitec-Advanced Multilayer Interconnect Technologies Ltd 사의 선행특허에 설명되어 있다.
예컨대, 발명의 명칭 "Advanced multilayer coreless support structures and method for their fabrication", Hurwitz외, US 7,682,972는, 우수한 전자 지지 구조체의 구성에서 전구체로써 이용하기 위한 유전체 내에 비아 어레이를 포함하는 프리 스탠딩(free standing) 멤브레인을 제조하기 위한 방법을 설명한다. 이 방법은 희생 캐리어로 둘러싸인 유전체에 도전성 비아의 멤브레인을 제조하는 단계와, 프리 스탠딩 적층 어레이를 형성하기 위해 희생 캐리어로부터 멤브레인을 제거하는 단계를 포함한다. 이러한 프리 스탠딩 멤브레인에 기초한 전자 기판은 적층 어레이를 얇게 하고 평탄화하며, 이후 비아들을 마감하는 것에 의해 형성될 수 있다. 이 문헌은 여기에 전체로서 첨부된다.
발명의 명칭 "Coreless cavity substrates for chip packaging and their fabrication", Hurwitz외, US 7,669,320은, 제2 IC 다이와 직렬로 연결된 제1 IC 다이를 지지하는 IC 지지체를 제조하는 방법에 관한 것으로서, 상기 IC 지지체는 절연된 주변을 갖는 구리 피처 및 비아의 교차층들의 스택을 포함하고, 상기 제1 IC 다이는 상기 IC 지지체 상에 접착되고, 상기 제2 IC 다이는 상기 IC 지지체 내부의 공동 내에 접착되며, 상기 공동은 구리 베이스를 에칭하여 선택적으로 설치된 구리를 에칭하여 형성되는 것으로 설명된다. 이 문헌은 여기에 전체로서 첨부된다.
발명의 명칭 "Integrated circuit support structures and their fabrication" Hurwitz외, US 7,635,641은, 전자 기판 제조 방법에 관한 것으로서, (A) 제1 기부층을 선택하는 단계와, (B) 상기 제1 기부층 상에 제1 에칭액 저항 배리어층을 침착시키는 단계와, (C) 교호식 도전층 및 절연층의 제1 하프 스택을 빌드업시키는 단계로서, 상기 도전층은 절연층을 통해 비아에 의해 내부연결되는, 단계와, (D) 상기 제1 하프 스택 상에 제2 기부층을 도포하는 단계와, (E) 상기 제2 기부층에 포토레지스트의 보호 코팅을 도포하는 단계와, (F) 상기 제1 기부층을 에칭 제거하는 단계와, (G) 상기 포토레지스트의 보호 코팅을 제거하는 단계와, (H) 상기 제1 에칭액 저항 배리어층을 제거하는 단계와, (I) 교호식 도전층 및 절연층의 제2 하프 스택을 빌드업시키는 단계로서, 상기 도전층은 절연층을 통해 비아에 의해 내부연결되며 제2 하프 스택은 제1 하프 스택과 사실상 대칭식으로 레이업된, 단계와, (J) 상기 교호식 도전층 및 절연층의 제2 하프 스택 상에 절연층을 도포하는 단계와, (K) 상기 제2 기부층을 제거하는 단계와, (L) 스택의 외부면 상의 비아 단부를 노출시켜 종결부를 도포하는 단계를 포함하는 것으로 설명된다. 이 문헌은 여기에 전체로서 첨부된다.
US 7,682,972, US 7,669,320, 및 US 7,635,641에서 설명된 비아 포스트 기술은 그 자체가 동시에 전기도금되는 매우 많은 수의 비아를 갖는 대량 생산에 기여한다. 상기에서 언급한 바와 같이, 현재의 드릴 & 필 비아는 대략 60 마이크론의 유효한 최소 직경을 갖는다. 대조적으로, 포토레지스트 및 전기도금을 사용하는 비아 포스트 기술은 더 높은 밀도의 비아가 얻어지게 할 수 있다. 30 마이크론 직경 크기의 비아 직경은 가능하고, 다양한 비아 기하 구조와 모양은 동일한 층 내에서 함께 제조될 수 있다.
추가하여, 드릴 & 필 기술 및 비아 포스트 증착 모두는 비아 및 피처의 추가적인 소형화 및 더 높은 밀도를 갖는 기판의 제조를 가능하게 할 것이다. 그럼에도 불구하고, 비아 포스트 기술에서의 발전은 경쟁적 우위를 유지하게 할 것이다.
기판은 칩들이 다른 부품과의 인터페이스를 가능하게 한다. 칩은 칩과 기판 사이에 전자적인 통신을 가능하게 하는 신뢰할 수 있는 전자적인 연결을 제공하는 방식으로 기판에 접착된다.
기판을 칩에 내부연결하는데 사용되는 고밀도 선도 기술 중에서 팁 상의 솔더 또는 납 없는(lead free) 솔더를 갖는 솔더 범프, 납 없는 솔더 범프, 또는 구리 범프는 칩 종결 패드 상에서 성장하고, 칩은 이후에 기판의 정상면 상의 패드와 범프를 내부연결하기 위해 플립 오버되는 "플립 칩 기술" 이 잘 확립되어 있다. 칩 범프 및 피치가 더 조밀하면, 발전된 기판은 종종 칩 범프의 내부연결을 지원하기 위해 그 자체에 범프를 구비한다. 기판 패드상의 이러한 범프는 "솔더온패드(SoP : Solder on Pad)" 범프로 또한 알려져 있고, 일반적으로 (납-주석) 솔더 또는 납 없는 솔더로 이루어진다. SoP 범프는 일반적으로 리플로우(reflow)가 뒤따르는 스텐실 인쇄에 의하거나 또는 리플로우가 뒤따르는 전기도금 프로세스에 의해 기판 종결 패드에 적용된다. 이러한 범프는 다이면으로부터 범프의 배치를 도울 수 있는 범프 상의 정상 평탄면을 생성하기 위해 열과 압력을 가함으로써 일반적으로 압인(coined)된다.
140㎛에서 150㎛까지의 기판상의 최저 범프 어레이 피치는 많은 적용에서 솔더 범프에 대해 현재 사용되고 있고, 14㎚ 노드 실리콘의 도입에 상응하는 50㎛에서 60㎛까지의 피치가 필요한 것으로 예상되고 있다.
칩과 기판 상의 범프에 사용되는 가장 인기가 좋은 납 없는 솔더 구성은 SAC 합금(주석-은-구리)이다. 그러나 다양한 다른 구성들도 때때로 사용된다. 가면 갈수록, 기계적이고 물리적인 성질을 변형하고, 알파 입자 방사선 수치(alpha particle radiation count)를 최소화하기 위해 회사는 합금 내에 적은 양의 다른 요소를 가지고 있고 추가 한 등급의 순도를 갖는 이들 합금의 다양한 변형을 선택한다.
어느 때보다도 더욱 타이트한 피치의 기판상에 솔더 범프를 생성하는 것은 스텐실 인쇄 또는 솔더 볼 드롭(drop)의 현재 방법이 더욱 미세한 피치들에서 인근 연결들 사이에서 쇼트의 위험을 극복하기 위해 더욱더 정확하고 더욱 많은 비용을 필요로 한다는 점에서 까다롭다.
2013년 6월 7일 출원된 동시계속출원 13/912,652는 X-Y 평면으로 연장되는 적어도 한 쌍의 피처층들을 포함하는 다층 복합 전자 구조체로서, 각각의 인접한 한 쌍의 피처층들은 내부 비아층에 의해 분리되고, 상기 비아층은 상기 X-Y 평면에 수직한 Z 방향으로 인접한 피처층들과 연결되는 비아 포스트들을 포함하며, 상기 비아 포스트들은 내부층 유전체에 실장되고, 상기 다층 복합 구조체는, 외부 유전체 재료 내에 실장되는 비아 필러들의 외부층으로 이루어지고 상기 비아 필러들의 외부층의 끝단들을 노출하기 위해 얇게 되는 종결들을 추가로 포함하는 것을 개시한다.
US 13/912,652는 유전체 내에 실장되고 이후에 얇아져서 구리 비아 포스트들의 끝단들이 유전체 표면과 같은 높이가 되는 구리 비아 포스트들을 교시한다. 일반적으로, 외부 유전체 재료 내에 실장된 노출 끝단을 갖는 비아 필러의 얇아진 외부층은 3마이크론 미만의 거칠기로 평탄하고, 비아 필러의 노출 외부층은 플립칩 범프와 내부연결될 수 있다. 실장되고 유전체와 같은 높이인 비아 필러의 끝단은 리플로우를 통한 납땜가능한 금속에 의해 또는 Z-도전 비등방성 접착 재료에 의해 플립칩 범프와 연결될 수 있다.
솔더 범프와 구리 비아 포스트 사이의 접촉 영역은 구리 비아 포스트의 단면 영역으로 한정될 것이다. 모든 접촉은 단일 평면이다. 이는 접촉 단절과 전기적 개방 실패에 관한 임의의 민감성을 만든다.
2004년 1월 8일 출원된 US 14/150,683는 다른 접근을 설명한다. 지금 X-Y 평면으로 연장되는 피처층들을 포함하는 다층 복합 전자 구조체가 다시 설명된다. 여기서 각각의 인접한 한 쌍의 피처층들은 상기 X-Y 평면에 수직한 Z 방향으로 인접한 피처층들과 연결되는 비아 포스트들을 포함하는 내부 비아층에 의해 분리되고, 상기 비아 포스트들은 내부층 유전체에 실장된다. 이 구조체에서, 상기 다층 복합 구조체는 적어도 하나의 마이크로 범프들을 포함하는 종결들의 적어도 하나의 외부층을 추가로 포함하고, 상기 적어도 하나의 마이크로 범프는 납땜가능한 재료로 덮인 비아 필러를 포함하는 것이 개시된다. 상기 마이크로 범프상의 납땜가능한 재료는 칩에 부착되는 플립칩 패키지의 솔더 범프들과 용해된다. 이러한 방법은 추가 공정 및 필요한 납땜가능한 재료의 다른 구성 때문에 다른 종결 기술에 비해 다소 더 비싸다.
어떤 다이 적용을 위한 다른 도전은 초-저 알파 입자 수치(Ultra Low Alpha particle counts)를 갖는 납땜가능한 재료를 제공하는 것이다.
본 발명의 실시예들은 이러한 이슈들에 대해 역점을 두어 말할 것이다.
본 발명의 일 측면은 X-Y 평면으로 연장되는 피처층들을 포함하는 다층 복합 전자 구조체로서, 각각의 인접한 한 쌍의 피처층들은 내부 비아층에 의해 분리되고, 상기 비아층은 상기 X-Y 평면에 수직한 Z 방향으로 인접한 피처층들과 연결되는 비아 포스트들을 포함하며, 상기 비아 포스트들은 내부층 유전체에 실장되고, 상기 다층 복합 구조체는 유전체 외부층에 단지 부분적으로 실장되는 구리 포스트들의 이차원 배열을 포함하는 적어도 하나의 종결들의 외부층을 추가로 포함하여, 각 구리 포스트의 부분이 상기 유전체 외부층의 표면을 넘어 돌출되는 것을 특징으로 한다.
선택적으로, 상기 적어도 하나의 구리 비아 포스트들은 상기 유전체 외부층의 표면을 넘어 5마이크론에서 50마이크론 사이에서 돌출하는 것을 특징으로 한다.
일반적으로, 상기 적어도 하나의 구리 포스트들은 상기 유전체 외부층을 넘어 10마이크론에서 30마이크론 사이에서 돌출하는 것을 특징으로 한다.
일반적으로, 상기 유전체 외부층은 패드들의 외부층을 넘어 적어도 5마이크론 연장되는 것을 특징으로 한다.
일반적으로, 상기 유전체 외부층은 패드들의 외부층을 넘어 20마이크론 미만 연장되는 것을 특징으로 한다.
일반적으로, 상기 유전체 외부층은 유전체층 아래를 넘어 적어도 10마이크론 연장되는 것을 특징으로 한다.
일반적으로, 상기 구리 포스트들의 단면은 IC칩의 칩 범프들과 호환되는 범위인 것을 특징으로 한다.
일반적으로, 상기 구리 포스트들의 직경은 60에서 110마이크론의 범위인 것을 특징으로 한다.
선택적으로, 상기 구리 포스트들의 직경은 최소 25마이크론인 것을 특징으로 한다.
일반적으로, 인접한 구리 비아 포스트들의 분리는 최소 15마이크론인 것을 특징으로 한다.
일반적으로, 외부층 내의 상기 구리 포스트들의 피치는 40마이크론인 것을 특징으로 한다.
선택적으로, 상기 유전체 외부층은 100㎚ 미만의 평활도(smoothness)를 갖는 것을 특징으로 한다.
바람직하게는, 상기 유전체 외부층은 50㎚ 미만의 평활도(smoothness)를 갖는 것을 특징으로 한다.
선택적으로, 상기 유전체 외부층은 NX04H(Sekisui), HBI-800TR67680(Taiyo) 및 GX-13(Ajinomoto)로 이루어진 그룹으로부터 선택되는 것을 특징으로 한다.
본 발명의 다른 측면은 유전체 내에 실장된 비아 포스트들의 외부층을 갖는 다층 복합 구조체의 일 면을 종결시키는 방법으로서, (a) 기판을 얻는 단계와, (b) 구리 비아들을 노출시키기 위해 상기 외부층을 얇게하는 단계와, (c) 상기 얇아진 비아들 위로 구리층을 스퍼터링하는 단계와, (d) 포토레지스트의 최종에서 두번째 패턴을 적용하고, 노출하고 및 현상하는 단계와, (e) 외부 피처층을 상기 패턴 내부로 전기도금하는 단계와, (f) 상기 포토레지스트의 최종에서 두번째 패턴을 벗겨내는 단계와, (g) 구리 포스트들의 바람직한 패턴에 상응하는 포토레지스트의 최종 패턴을 적용하고, 노출하고 및 현상하는 단계와, (h) 상기 포토레지스트의 최종 패턴 내부로 구리 포스트들을 패턴 도금하는 단계와, (i) 상기 포토레지스트의 최종 패턴을 벗겨내는 단계와, (j) 시드층을 에칭하는 단계와, (k) 유전체 외부층을 적층하는 단계와, (l) 상기 유전체 외부층을 평탄화하는 단계와, (n) 비아 포스트들의 끝단을 바람직한 깊이로 노출시키기 위해 상기 유전체 외부층을 플라즈마 에칭하는 단계, 및 (o) 상기 구리 포스트들에 유기 솔더 보존재(OSP : Organic Solder Preserve)를 적용하는 단계를 포함하는 것을 특징으로 한다.
선택적으로, 상기 유전체 외부층은 필름 유전체 및 드라이 필름 솔더 마스크로 이루어진 그룹으로부터 선택되는 것을 특징으로 한다.
일 실시예에서, 상기 플라즈마 에칭하는 단계(n)는, 산소, 사불화탄소 및 불소로 이루어진 그룹으로부터 선택된 적어도 하나의 가스들을 이온화하는 단계를 포함하는 낮은 압력 분위기에서 이온 충격에 노출하는 단계를 포함하는 것을 특징으로 한다.
선택적으로, 상기 기판의 다른 면 상에 종결들을 적용하는 단계(m)를 추가로 포함하는 것을 특징으로 한다.
일 실시예에서, 상기 종결들을 적용시키는 단계는, (ma) 구리 비아들의 끝단을 노출시키기 위해 상기 다른 면을 얇게하는 단계와, (mb) 구리 시드층을 스퍼터링하는 단계와, (mc) 포토레지스트층을 적용하고, 노출하고 및 현상하는 단계와, (md) 구리 패드들을 상기 포토레지스트 내부로 전기도금하는 단계와, (me) 상기 포토레지스트를 벗겨내는 단계와, (mf) 상기 시드층을 제거하는 단계, 및 (mg) 상기 구리 패드들 사이에 및 중첩되게 기판 위로 솔더 마스크를 증착하는 단계를 포함하는 것을 특징으로 한다.
본 발명을 보다 잘 이해하기 위해 그리고 어떻게 효과적으로 진행되는 지를 도시하기 위해, 첨부도면에 순수 예시를 목적으로 도면부호를 도시한다.
이제, 상세하게 도면을 참고하여, 도시된 상세한 점은 본 발명의 양호한 실시예의 예시적 설명을 목적으로 하는 일예이며, 본 발명의 원리 및 개념의 설명이 가장 유용하게 신속하게 이해될 수 있도록 제공되는 것이다. 이와 관련하여, 본 발명의 기본적 이해를 위해 필요한 것 이상으로 상세하게 본 발명의 구조적 상세함을 도시하지 않았으며, 발명의 설명은 이 기술 분야의 당업자에게는 본 발명의 몇몇 형태가 실제로 어떻게 구현될 수 있는지 알 수 있게 작성된 도면을 참조하여 이루어진다.
도 1은 플립칩 기술을 사용하여 더욱 튼튼하게 IC를 연결하기 위해 다층 복합 전자 구조체 상에 돌출 구리 비아 포스트 종결을 제조하기 위한 공정을 설명하는 흐름도,
도 1a는 다층 복합 전자 구조체를 나타내는 개략도,
도 1b는 임베디드 필러의 끝단을 노출하도록 얇아진 제 1 면을 갖는 도 1a의 다층 복합 전자 구조체를 나타내는 개략도,
도 1c는 얇은 표면상에 스터퍼링된 구리 시드층을 갖는 도 1b의 다층 복합 전자 구조체를 나타내는 개략도,
도 1d는 패드의 패턴를 만들기 위해 포토레지스트의 적용, 노출 및 현상 이후에 도 1c의 다층 복합 전자 구조체를 나타내는 개략도,
도 1e는 포토레지스트 안으로 구리를 도금한 이후에 도 1d의 다층 복합 전자 구조체를 나타내는 개략도,
도 1f은 포토레지스트를 벗겨낸 이후 세워진 구리 패드를 갖는 다층 복합 전자 구조체를 나타내는 개략도,
도 1g은 종결 펙(peg)의 패턴을 만들기 위해 포토레지스트의 적용, 노출 및 현상 이후 다층 복합 전자 구조체를 나타내는 개략도,
도 1h은 패터닝된 포토레지스트 안으로 구리를 도금한 이후의 다층 복합 전자 구조체를 나타내는 개략도,
도 1i은 포토레지스트를 벗겨낸 이후 세워진 구리 및 솔더 범프의 어레이를 갖는 다층 복합 전자 구조체를 나타내는 개략도,
도 1j은 구리 시드층을 에칭한 이후 세워진 구리 및 솔더 범프의 어레이를 갖는 다층 복합 전자 구조체를 나타내는 개략도,
도 1k은 구리 포스트 위로 적층된 필름 유전체 또는 드라이 필름 솔더 마스크를 갖는 다층 복합 전자 구조체를 나타내는 개략도,
도 1l은 일반적으로 화학적기계연마(CMP : Chemical Mechanical Polishing)를 사용하여 구리 포스트 어레이 위로 적층된 필름 유전체 또는 드라이 필름 솔더 마스크를 평탄화하는 선택 단계 이후의 다층 복합 전자 구조체를 나타내는 개략도,
도 1ma는 구리 비아들의 끝단을 노출하기 위해 갈아진 다층 복합 전자 구조체의 다른면을 나타내고,
도 1mb는 상면에 스퍼터링된 구리 시드층을 갖는 다층 복합 전자 구조체의 다른면을 나타내고,
도 1mc는 적용, 노출 및 현상 이후 포토레지스트의 패턴을 갖는 다층 복합 전자 구조체의 다른면을 나타내고,
도 1md는 포토레지스트의 패턴 안으로 도금된 구리를 갖는 다층 복합 전자 구조체의 다른면을 나타내고,
도 1me는 포토레지스트를 벗겨낸 이후의 다층 복합 전자 구조체의 다른면을 나타내고,
도 1mf는 시드층을 에칭한 이후의 다층 복합 전자 구조체의 다른면을 나타내고,
도 1mg는 패터닝된 솔더 마스크를 증착한 이후의 다층 복합 전자 구조체의 다른면을 나타내고,
도 1n은 구리 비아 포스트의 끝단을 바람직한 깊이로 노출하기 위해 유전체 필름을 플라즈마 에칭한 이후의 제 1 면을 나타내고,
도 1o은 구리 비아 포스트를 보호하기 위해 유기 솔더 보존재를 적용한 이후의 제 1 면을 나타내고,
도 2는 볼 그리드 어레이를 갖는 기판의 다른면를 종결시키는 공정을 나타내는 흐름도이고,
도 3은 인라인 플라즈마 에칭 스테이션(in-line plasma etching station)의 개략도이고,
도 4a는 기판 표면상의 유전체가 분리된 구리 패드 및 위로부터 즉, 각도 0°부터 그 위에 세워진 구리 비아 포스트를 나타내는 SEM 사진이고,
도 4b는 기판의 표면상의 유전체로부터 분리되고 단위바 크기가 100마이크론의 배율로 위로부터 및 각도 45°부터 그 위에 세워진 구리 비아 포스트를 갖는 구리 패드를 나타내는 SEM 사진이다.
다양한 도면상에서 유사한 참조부호는 유사한 구성요소를 지칭한다.
이하의 상세한 설명에서는 유전체 매트릭스 내의 금속 비아들, 특히 유리 섬유로 강화된 폴리이미드, 에폭시 또는 BT(Bismaleimide/Triazine) 또는 그들의 혼합물과 같은 고분자 매트릭스 내의 구리 비아 포스트들로 이루어진 지지 구조체가 설명된다.
매우 많은 비아 포스트를 갖는 매우 큰 기판 어레이를 포함하는 큰 패널이 제조될 수 있고, 여기에 참조문헌으로 첨부된 US 7,682,972, US 7,669,320 및 US 7,635,641, Hurwitz 외에서 설명된 바와 같이, 이는 포토 레지스트 및 패턴 또는 패널 도금 및 적층 기술의 피처이다. 이러한 패널들은 실질적으로 평평하고 부드럽다.
이는 비아들이 포토레지스트를 사용하여 전기도금함으로써 제조되는 기술의 추가적인 피처이고 드릴 & 필에 의해 생성된 비아들 보다 더 좁아질 수 있다. 현재, 가장 좁은 드릴 & 필 비아들은 대략 60마이크론이다. 포토레지스트를 사용하여 전기도금함으로써 50마이크론 이하, 또는 심지어 30마이크론에 해당하는 해상도가 얻어질 수 있다. 이러한 기판들에 IC들을 연결하는 도전이 이루어지고 있다. 플립칩 연결을 위한 하나의 접근은 유전체의 표면과 같은 높이를 갖는 구리 패드를 제공하는 것이다. 이러한 접근은 본 발명자에 의한 US 13/912,652에서 설명된다.
다른 접근은 솔더온패드(SoP) 종결을 제공하는 것으로서 솔더 범프가 구리 비아들을 종결하기 위해 지지 구조체에 적용된다. 이러한 접근에 대해서는 본 발명자에 의한 US 14/150,683에서 설명되었다.
첫 번째 접근은 기판 조립에 대한 다이(die) 동안 다이 기울어짐 현상의 리스크가 존재하기 때문에, 균등하지 않은 범프 개수 분포를 갖는 초 박형 다이들에 대한 도전이 이루어질 수 있고, 반면에 두 번째 접근은 다양한 금속 구성물을 갖는 납땜가능한 재료를 전기도금하고, 약간의 적용에서는 초-저 알파 입자 수치(Ultra Low Alpha particle counts)를 필요로 하는 납땜가능한 재료를 전기도금하는 필요성 때문에 더욱 비용이 비싸질 수 있다.
본 발명의 실시예들은 지지 구조체의 표면으로부터 돌출되는 구리 포스트들을 제공함으로써 이러한 이슈들에 대해 중점적으로 이야기하고자 한다. 이들 돌출 구리 포스트들은 플립 칩 IC들상의 솔더 범프들의 납땜가능한 재료를 구리 포스트의 끝단에 뿐만 아니라 구리 포스트의 주변에 중첩시키고 부착시키게 할 수 있고, 특히 균등하지 않은 범프 개수 분포, 즉 분리된 범프들을 갖는 영역 및 높은 밀도의 범프들을 갖는 영역을 갖는 다이 설계와 함께 "3개점 접촉(3 point contact")"이 제공된다면, 이에 의해 조립 공정 동안 다이 기울어짐을 최소화하는 것을 도울 수 있다. 추가적으로, 구리 포스트들은 기판의 유전체 표면으로부터 플립 칩을 세우고 언더필링(under filling)을 위한 공동을 제공하며, 세워진 구리 포스트들은 다이와 기판 사이의 간격에 대해 언더필 플로우잉(flowing) 및 필링(filling)을 용이하게 한다. 따라서 납땜가능한 재료의 전자기계적인 접착은 더욱 강력하고, IC-기판 내부연결에 대해 추가적인 기계적 강성을 제공하는 언더필은 더욱 효과적이다.
도 1 및 도 1a에서 도 1o을 참조하여, 플립칩 기술을 사용하여 IC가 다음에 연결되는 다층 복합 전자 구조체 상의 초미세 피치 구리 비아 포스트 종결을 제조하는 공정이 설명된다.
먼저, 종래 기술의 다층 복합 지지 구조체가 단계(a)에서 얻어진다. 도 1a에 나타난 바와 같이, 다층 복합 전자 구조체(100)는 개별층들을 절연시키는 유전체층(110, 112, 114, 116)에 의해 분리된 구성요소의 피처층(102, 104, 106)을 포함한다. 유전체층을 통과하는 비아(118)들은 인접한 피처층(102, 104, 106)의 피처(108)들 사이에서 전기적 연결을 제공한다. 따라서 피처층(102, 104, 106)은 X-Y 평면에서 층 내에 일반적으로 놓여진 피처(108)들과, 유전체층(110, 112, 114, 116)을 가로질러 전류를 도전시키는 비아(118)들을 포함한다. 비아(118)들은 일반적으로 최소의 인덕턴스를 갖도록 설계되고 그들 사이에 최소의 커패시턴스를 갖도록 충분히 분리되어 있다.
비아들은 드릴 & 필에 의해 제조될 수 있지만, 제조상 더 큰 유연성과 많은 수의 비아들이 동시에 제조될 수 있게 함으로써 더 높은 밀도 및 더 충분한 처리를 제공하기 위해 바람직하게 비아들은 Hurwitz 외의 US 7,682,972, US 7,669,320 및 US 7,635,641 에서 설명된 기술을 사용하는 전기도금에 의해 제조된다. 비아 포스트 기술은 다른 직경의 비아들, 원형이 아닌 비아들, 패러데이 상자(faraday cage), 임베디드 수동 요소 및 다른 피처를 허용한다. 도 1a는 설명을 위한 개략도이다. 실제 기판은 더 많거나 더 적은 피처층 및 더 적거나 더 적은 비아들을 가질 수 있다. 일반적으로 다층 복합 전자 구조체(100)은 많은 수의 비아들을 포함한다. 비아들, 피처층 및 유전체, 이후의 개략도에서의 추가적인 구성요소의 상대적인 치수는 단지 예시일 뿐이고, 비율화 되지 않는다.
칩이 플립칩 본딩에 의해 결합되는 다층 복합 전자 구조체(100)의 면은 먼저 얇아진다 - 구리 비아들(118)의 끝단을 노출하고(단계(b)), 도 1b를 참고하라. 화학적, 기계적, 바람직하게는 화학적기계연마(CMP)가 사용될 수 있다. 그 다음, 구리 시드층(120)은 얇아진 표면 위로 스퍼터링된다(단계(c)). 결과적인 표면은 도 1c에 개략적으로 도시된다.
도 1d를 참고하면, 패드의 패턴을 제공하기 위해 포토레지스트층(122)이 적용되고, 노출되며 현상된다(단계(d)). 도 1e에 도시된 바와 같이, 구리 패드들(124)은 그 다음 포토레지스트 안으로 도금되고(단계(e)), 구리 시드층(120)은 양극으로서 동작한다.
그리고, 도 1f의 포토레지스트층(122)은 벗겨져 나가고(단계(f)), 세워진 구리 패드들(124)과 구리 시드층(120) 사이로 노출된다.
도 1g를 참고하면, 종결 펙의 패턴을 제공하기 위해 제 2 포토레지스트층(126)은 적용, 노출 및 현상된다(단계(g)).
그 다음 도 1h에 개략적으로 도시된 구조를 제공하기 위해 구리 포스트들(128)는 패터닝된 제2포토레지스트층(126) 안으로 도금된다(단계(h)).
그 다음 제2포토레지스트층(126)은 벗겨지고(단계(i)), 세워진 구리 포스트의 배열을 갖는 다층 복합 전자 구조체를 나타내는 도 1i에 도시된 구조가 제공된다.
그 다음 구리 시드층(120)은 에칭된다(단계(j)). 도 1j에 그 구조가 도시된다.
필름 유전체 또는 드라이 필름 솔더 마스크(132)가 구리 포스트들(128) 배열 위로 적층된다(단계(k)). 구리 포스트들(128)의 배열 위로 적층된 필름 유전체 또는 드라이 필름 솔더 마스크(132)를 갖는 다층 복합 전자 구조체(100)의 개략적인 도면이 도 1k에 도시된다.
종종, 필름 유전체 또는 드라이 필름 솔더 마스크(132)의 표면은 다소 울퉁불퉁 하고, 선택적으로 일반적인 화학적기계연마(CMP)를 사용하여 필름 유전체 또는 드라이 필름 솔더 마스크(132)는 평탄화된다(단계(l)). 이는 도 1l을 참고하라.
이 단계에서, 볼 그리드 어레이(ball grid array)를 갖는 다층 복합 전자 구조체(100)의 다른 면을 종결시키는 것이 편리하다. 이러한 행위를 하는 공정이 도 2에 도시되고, 다양한 구조가 도 1ma에서 도 1mg까지 도시된다.
따라서, 도 1ma에서 도 1mg 및 도 2를 참조하면, 다층 복합 전자 구조체(100)의 다른 면을 종결시키기 위해, 다른 면은 갈아지고(단계(ma)), 도 1ma에 개략적으로 나타난 바와 같이 구리 비아들(118)의 끝단은 노출된다. 그 다음 도 1mb에 개략적으로 도시된 바와 같이 구리 시드층(134)을 형성하기 위해 갈아진 표면 위로 구리가 스퍼터링된다(단계(mb)). 도 1mc를 참조하면, 그 다음 포토레지스트(136)가 적용되고, 노출되며 현상된다(단계(mc)). 그 다음 도 1md에 나타난 것과 같이, 구리패드들(138)은 포토레지스트(136)의 패턴 내로 전기도금된다(단계(md)). 그 다음 포토레지스트(136)는 벗겨지고(단계(me)), 도 1me에 나타난 것과 같은 구조를 제공한다. 그 다음 구리 시드층(134)이 에칭되고(단계(mf)), 도 1mf와 같은 구조를 제공하고, 그 다음 패터닝된 솔더 마스크(140)가 구리 패드들(138) 주위 및 중첩되어 적용된다(단계(mg)). 구조는 도 1mg에 도시된다.
그 다음 솔더볼은 (다이 조립 후에) 종결된 패키지와의 볼 그리드 어레이(BGA) 내부연결을 생성하기 위해 구리 패드들(138) 위로 적용된다.
도 3에 인라인 플라즈마 에칭 스테이션(in-line plasma etching station)이 개략적으로 도시된다. 이는 내부에 캐리어(304)가 기판(306)을 지지하는 진공 챔버(302)로 이루어진다. 플라즈마 에칭 공정을 위해 이온화되는 예컨대, 산소, 사불화탄소(CF4) 및 아르곤과 같은 가스는 흡입구(312)를 통해 진공 챔버(312)로 인입될 수 있다. 기판(306)과 상부 전극(308) 사이에 전위차를 유지함으로써, 플라즈마 존(314)은 생성된다.
도 3에 개략적으로 도시된 장치(300)를 사용하는 이온 보조 플라즈마 에칭 공정에 의해, 필름 유전체 또는 드라이 필름 솔더 마스크(132)는 제거되어 구리 포스트들(128)의 끝단들은 바람직한 깊이로 노출될 수 있다(단계(n)). 이는 도 1n을 참고하라.
도 3의 플라즈마 에칭 시스템은 고분자 유전체의 높은 재현가능한 침식을 제공하고, 그래서 유전체를 넘어 연장되는 구리 포스트들(128)의 높이가 제어될 수 있다. 구리 포스트들(128)의 높이는 말하자면 5㎛와 50㎛ 사이의 범위의 어느 곳이든 될 수 있고 10㎛와 30㎛ 사이의 범위 내라면 바람직하다. 분광기 반사 측정기는 유전체 두께를 측정하는데 사용될 수 있다. 결과적으로, 이러한 정밀도 레벨은 높은 재현가능성을 쉽게 얻을 수 있다.
플라즈마에 의해 침식되지 않은 잔여 유전체의 두께 범위는 통상적으로 대략 7㎛에서 20㎛ 두께 범위인 도전 패드 위로 5㎛에서 20㎛의 범위가 일반적이고, 그래서 외부층의 유전체는 일반적으로 이전에 증착된 유전체를 넘어 대략 12㎛에서 40㎛로 연장된다.
구리 비아 포스트들의 세워진 끝단들은 플립칩을 세워진 구리 포스트들(128)에 부착하기 위해 쉽게 용해될 수 있는 유기 솔더 보존재(OSP : organic solder preserve)와 같은 상업적으로 얻을 수 있는 유기 바니쉬(150)로 보호될 수 있다(단계(o)), 도 1o).
구리 포스트들(128)의 끝단들이 세워져 있으므로, IC의 플립-칩 범프들로부터의 솔더는 포스트들의 평평한 끝단들은 아니고, 구리 포스트들(128)의 주변 주위(구리 포스트들(128)이 실린더 형태인 둘레)에 부착될 수 있고, 더욱 강한 "3개점 접촉" 연결이 형성된다. 더욱이, 플립칩은 구리 포스트들(128)에 의해 플라즈마에 의해 얇아진 필름 유전체 또는 드라이 필름 솔더 마스크(132)로부터 세워지기 때문에, 언더필이 흘러서 젖고 채워질 수 있는 공동이 존재하고, 그래서 플립칩의 아래측 및 필름 유전체 또는 드라이 필름 솔더 마스크(132) 양자에 더 좋은 접착이 제공된다. 이 때문에, 구리 포스트들(128)은 언더필의 고정을 돕는다. 더욱이, 언더필 및 연성인 구리 포스트들의 더 좋은 용입(penetration)은 IC의 실리콘과 기판의 고분자 유전체 사이의 열팽창 계수의 불일치 때문에 IC칩들이 죽는 것을 방지하는 것을 돕는다.
도 4a를 참조하면, 기판의 표면상의 유전체(404)와 분리된 구리 패드들(402)을 보여주고, 위로부터 즉, 각도 0°부터 그 위로 세워진 구리 비아 포스트들(406)을 보여주는 SEM 사진이 도시되어 있다. 단위바는 100마이크론이고, 비아 포스트들은 직경이 대략 50마이크론인 것으로 나타난다.
도 4b를 참조하면, 단위바(408)는 100마이크론의 배율로, 기판의 표면상의 유전체(404)와 분리된 구리 패드들(402)을 보여주고, 위로부터 및 각도 45°부터 그 위로 세워진 구리 비아 포스트들(406)을 갖는 SEM 사진이 도시되어 있다.
이상적으로 구리 포스트들(128)은 부착되는 칩들 상의 솔더 범프들과 유사한 직경을 갖는다. 일반적으로 60㎛에서 110㎛이다. 이상에서 설명한 기술은 적어도 35㎛의 직경을 갖는 구리 포스트들을 허용한다. 이들은 55㎛의 피치를 제공하면서, 대략 20㎛의 공간에 의해 분리될 수 있다. 실제로, 15마이크론 공간에 의해 분리된 15마이크론 직경을 갖는 마이크로 포스트들도 또한 가능하다.
외부층의 매우 높은 피치 기판 배열을 적층하기에 적합한 것으로 알려진 상업적으로 얻을 수 있는 다수의 고분자 유전체 필름들이 존재한다. 이들은 Sekisui로부터 얻을 수 있는 NX04H, Taiyo로부터 얻을 수 있는 HBI-800TR67680 및 Ajinomoto로부터 얻을 수 있는 GX-13을 포함한다.
상기 기재는 단지 설명을 위해 제공된 것이다. 본 발명은 많은 변경예가 가능하다는 점을 알아야 한다.
본 발명의 몇몇의 실시예들이 설명되었다. 그러나, 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 다양한 변경이 이루어질 수 있다. 따라서, 다른 실시예들도 뒤따르는 청구의 범위의 기술적 사상 내에 있는 것이다.
당해 기술 분야의 숙련자는 상기 특별히 도시하고 설명한 것으로 본 발명이 제한되는 것은 아니라는 점을 알아야 한다. 본 발명의 범위는 첨부된 청구범위로 한정되며, 상술한 다양한 특징의 조합 및 서브 조합과 수정 및 변경예도 포함할 수 있다는 점은 당해 기술 분야의 숙련자가 상기 설명을 읽을 때 알 수 있다.
청구범위에서, 단어 "포함하다(comprise)"와, "포함하다(comprises)", "포함하는(comprising)" 등과 같은 변형예는 나열된 구성요소가 포함되지만 다른 구성요소를 배재하는 것은 아니라는 점을 나타낸다.

Claims (19)

  1. X-Y 평면으로 연장되는 피처층들을 포함하는 다층 복합 전자 구조체로서,
    각각의 인접한 한 쌍의 피처층들은 내부 비아층에 의해 분리되고,
    상기 비아층은 상기 X-Y 평면에 수직한 Z 방향으로 인접한 피처층들과 연결되는 비아 포스트들을 포함하며,
    상기 비아 포스트들은 내부층 유전체에 실장되고,
    상기 다층 복합 전자 구조체는 유전체 외부층에 단지 부분적으로 실장되는 구리 포스트들의 이차원 배열을 포함하는 외부층을 추가로 포함하며, 상기 각 구리 포스트들의 부분이 상기 유전체 외부층의 표면을 넘어 돌출되고,
    상기 다층 복합 전자 구조체의 다른 면에서 상기 구리 포스트들의 끝단이 노출되고, 상기 노출된 구리 포스트들에 구리 패드들이 전기도금하여 부착되고, 상기 구리 패드들 사이와 상기 구리 패드들에 중첩되도록 걸쳐서 솔더마스크가 증착되는 것을 특징으로 하는 다층 복합 전자 구조체.
  2. 제 1 항에 있어서,
    상기 구리 포스트들의 배열은 상기 유전체 외부층을 넘어 5마이크론에서 50마이크론 사이에서 돌출하는 것을 특징으로 하는 다층 복합 전자 구조체.
  3. 제 1 항에 있어서,
    상기 구리 포스트들의 배열은 상기 유전체 외부층을 넘어 10마이크론에서 30마이크론 사이에서 돌출하는 것을 특징으로 하는 다층 복합 전자 구조체.
  4. 제 1 항에 있어서,
    상기 유전체 외부층은 패드들의 외부층을 넘어 5마이크론에서 20마이크론 사이에서 연장되는 것을 특징으로 하는 다층 복합 전자 구조체.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 유전체 외부층은 유전체층 아래를 넘어 적어도 10마이크론 연장되는 것을 특징으로 하는 다층 복합 전자 구조체.
  7. 제 1 항에 있어서,
    상기 구리 포스트들의 단면은 IC칩의 칩 범프들과 호환되는 범위인 것을 특징으로 하는 다층 복합 전자 구조체.
  8. 제 1 항에 있어서,
    상기 구리 포스트들의 직경은 60에서 110마이크론의 범위인 것을 특징으로 하는 다층 복합 전자 구조체.
  9. 제 1 항에 있어서,
    상기 구리 포스트들의 직경은 15마이크론인 것을 특징으로 하는 다층 복합 전자 구조체.
  10. 제 1 항에 있어서,
    인접한 구리 비아 포스트들의 분리는 15마이크론인 것을 특징으로 하는 다층 복합 전자 구조체.
  11. 제 1 항에 있어서,
    외부층 내의 상기 구리 포스트들의 피치는 40마이크론인 것을 특징으로 하는 다층 복합 전자 구조체.
  12. 삭제
  13. 삭제
  14. 제 1 항에 있어서,
    상기 유전체 외부층은 NX04H(Sekisui), HBI-800TR67680(Taiyo) 및 GX-13(Ajinomoto)로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 다층 복합 전자 구조체.
  15. 제 1 항의 다층 복합 전자 구조체를 제조하는 방법으로서,
    (a) 기판을 얻는 단계와,
    (b) 구리 비아들을 노출시키기 위해 상기 외부층을 화학적, 기계적 혹은 화학적기계연마하는 단계와,
    (c) 상기 연마된 외부층 위로 구리층을 스퍼터링하는 단계와,
    (d) 포토레지스트의 최종에서 두번째 패턴을 적용하고, 노출하고 및 현상하는 단계와,
    (e) 외부 피처층을 상기 패턴 내부로 전기도금하는 단계와,
    (f) 상기 포토레지스트의 최종에서 두번째 패턴을 벗겨내는 단계와,
    (g) 구리 포스트들의 패턴에 상응하는 포토레지스트의 최종 패턴을 적용하고, 노출하고 및 현상하는 단계와,
    (h) 상기 포토레지스트의 최종 패턴 내부로 구리 포스트들을 패턴 도금하는 단계와,
    (i) 상기 포토레지스트의 최종 패턴을 벗겨내는 단계와,
    (j) 시드층을 에칭하는 단계와,
    (k) 유전체 외부층을 적층하는 단계와,
    (l) 상기 유전체 외부층을 평탄화하는 단계와,
    (n) 비아 포스트들의 끝단을 바람직한 깊이로 노출시키기 위해 상기 유전체 외부층을 플라즈마 에칭하는 단계, 및
    (o) 상기 구리 포스트들에 유기 솔더 보존재(OSP : Organic Solder Preserve)를 적용하는 단계를
    포함하는 것을 특징으로 하는 유전체 내에 실장된 비아 포스트들의 외부층을 갖는 다층 복합 전자 구조체의 일면을 종결시키는 방법.
  16. 제 15 항에 있어서,
    상기 유전체 외부층은 필름 유전체 및 드라이 필름 솔더 마스크로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 유전체 내에 실장된 비아 포스트들의 외부층을 갖는 다층 복합 전자 구조체의 일면을 종결시키는 방법.
  17. 제 15 항에 있어서,
    상기 플라즈마 에칭하는 단계(n)는,
    산소, 사불화탄소 및 불소로 이루어진 그룹으로부터 선택된 적어도 하나의 가스들을 이온화하는 단계를 포함하는 이온 충격에 노출하는 단계를 포함하는 것을 특징으로 하는 유전체 내에 실장된 비아 포스트들의 외부층을 갖는 다층 복합 전자 구조체의 일면을 종결시키는 방법.
  18. 제 15 항에 있어서,
    상기 기판의 다른 면을 종결하는 단계(m)를 추가로 포함하는 것을 특징으로 하는 유전체 내에 실장된 비아 포스트들의 외부층을 갖는 다층 복합 전자 구조체의 일면을 종결시키는 방법.
  19. 제 18 항에 있어서,
    상기 다른 면을 종결하는 단계는,
    (ma) 구리 비아들의 끝단을 노출시키기 위해 상기 다른 면을 얇게하는 단계와,
    (mb) 구리 시드층을 스퍼터링하는 단계와,
    (mc) 포토레지스트층을 적용하고, 노출하고 및 현상하는 단계와,
    (md) 구리 패드들을 상기 포토레지스트 내부로 전기도금하는 단계와,
    (me) 상기 포토레지스트를 벗겨내는 단계와,
    (mf) 상기 시드층을 제거하는 단계, 및
    (mg) 상기 구리 패드들 사이에 및 중첩되게 기판 위로 솔더 마스크를 증착하는 단계를
    포함하는 것을 특징으로 하는 유전체 내에 실장된 비아 포스트들의 외부층을 갖는 다층 복합 전자 구조체의 일면을 종결시키는 방법.
KR1020140129878A 2014-01-24 2014-09-29 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법 KR101732471B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/163,084 2014-01-24
US14/163,084 US9642261B2 (en) 2014-01-24 2014-01-24 Composite electronic structure with partially exposed and protruding copper termination posts

Publications (2)

Publication Number Publication Date
KR20150088704A KR20150088704A (ko) 2015-08-03
KR101732471B1 true KR101732471B1 (ko) 2017-05-04

Family

ID=51964502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140129878A KR101732471B1 (ko) 2014-01-24 2014-09-29 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법

Country Status (5)

Country Link
US (1) US9642261B2 (ko)
JP (1) JP6590179B2 (ko)
KR (1) KR101732471B1 (ko)
CN (1) CN104183566B (ko)
TW (1) TWI639215B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
CN108305864B (zh) * 2017-01-12 2020-08-18 珠海越亚半导体股份有限公司 端子
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10622326B2 (en) 2017-08-18 2020-04-14 Industrial Technology Research Institute Chip package structure
TWI678782B (zh) * 2017-08-18 2019-12-01 財團法人工業技術研究院 半導體封裝重佈線層結構
US10249567B2 (en) 2017-08-18 2019-04-02 Industrial Technology Research Institute Redistribution layer structure of semiconductor package
CN107864555B (zh) * 2017-12-09 2024-02-09 中国电子科技集团公司第四十三研究所 一种柔性电路板
CN110536564B (zh) * 2019-08-30 2022-04-22 宁波华远电子科技有限公司 一种凸台作为焊盘的电路板的制作方法
CN114025477A (zh) * 2021-11-17 2022-02-08 广州朗国电子科技股份有限公司 多层板及电子设备

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089880A (en) * 1989-06-07 1992-02-18 Amdahl Corporation Pressurized interconnection system for semiconductor chips
JPH0719964B2 (ja) * 1990-08-08 1995-03-06 日本電気株式会社 銀系配線セラミック基板
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
US6867493B2 (en) * 2000-11-15 2005-03-15 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless multi-die carrier
JP4312372B2 (ja) * 2000-12-11 2009-08-12 日本碍子株式会社 静電チャックおよびその製造方法
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US20020140105A1 (en) * 2001-02-16 2002-10-03 Higgins Leo M. High strength vias
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
US6889429B2 (en) * 2001-03-26 2005-05-10 Semiconductor Components Industries, L.L.C. Method of making a lead-free integrated circuit package
US6550666B2 (en) * 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6967405B1 (en) * 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US7350292B2 (en) * 2004-03-19 2008-04-01 Hewlett-Packard Development Company, L.P. Method for affecting impedance of an electrical apparatus
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP4718305B2 (ja) * 2005-11-09 2011-07-06 新光電気工業株式会社 配線基板の製造方法および半導体装置の製造方法
JP4668782B2 (ja) * 2005-12-16 2011-04-13 新光電気工業株式会社 実装基板の製造方法
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
DE102006037878A1 (de) * 2006-08-11 2008-02-14 Haver & Boecker Ohg Leuchtgewebe und Verfahren zur dessen Herstellung
US7928590B2 (en) * 2006-08-15 2011-04-19 Qimonda Ag Integrated circuit package with a heat dissipation device
US7981508B1 (en) * 2006-09-12 2011-07-19 Sri International Flexible circuits
US7875810B2 (en) * 2006-12-08 2011-01-25 Ngk Spark Plug Co., Ltd. Electronic component-inspection wiring board and method of manufacturing the same
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5221315B2 (ja) * 2008-12-17 2013-06-26 新光電気工業株式会社 配線基板及びその製造方法
DE102009035972B4 (de) * 2009-08-04 2011-11-17 W.C. Heraeus Gmbh Cermethaltige Durchführung für eine medizinisch implantierbare Vorrichtung
CN101807517B (zh) * 2010-02-25 2011-09-21 中国科学院上海微系统与信息技术研究所 形成铜互连mim电容器结构的方法
US20110267948A1 (en) 2010-05-03 2011-11-03 Koc Ali T Techniques for communicating and managing congestion in a wireless network
US20110299259A1 (en) * 2010-06-04 2011-12-08 Yu-Ling Hsieh Circuit board with conductor post structure
US9137903B2 (en) * 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
JP2012204662A (ja) * 2011-03-25 2012-10-22 Furukawa Electric Co Ltd:The 配線基板およびその製造方法ならびに半導体装置
US8952540B2 (en) * 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
JP5877673B2 (ja) * 2011-09-07 2016-03-08 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
KR20130089475A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
US9269593B2 (en) 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
US9440135B2 (en) * 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
US9001520B2 (en) * 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US8997342B2 (en) * 2012-10-15 2015-04-07 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabrication, a multilayer electronic structure and structures in accordance with the method
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
US8878353B2 (en) * 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US20140353019A1 (en) * 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps

Also Published As

Publication number Publication date
CN104183566A (zh) 2014-12-03
JP6590179B2 (ja) 2019-10-16
JP2015138967A (ja) 2015-07-30
TWI639215B (zh) 2018-10-21
CN104183566B (zh) 2018-03-20
KR20150088704A (ko) 2015-08-03
TW201530720A (zh) 2015-08-01
US20150214171A1 (en) 2015-07-30
US9642261B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
KR101732471B1 (ko) 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법
US10779417B2 (en) Substrates with ultra fine pitch flip chip bumps
US9049791B2 (en) Terminations and couplings between chips and substrates
US9554469B2 (en) Method of fabricating a polymer frame with a rectangular array of cavities
JP6296331B2 (ja) ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
CN104332414A (zh) 嵌入式芯片的制造方法
KR20130133636A (ko) 일체적 계단식 스택 구조를 갖는 ic 지지 구조체
JP2007059452A (ja) インターポーザ及びその製造方法ならびに電子装置
KR20130140525A (ko) 계단식 구멍을 갖는 다층 전자 구조체
CN104269384A (zh) 嵌入式芯片
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant