CN104332414A - 嵌入式芯片的制造方法 - Google Patents

嵌入式芯片的制造方法 Download PDF

Info

Publication number
CN104332414A
CN104332414A CN201410478551.9A CN201410478551A CN104332414A CN 104332414 A CN104332414 A CN 104332414A CN 201410478551 A CN201410478551 A CN 201410478551A CN 104332414 A CN104332414 A CN 104332414A
Authority
CN
China
Prior art keywords
chip
array
hole
copper
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410478551.9A
Other languages
English (en)
Other versions
CN104332414B (zh
Inventor
卓尔·赫尔维茨
黄士辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co Ltd
Original Assignee
Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers and Electronic Substrate Solutions Technologies Co Ltd
Publication of CN104332414A publication Critical patent/CN104332414A/zh
Application granted granted Critical
Publication of CN104332414B publication Critical patent/CN104332414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

一种制造嵌入式芯片封装体的方法，包括以下步骤：获得芯片插座的蜂窝状阵列，使得每个芯片插座被框架所包围，框架具有第一聚合物的聚合物基质和围绕每个插座且穿过框架的至少一个通孔柱；将蜂窝状阵列放置在透明胶带上，使得蜂窝状阵列的底面接触透明胶带；将芯片以端子朝下（倒装芯片）的方式设置在每个芯片插座中，使得芯片的底面接触透明胶带；将芯片与通孔柱对准；在蜂窝状阵列的芯片上及周围施加封装材料，并固化封装材料以将芯片的五个面嵌入；对封装材料进行减薄和平坦化；移除透明胶带；在蜂窝状阵列的底面和芯片的底面上施加导体特征结构层；在蜂窝状阵列的顶面上施加导体特征结构层；切割阵列。

Description

嵌入式芯片的制造方法
技术领域
本发明涉及芯片封装，具体涉及嵌入式芯片。
背景技术
在对于越来越复杂的电子元件的小型化需求越来越大的带动下，诸如计算机和电信设备等消费电子产品的集成度越来越高。这已经形成对支撑结构如IC基板和IC插件具有通过介电材料彼此电绝缘且高密度的多个导电层和通孔的需要。
这种支撑结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平坦度、散热性好和有竞争力的单价。
在实现这些要求的各种途径中，一种广泛实施的形成层间互连通孔的加工技术是采用激光钻孔，所钻出的孔穿透后续布置的介电基板直到最后的金属层，后续填充金属，通常是铜，该金属通过镀覆技术沉积在其中。这种成孔途径有时也被称为“钻填(drill&fill)”，由此形成的通孔可称为“钻填通孔”。
钻填通孔途径具有多个缺点。由于每个通孔要求单独钻孔，所以生产率受限并且制造复杂的多通孔IC基板和插件的成本变得高昂。在大型阵列中，通过钻填方法难以生产出高密度和高品质的彼此紧密相邻且具有不同的尺寸和形状的通孔。此外，激光钻出的通孔具有穿过介电材料厚度的粗糙侧壁和内向锥度。该锥度减小了通孔的有效直径。特别是在超小通孔直径的情况下，也可能对于在先的导电金属层的电接触产生不利影响，由此导致可靠性问题。此外，在被钻的电介质是包括聚合物基质中的玻璃或陶瓷纤维的复合材料时，侧壁特别粗糙，并且这种粗糙度可能会引起附加杂散电感。
钻出的导通孔的填充过程通常是通过铜电镀来完成的。电镀填充钻孔会引起凹坑，即在通孔端部出现小坑。或者，当通孔通道被填充超过其容纳量的铜时，可能造成溢出，从而形成突出超过周围材料的半球形上表面。凹坑和溢出二者往往在如制造高密度基板和插件时所要求的后续上下堆叠通孔时形成困难。此外，应该认识到，大的通孔通道难以均匀填充，特别是在其位于插件或IC基板设计的同一互连层内的较小通孔附近时。
可接受的尺寸范围和可靠性正在随着时间的推移而改善。然而，上文所述的缺点是钻填技术的内在缺陷，并且预计会限制可能的通孔尺寸范围。还应该注意的是，激光钻孔是形成圆形通孔通道的最好方法。虽然理论上可以通过激光铣削制造狭缝形状的通孔通道，但是实际上，可制造的几何形状范围比较有限，并且在给定支撑结构中的通孔典型地是圆柱形的并且是基本相同的。
通过钻填制造通孔是昂贵的，并且难以利用相对具有成本效益的电镀工艺用铜来均匀和一致地填充由此形成的通孔通道。
在复合介电材料中激光钻出的通孔实际上被限制在60×10-6m的最小直径，并且由于所涉及的烧蚀过程以及所钻的复合材料的性质，甚至因此而遭受到显著的锥度形状以及粗糙侧壁的不利影响。
除了上文所述的激光钻孔的其它限制外，钻填技术的另一限制在于难以在同一层中形成不同直径的通孔，这是由于当钻出不同尺寸的通孔通道然后用金属填充以制造不同尺寸通孔时，通孔通道的填充速率不同所致。结果，由于不可能对不同尺寸通孔同时优化沉积技术，作为钻填技术的特征性的凹坑或溢出的典型问题进一步恶化。
克服钻填途径的多个缺点的可选解决方案是利用又称为“图案镀覆(pattern plating)”的技术，通过在光刻胶中形成的图案内沉积铜或其它金属来制造通孔。
在图案镀覆中，首先沉积种子层。然后在其上沉积光刻胶层，随后曝光形成图案，并且选择性地移除以制成暴露出种子层的沟槽。通过将铜沉积到光刻胶沟槽中来形成通孔柱。然后移除剩余的光刻胶，蚀刻掉种子层，并在其上及其周边层压典型地为聚合物浸渍玻璃纤维毡的介电材料，以包围所述通孔柱。然后，可以使用各种技术和工艺来平坦化所述介电材料，移除其一部分以暴露出通孔柱的端部，从而允许由此导电接地，用于在其上构建下一金属层。可在其上通过重复该工艺来沉积后续的金属导体层和通孔柱，以构建期望的多层结构。
在一个替代性的但紧密关联的技术即下文所称的“面板镀覆(panelplating)”中，将连续的金属或合金层沉积到基板上。在基板的端部沉积光刻胶层，并在其中显影出图案。剥除被显影的光刻胶图案，选择性地暴露出其下的金属，该金属然后可被蚀刻掉。未显影的光刻胶保护下方的金属不被蚀刻掉，并留下直立的特征结构和通孔的图案。
在剥除未显影的光刻胶后，可以在直立的铜特征结构和/或通孔柱周围或上方层压介电材料，如聚合物浸渍玻璃纤维毡。在平坦化后，可通过重复该工艺在其上沉积后续的金属导体层和通孔柱，以构建期望的多层结构。
通过上述图案镀覆或面板镀覆方法形成的通孔层典型地被称为铜制的“通孔柱(via post)”和特征结构层。
应该认识到，微电子演化的总体推动力涉及制造更小、更薄、更轻和更大功率的具有高可靠性产品。使用厚且有芯的互连不能得到超轻薄的产品。为了在互连IC基板或“插件”中形成更高密度的结构，要求具有甚至更小连接的更多层。
如果在铜或其它合适的牺牲基板上沉积镀覆层压结构，则可以蚀刻掉基板，留下独立的无芯层压结构。可以在预先附着至牺牲基板上的侧面上沉积其它层，由此能够实现双面积层，从而最大限度地减少翘曲并有助于实现平坦化。
一种制造高密度互连的灵活技术是构建图案或面板镀覆的多层结构，所述多层结构由在介电基质中的具有多种几何形状和形态的金属通孔或通孔柱特征结构组成。该金属可以是铜，电介质可以是膜聚合物或纤维增强聚合物，典型采用的是具有高玻璃化转变温度(Tg)的聚合物，如聚酰亚胺或环氧树脂，例如。这些互连可以是有芯的或无芯的，并可包括用于堆叠元件的空腔。它们可具有奇数或偶数层。实现技术描述在授予Amitec-AdvancedMultilayer Interconnect Technologies Ltd.的现有专利中。
例如，赫尔维茨(Hurwitz)等人的题为“高级多层无芯支撑结构及其制造方法(Advanced multilayer coreless support structures and method for theirfabrication)”的美国专利US 7,682,972描述了一种制造包括在电介质中的通孔阵列的独立膜的方法，所述膜用作构建优异的电子支撑结构的前体，该方法包括以下步骤：在包围牺牲载体的电介质中制造导电通孔膜，和将所述膜与牺牲载体分离以形成独立的层压阵列。基于该独立膜的电子基板可通过将所述层压阵列减薄和平坦化，随后对通孔进行端子化来形成。该公报通过引用全文并入本文。
赫尔维茨(Hurwitz)等人的题为“用于芯片封装的无芯空腔基板及其制造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美国专利US 7,669,320描述了一种制造IC支撑体的方法，所述IC支撑体用于支撑与第二IC芯片串联的第一IC芯片；所述IC支撑体包括在绝缘周围材料中的铜特征结构和通孔的交替层的堆叠体，所述第一IC芯片可接合至所述IC支撑体，所述第二IC芯片可接合在所述IC支撑体内部的空腔中，其中所述空腔是通过蚀刻掉铜基座和选择性蚀刻掉累积的铜而形成的。该公报通过引用全文并入本文。
赫尔维茨(Hurwitz)等人的题为“集成电路支撑结构及其制造方法(integrated circuit support structures and their fabrication)”的美国专利US7,635,641描述了一种制造电子基板的方法，包括以下步骤：(A)选择第一基础层；(B)将蚀刻阻挡层沉积到所述第一基础层上；(C)构建交替的导电层和绝缘层的第一半堆叠体，所述导电层通过贯穿绝缘层的通孔而互连；(D)将第二基础层施加到所述第一半堆叠体上；(E)将光刻胶保护涂层施加到第二基础层上；(F)蚀刻掉所述第一基础层；(G)移除所述光刻胶保护涂层；(H)移除所述第一蚀刻阻挡层；(I)构建交替的导电层和绝缘层的第二半堆叠体，导电层通过贯穿绝缘层的通孔而互连；其中所述第二半堆叠体具有与第一半堆叠体基本对称的构造；(J)将绝缘层施加到交替的导电层和绝缘层的所述第二半堆叠体上；(K)移除所述第二基础层，以及，(L)通过将通孔端部暴露在所述堆叠体的外表面上并对其施加端子来对基板进行端子化。该公报通过引用全文并入本文。
在美国专利US7,682,972、US7,669,320和US7,635,641中描述的通孔柱技术使得可以同时电镀大量通孔从而实现大规模生产。如前所述，现有的钻填通孔具有约60微米的有效最小直径。与之区别的是，采用光刻胶和电镀的通孔柱技术能够获得更高的通孔密度。可能实现小至30微米直径的通孔直径并且可能在同一层中同时制造不同几何尺寸和形状的通孔。
随着时间的推移，预期钻填技术和通孔柱沉积两者都将能够实现进一步微型化的并且具有更高密度的通孔和特征结构的基板的制造。然而，很明显的是，通孔柱技术的发展将会持续保持竞争能力。
基板能够实现芯片与其它元件的接口。芯片必须以提供可靠电连接的组装工艺接合在基板上，从而能够实现芯片与基板之间的电通信。
通过在插件内嵌入芯片来连接外界，能够实现缩减芯片封装体，缩短通向外界的连接，通过简化加工即取消基板组装工艺中的芯片而提供成本节省，并且潜在地增加了可靠性。
基本上，诸如模拟、数字和MEMS芯片的嵌入有源组件的概念涉及具有绕芯片的通孔的芯片支撑结构或基板的构造。
实现嵌入式芯片的一种办法是在晶片上的芯片阵列上制造芯片支撑结构，此处支撑结构的电路大于芯片单元的尺寸。这被称为扇出型晶片层封装(FOWLP)。虽然硅晶片的尺寸在增加，但是昂贵的材料组和制造工艺仍将直径尺寸限制在12英寸，由此限制了晶片上可放置的FOWLP单元的数目。尽管18英寸晶片受到关注的事实，但是所要求的投资、材料组和装备仍然未知。一次可处理的芯片支撑结构数目的限制增加了FOWLP的单元成本，并且使其对于要求高度竞争力价格的市场例如无线通信、家用电器以及汽车市场而言过于昂贵。
由于放置在硅晶片上作为扇出或扇入电路的金属特征结构被限制在数个微米的厚度，FOWLP还表现出性能上的限制。这形成了电阻问题的挑战。
另一可选的制造路径涉及对晶片分区以分隔芯片并将芯片嵌入到由介电层和铜互连构成的面板内。该可选路径的一个优点在于面板可以非常大，且该面板具有在单一工艺中嵌入的极大量的芯片。例如，仅作为举例而言，12英寸晶片能够实现一次性处理5mm×5mm尺寸的2500个FOWLP芯片，本申请人即珠海越亚目前所使用的面板为25英寸×21英寸，能够实现一次性处理10000个芯片。由于处理此类面板的价格显著低于晶片上处理的价格，且由于每个面板的生产能力比在晶片上的生产能力高出4倍，所以单位成本显著下降，由此打开新的市场。
在两种技术中，工业上采用的行间距和轨距随时间而缩短，对于标准的面板上技术从15微米下降到10微米，对于晶片上技术从5微米下降到2微米。
嵌入式的优点有很多，第一级组装成本例如引线接合、倒装芯片或SMD(表面安装设备)焊接等被取消。由于在单个产品中芯片和基板无缝连接，电性能得到改善。封装的芯片变得更薄，给出改进的规格，并且嵌入式芯片封装体的上表面被空出，可用于包括堆叠芯片(stacked die)和PoP(封装上封装)等技术的其它应用。
在基于FOWLP和面板的两种嵌入式芯片技术中，芯片被封装成阵列(在晶片上或在面板上)，并且一旦制造完成，通过切割进行分离。
本发明的实施方案解决了嵌入式芯片封装体的制造问题。
发明内容
一种制造嵌入式芯片封装的方法包括：获得芯片插座的阵列，使得每个芯片插座被框架所包围，所述框架具有第一聚合物的聚合物基质和围绕每个插座且穿过所述框架的至少一个通孔柱；将该蜂窝状阵列放置在透明胶带上，使得所述阵列的底面接触所述透明胶带；将芯片以端子朝下的方式设置在每个芯片插座中，使得所述芯片的底面接触所述透明胶带；利用透过所述胶带的光学成像，将所述芯片与所述通孔柱对准；在所述阵列的所述芯片上和周围施加封装材料，并固化所述封装材料以将所述芯片的五个面嵌入；对所述封装材料进行减薄和平坦化，以暴露出在所述阵列的底面上的所述通孔的上端；移除所述透明胶带；在所述阵列的底面和所述芯片的底面上施加导体特征结构层，以将每个芯片的至少一个端子与至少一个通孔连接；在所述阵列的顶面上施加导体特征结构层，使得至少一个导体从通孔延伸且至少部分地越过每个芯片；切割所述阵列以形成包括至少一个嵌入式芯片的单独芯片，所述至少一个嵌入式芯片具有接合至所述芯片附近的通孔的接触焊盘。
典型地，所述阵列包括长方形(oblong)单元(cell)的阵列。
典型地，所述芯片包括模拟处理器、数字处理器、传感器、滤波器和存储器中的至少一种。
优选地，所述框架包括在所述第一聚合物中的玻璃纤维增强体。
任选地，所述框架包括在所述第一聚合物中的织造玻璃纤维束。
典型地，所述封装材料包括第二聚合物基质。
典型地，所述封装材料包括模塑料。
典型地，所述封装材料包括至少一种聚合物片材，其敷设在框架和芯片上并进行热压。
典型地，所述封装材料还包括颗粒填料和短纤维填料中的至少一种。
在一种方法中，蜂窝状阵列通过以下步骤制造：获得牺牲载体；布设光刻胶层；图案化所述光刻胶，使其具有铜通孔栅格；在所述栅格中镀覆铜通孔柱；剥除光刻胶，用聚合物电介质层压所述铜通孔柱；对所述聚合物电介质进行减薄和平坦化以暴露出铜通孔的端部；移除所述载体；以及在所述聚合物电介质中机械加工出芯片插座。
任选地，所述牺牲载体是铜载体，其可通过将铜溶解而被移除。
典型地，该方法包括在沉积铜通孔之前在所述载体上施加蚀刻阻挡层。
优选地，所述蚀刻阻挡层包括镍。
任选地，在蚀刻掉铜载体的同时，利用蚀刻阻挡材料保护具有暴露的铜通孔端部的平坦化聚合物电介质。
在一些实施方案中，所述蚀刻阻挡材料是光刻胶。
典型地，在镍阻挡层上电镀铜种子层。
任选地，在沉积镍阻挡层之前电镀铜种子层。
在一些实施方案中，聚合物电介质还包括织造玻璃纤维束，其作为预成型体(prepreg)施加并随后固化。
一种制造蜂窝状阵列的替代方法包括：获得牺牲载体；布设光刻胶层；图案化所述光刻胶，使其具有铜通孔栅格和插座阵列；在所述栅格和阵列中镀覆铜通孔柱；剥除光刻胶；用聚合物电介质层压所述铜通孔柱和所述阵列；对所述聚合物电介质进行减薄和平坦化以暴露出铜通孔的端部和所述阵列；遮蔽所述铜通孔的端部，并选择性溶解所述阵列以形成插座，接着移除所述载体。
一种制造蜂窝状阵列的替代方法包括：获得包括覆铜聚合物基质的基板；钻出导通孔阵列；在所述导通孔内电镀铜；移除覆铜层，以及在整个基板上机械加工出插座。
典型地，移除覆铜层的步骤包括溶解、磨蚀和等离子体蚀刻中的至少一种。
任选地，所述聚合物基质包括玻璃纤维。
任选地，机械加工制造插座的步骤包括冲压和数控成型(CNC)中的至少一种。
附图说明
为了更好地理解本发明并示出本发明的实施方式，以下纯粹以举例的方式参照附图。
具体参照附图时，必须强调的是特定的图示是示例性的并且目的仅在于说明性地讨论本发明的优选实施方案，并且基于提供被认为是对于本发明的原理和概念方面的描述最有用和最易于理解的图示的原因而被呈现。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必需的详细程度来图示；参照附图的说明使本领域技术人员认识到本发明的几种形式可如何实际体现出来。在附图中：
图1是部分聚合物或复合材料栅格的示意图，其中具有芯片插座以及围绕插座的通孔；
图2是用于制造具有围绕通孔的嵌入式芯片的面板的示意图，示出面板的一部分，如一个方框，可如何具有用于不同类型芯片的插座；
图3是图1的部分聚合物或复合框架的示意图，其中在每个插座中具有芯片，该芯片被聚合物或复合材料如模塑料固定就位，例如；
图4是部分框架的示意性截面图，示出在每个插座中被聚合物材料固定的嵌入式芯片，还示出通孔和在面板两面上的焊盘；
图5是含有嵌入式芯片的芯片的示意性截面图；
图6是在相邻插座中含有一对不相似芯片的封装体的示意截面图；
图7是如图5所示的封装体的示意性底视图；
图8示出可如何在通过图8的工艺生产的面板中制造插座，可如何将芯片插入插座，接合至外界，然后分割为具有嵌入式芯片的独立封装；
图8(a)～8(v)示意性示出通过图8的工艺获得的中间结构；
图9是嵌入式芯片阵列的一部分的示意截面图。
具体实施方式
在以下说明中，涉及的是由在电介质基质中的金属通孔构成的支撑结构，特别是在聚合物基质中的铜通孔柱，如玻璃纤维增强的聚酰亚胺、环氧树脂或BT(双马来酰亚胺/三嗪)或它们的混合物。
可以制造包括具有大量通孔柱的极大阵列基板的大面板是珠海越亚(Access)的光刻胶和图案或面板镀覆和层压技术的特征，如在赫尔维茨(Hurwitz)等人的美国专利US 7,682,972、US 7,669,320和US 7,635,641中所描述的，其通过引用并入本文。这样的面板是基本平坦和基本光滑的。
利用光刻胶通过电镀制造通孔并且该通孔可窄于通过钻填形成的通孔是珠海越亚(Access)技术的另一特征。目前，最窄的钻填通孔为约60微米。通过利用光刻胶进行电镀，可以获得低于50微米，甚至小到30微米的分辨率。将IC接合至这样的基板是非常具有挑战性的。一种倒装芯片接合途径是提供与电介质表面齐平的铜焊盘。这种途径描述在本发明人的美国专利申请USSN 13/912,652中。
将芯片接合至插件的所有方法都是高成本的，引线接合和倒装芯片技术也是高成本的并且连接断裂会导致失效。
参照图1，示出芯片插座12的阵列10被框架16限定的部分，框架16包括聚合物基质和穿过聚合物基质框架16的金属通孔14的阵列。
阵列10可以是包括芯片插座阵列的面板的一部分，每个阵列10被聚合物基质框架所围绕和限定，该聚合物基质框架包括穿过聚合物基质框架的铜通孔栅格。
因此，每个芯片插座12被具有穿过所述框架18的若干铜通孔的聚合物框架18所围绕，绕插座12’排列。
框架18可由作为聚合物片材应用的聚合物或者可以由作为预成型体(prepreg)应用的玻璃纤维增强聚合物构成。它可具有一个或多个层。
参照图2，本申请人即珠海越亚公司的面板20典型地分成彼此被主框架分隔开的方块21、22、23、24的2×2阵列，主框架由水平框条25、垂直框条26和外框架27组成。方块包括图1中的芯片插座12的阵列。假定芯片尺寸为5mm×5mm并且珠海越亚的面板尺寸为21英寸×25英寸，因此该加工技术能够实现在每块面板上封装10000个芯片。相对而言，在12英寸晶片上(其为目前工业应用中最大的晶片)制造芯片封装体只能够实现一次性处理2500个芯片，所以将认识到在大面板上制造的规模经济性。
然而，适合该技术的面板在尺寸上是可以有所变化的。典型地，面板尺寸在约12英寸×12英寸到约24英寸×30英寸之间变动。当前应用中的一些标准尺寸为20英寸×16英寸和25英寸×21英寸。
面板20的所有方块不必具有相同尺寸的芯片插座12。例如，在图2的示意图中，右上方块22的芯片插座28大于其它方块21、23、24的芯片插座29。此外，不仅一个以上的方块22可用于不同尺寸的插座以便接纳不同尺寸的芯片，而且任意尺寸的任意子阵列可用于制造任意特定的芯片封装，因此不但可以制造高生产能力、少制程的小量芯片封装，而且能够实现为特定消费者同时处理不同的芯片封装，或者为不同消费者制造不同的封装。因此，面板20可以包括至少一个区域22和第二区域21，区域22具有用于容纳一种类型芯片的第一组外形尺寸的插座28，第二区域21具有用于容纳第二种类型芯片的第二组外形尺寸的插座29。
如前参照图1所述，每个芯片插座12(图2的28、29)被聚合物框架18包围，并在每个方块(图2的21、22、23、24)中设置有插座28(29)的阵列。
参照图3，在每个插座12中可以设置芯片35，并且围绕芯片35的空间可以填充封装材料36，其可以是或不是与用于制造框架16相同的聚合物。例如，可以是模塑料。在一些实施方案中，封装材料36和框架16的基质可以采用相同的聚合物。框架的聚合物基质可包括连续增强纤维，而用于填充在插座中的封装材料36的聚合物不能包括连续纤维。然而，封装材料36可以包括填料，其可包括例如短纤维或陶瓷颗粒，例如。
典型的芯片尺寸可以从约1mm×1mm直至约60mm×60mm，而且插座比芯片的每侧略大0.1mm至2.0mm以在容纳所需芯片时具有空隙。插件框架的厚度至少必须为芯片的深度，优选厚度多厚出10微米至100微米。典型地，框架的深度为芯片厚度再+20微米。芯片厚度本身能够为从25微米至400微米的范围，典型值为约100微米。
作为芯片35被嵌入到插座12中的结果，每个单独的芯片被具有绕每个芯片的边缘排列的从中穿过的通孔14的框架38所包围。
利用珠海越亚的通孔柱技术，进行图案镀覆或面板镀覆，接着进行选择性蚀刻，可以将通孔14制造成通孔柱，随后利用介电材料如聚合物膜或为了增加稳定性利用聚合物基质中的织造玻璃纤维束构成的预成型体来层压。在一个实施方案中，介电材料是Hitachi 705G。在另一实施方案中，采用MGC832 NXA NSFLCA。在第三实施方案中，可以采用Sumitomo GT-K。在另一实施方案中，采用Sumitomo LAZ-4785系列膜。在另一实施方案中，采用Sumitomo LAZ-6785系列。替代材料包括Taiyo的HBI和Zaristo-125或Ajinomoto的ABF GX材料系列。
作为替代方案，通孔可以利用公知的钻填技术制造。首先，制造基板，然后，在固化后利用机械或激光钻孔进行钻孔。然后，钻出的孔可以通过电镀填充铜。在这种情况下，基板可以是层压板。它通常包括聚合物或纤维增强的聚合物基质。
利用通孔柱而不是钻填技术制造通孔具有许多优点。在通孔柱技术中，由于所有通孔可以同时制造，而钻填技术需要单独钻孔，所以通孔柱技术更快。此外，由于钻出的通孔都是圆柱形的，而通孔柱可以具有任意形状。实际上，所有钻填的通孔都具有相同的尺寸(在公差范围内)，而通孔柱可以具有不同的形状和尺寸。而且，为了增加强度，优选聚合物基质是纤维增强的，典型地利用玻璃纤维织造束来增强。当聚合物内包含纤维的预成型体被敷设在直立的通孔柱上并固化后，通孔柱的特征是具有平滑且垂直的侧面。然而，在对复合材料进行钻孔时，钻填通孔典型地有所倾斜；典型地具有粗糙表面，其引起杂散电感，导致噪声。
通常，通孔14具有25微米到500微米范围的宽度。如果为圆柱形，如钻填所要求以及如在通孔柱中常见的那样，每个通孔可具有25到500微米的直径。
再参照图3，在制造具有嵌入通孔的聚合物基质框架16后，可以通过CNC(数控成型)或冲压来制造插座12。作为替代方案，采用面板镀覆或图案镀覆，可以沉积牺牲铜块。如果铜通孔柱14例如利用光刻胶进行选择性遮蔽，则可蚀刻掉该铜块以形成插座12。
可以利用绕每个插座12的框架38中具有通孔14的插座阵列38的聚合物框架来形成单个和多个芯片封装，包括多个芯片封装和构建多层芯片封装体。
一旦将芯片35设置在插座12中，可利用封装材料36将芯片就地固定，封装材料36典型地是聚合物，如模塑料、干膜B阶聚合物或预成型体。
参照图4，可以在嵌有芯片35的框架40的一面或两面上制造铜布线层42、43。典型地，芯片35布置成具有朝下的端子并且与扇出超过芯片35边缘的焊盘43接合。利用通孔14的优势，上表面上的焊盘42和下表面上的焊盘43允许通过称为PoP(封装上封装)的IC基板封装体的倒装芯片、引线接合组装工艺或BGA(球栅阵列)焊接工艺等来接合其他芯片。还应该注意到，在某些情况下，芯片或IC基板封装体还可以直接接合到通孔14的外端。基本上，应该认识到，上下焊盘42、43能够实现构建其他的通孔柱和布线特征结构层，以形成更复杂的结构，并且这种复杂结构仍能在其最外特征结构层上或暴露在其表面上的通孔层上容纳芯片或IC基板封装体。
示出切割工具45。应该认识到，面板40中的封装芯片35的阵列利用例如回转锯或激光容易被切割成单个芯片48。
参照图6，在一些实施方案中，相邻的芯片插座可以具有不同的外形尺寸，包括不同的尺寸和/或不同的形状。此外，封装可包括多于一个的芯片并且可包括不同的芯片。例如，处理器芯片35可设置在一个插座上并且接合设置在相邻插座中的存储器芯片55，这两个芯片被框架材料构成的框条所分隔开。
布线层42、43的导体可以接合至芯片通孔的端子。在当前技术状态中，通孔柱可以为约130微米长。当芯片35、55的厚于约130微米时，可能有必要将一个通孔堆叠在另一个通孔上。堆叠通孔的技术是已知的，其在赫尔维茨(Hurwitz)等的共同待审专利申请USSN 13/482,099和USSN 13/483,185中进行了讨论。
参照图7，从下方示出包括在聚合物框架16中的芯片55的芯片封装48，使得芯片55被框架16包围并且通孔14围绕芯片55的外周并穿过框架16。芯片设置在插座中并用通常为第二聚合物的封装材料36就地固定。出于稳定性考虑，框架16通常由纤维增强预成型体制造。封装材料36的第二聚合物可以是聚合物膜或模塑料。其可包括填料，也可包括短纤维。典型地如图所示，通孔14是简单圆柱形的通孔，但是它们可以具有不同的形状和尺寸。芯片55上的焊球57的一些球栅阵列通过扇出构型的焊盘43连接至通孔14。如图所示，可以具有直接接合至芯片下方基板的附加焊球。在一些实施方案中，基于通信和数据处理的考虑，至少一个通孔是同轴的通孔。加工同轴通孔的技术在例如待审专利申请USSN 13/483,185中给出。
除了为芯片堆叠提供接触之外，围绕芯片的通孔14可用于将芯片与其周围隔离并且提供法拉第屏蔽。这种屏蔽通孔可接合至焊盘，使其与芯片上的屏蔽通孔互连并为芯片提供屏蔽。
围绕芯片可以有多于一列的通孔，并且内通孔列可用于信号传递，而外通孔列可用于屏蔽。外通孔列可与制造在芯片上的实心铜块接合，该铜块可由此用作热沉以耗散由芯片产生的热。可采取这种方式封装不同的芯片。
本文所述的包括具有通孔的框架的嵌入式芯片技术尤其适合模拟处理，由于接触很短，并且每个芯片具有相对少量的接触。
应该认识到，该技术并非仅限于封装IC芯片。在一些实施方案中，芯片包括选自由熔断器、电容器、电感器和滤波器构成的组别的组件。用于加工电感器和滤波器的技术描述在赫尔维茨(Hurwitz)等的共同待审美国专利申请USSN 13/962,316中。
参照图8以及图8(a)-8(v)，一种在有机绝缘体上嵌入芯片的方法包括：制造各自被有机基质框架122限定的芯片插座126的栅格120，框架122还包括穿过有机基质框架122的至少一个通孔124-8(a)。如图所示，有机基质框架是具有嵌入的通孔柱的玻璃增强电介质，例如具有利用CNC(数控机床)冲压或机制的插座。作为替代方案，插座能够通过电镀铜并在保护通孔柱的同时溶解铜来制造。作为替代方案，插座能够从具有镀覆贯穿孔的层压板中冲压出。
芯片插座120的栅格设置在胶带130上-8(b)。胶带130通常为市售的可热分解或可在紫外线照射下分解的透明膜。
芯片132面朝下设置在栅格120的插座126中–8(c)，并且可以通过透过胶带成像来对准。芯片132在插座126中的设置通常是完全自动的。将封装材料134放置于芯片132和栅格120上–8(d)。在一个实施方案中，封装材料134是180微米厚的电介质膜，并且芯片132为100微米厚。然而，外形尺寸可有所变化。封装材料134通常具有约150微米至数百微米的厚度。封装材料134可以是模塑料。芯片132通常具有25微米至数百微米的厚度。重要的是，封装材料134的厚度超过芯片132的厚度数十微米。
框架120的介电材料122和施加在芯片132上的封装材料134可具有类似的基质，或者聚合物基质可极为不同。框架通常包括连续增强纤维，其可作为预成型体提供。封装材料134不包括连续纤维，但可包括短纤维和/或颗粒填料。
在电介质134上施加载体136–8(e)。移除胶带130–8(f)，暴露出芯片132的底侧。根据所使用的特定胶带，胶带130可以被烧毁或通过暴露于紫外线下而移除。在电介质上溅射种子层138(通常是钛，然后是铜)-8(g)。用于增强电镀铜与聚合物的粘附力的替代种子层包括铬和镍铬合金。施加光刻胶层140并将其图案化–步骤8(h)。在图案中电镀铜142–8(i)。剥除电介质膜或光刻胶140–8(j)，并且蚀刻掉溅射层138–8(k)。然后，在铜和芯片底侧上施加蚀刻阻挡层144–8(l)。蚀刻阻挡层144可以是干膜或光刻胶。使用例如氯化铜或氢氧化铵，蚀刻掉铜载体136–8(m)。将构造体减薄至暴露出框架和通孔端部–步骤8(n)，任选地，例如采用等离子体蚀刻剂，如比例为1:1-3:1范围的CF4和O2。可在等离子体蚀刻后进行化学机械抛光(CMP)。在减薄的聚合物134上溅射粘附金属种子层146，如钛(或铬或镍铬合金)-8(o)，接着溅射铜种子层148–8(p)。然后可以施加光刻胶层150–8(q)并且将其图案152化–步骤8(r)。然后在图案152中电镀铜154以形成接触铜通孔124的导体特征图案–步骤8(s)，并且从两侧剥除光刻胶–步骤8(t)。移除种子层146、148–8(u)并且分割阵列–8(v)。分割或切割可利用例如回转锯刃或其它切割技术，例如激光，来完成。
应该认识到，一旦在基板一侧上具有铜导体特征布线层142、146，可能利用球栅阵列(BGA)或接点栅格阵列(LGA)技术将芯片附到导体特征结构上。此外，可能构建其它的布线层。在所述构造中，在两个面上具有导体特征布线层142、146。因此，可以在一面或两面上构建其它层，能够实现封装上封装“PoP”以及类似构造。
参照图9，本发明的中心在于嵌入式芯片202的阵列构成的结构200，芯片202各自设置为具有向下的接触204的一面，在由通常为纤维增强聚合物的介电材料制成的框架206的插座中，其中芯片202被通常为聚合物的封装材料208包封，封装材料208将芯片202与框架206接合并且覆盖芯片202的与具有接触204一面的相对的面。具有至少一个通孔210，且通常具有围绕每个芯片202的嵌入在框架208中的多个通孔210，使得通孔210的端部暴露在结构的两面上，从而能够实现进一步的构建。通孔210可以是通过图案电镀或面板电镀并选择性蚀刻以移除过量金属，通常是铜，而制成的通孔柱。如有必要，如当框架深度大到难以在一个镀覆步骤中制造时，通孔210可以是短通孔柱的堆叠体，任选在其间具有焊盘。作为替代方案，通孔可以是镀覆的贯穿孔，例如通过钻填技术制成。
典型地，结构200是首先通过在通孔柱上层压聚合物电介质或通过在覆铜电介质面板(通常是层压板，然后移除覆层)上钻孔并对贯穿孔镀铜来制造框架206而制成。然后，通过选择性蚀刻铜通孔柱块或通过CNC或通过简单冲压，在具有嵌入通孔的基板上制造插座。利用可移除胶带作为框架下方膜，在每个插座中置入芯片202，接触204朝下，用典型地为聚合物也可以是模塑料或聚合物膜或预成型体的封装材料208包封芯片。封装材料可以包括无机填料，如短纤维或陶瓷颗粒。移除胶带，并向下蚀刻顶部电介质聚合物以暴露出通孔端部和芯片焊盘。
因此，本领域技术人员应该认识到本发明不限于上文中具体示出和描述的实施方案。本发明的范围仅由所附权利要求书限定并包括本领域技术人员在阅读前文后所能想到的上文所述各种技术特征的组合及子组合以及其变化和修改。
在权利要求书中，术语“包括”及其变化形式例如“包含”、“含有”等是指包括所列举的组件，但通常并不排除其他组件。

Claims (20)

1.一种制造嵌入式芯片封装体的方法，包括：
获得芯片插座的阵列，使得每个芯片插座被框架所包围，所述框架具有第一聚合物的聚合物基质和围绕每个插座且穿过所述框架的至少一个通孔柱；
将具有框架的所述阵列放置在透明胶带上，使得该蜂窝状阵列的底面接触所述透明胶带；
将芯片以端子朝下的方式设置在每个芯片插座中，使得所述芯片的底面接触所述透明胶带；
利用透过所述胶带的光学成像，将所述芯片与所述通孔柱对准；
在所述阵列的所述芯片上及周围施加封装材料，并固化所述封装材料，以将所述芯片的五个面嵌入；
对所述封装材料进行减薄和平坦化，以暴露出在所述阵列的顶面上的所述通孔的上端；
移除所述透明胶带；
在所述蜂窝状阵列的所述底面和所述芯片的所述底面上施加导体特征结构层，以将每个芯片的至少一个端子与至少一个通孔接合；
在所述蜂窝状阵列的顶面上施加导体特征结构层，使得至少一个导体从通孔延伸且至少部分地越过每个芯片；和
切割所述阵列以形成包括至少一个嵌入式芯片的分隔的芯片，所述至少一个嵌入式芯片具有接合至所述芯片附近的通孔的接触焊盘。
2.如权利要求1所述的方法，其中所述阵列包括长方形单元的阵列。
3.如权利要求1所述的方法，其中所述芯片包括模拟处理器、数字处理器、传感器、滤波器和存储器中的至少一种。
4.如权利要求1所述的方法，其中所述框架包括在所述第一聚合物中的玻璃纤维增强体。
5.如权利要求1所述的方法，其中所述框架包括在所述第一聚合物中的织造玻璃纤维束。
6.如权利要求1所述的方法，其中所述封装材料包括第二聚合物基质。
7.如权利要求1所述的方法，其中所述封装材料包括模塑料。
8.如权利要求1所述的方法，其中所述封装材料包括至少一种聚合物片材，其敷设在所述框架和所述芯片上并进行热压。
9.如权利要求6所述的方法，其中所述封装材料还包括颗粒填料和短纤维填料中的至少一种。
10.如权利要求1所述的方法，其中所述芯片插座的阵列通过以下步骤制造：
获得牺牲载体；
布设光刻胶层；
图案化所述光刻胶，使其具有铜通孔栅格；
在所述栅格中镀覆铜通孔柱；
剥除光刻胶；
用聚合物电介质层压所述铜通孔柱；
对所述聚合物电介质进行减薄和平坦化，以暴露出铜通孔的端部；
移除所述载体；以及
在所述聚合物电介质中机械加工出芯片插座。
11.如权利要求10所述的方法，其中所述牺牲载体是铜载体，其通过将铜溶解而被移除。
12.如权利要求10所述的方法，还包括在沉积铜通孔之前，在所述载体上施加蚀刻阻挡层。
13.如权利要求10所述的方法，其中在蚀刻掉铜载体的同时，利用蚀刻阻挡材料保护具有暴露的铜通孔端部的平坦化聚合物电介质。
14.如权利要求13所述的方法，其中所述蚀刻阻挡材料是光刻胶。
15.如权利要求10所述的方法，其中所述聚合物电介质还包括织造玻璃纤维束，并作为预成型体施加并随后固化。
16.如权利要求1所述的方法，其中所述芯片插座的阵列通过以下步骤制造：
获得牺牲载体；
布设光刻胶层；
图案化所述光刻胶，使其具有铜通孔栅格和插座阵列；
在所述栅格和所述阵列中镀覆铜通孔柱；
剥除光刻胶；
用聚合物电介质层压所述铜通孔柱和所述阵列；
对所述聚合物电介质进行减薄和平坦化，以暴露出铜通孔的端部和所述阵列；
遮蔽所述铜通孔的端部，并选择性溶解所述阵列以形成插座；以及
移除所述载体。
17.如权利要求1所述的方法，其中所述蜂窝状阵列通过以下步骤制造：
获得包括覆铜聚合物基质的基板；
钻出导通孔阵列；
在所述导通孔内电镀铜；
移除覆铜层，以及
在整个基板上机械加工出插座。
18.如权利要求17所述的方法，其中移除覆铜层的步骤包括溶解、磨蚀和等离子体蚀刻中的至少一种。
19.如权利要求17所述的方法，其中所述聚合物基质还包括玻璃纤维。
20.如权利要求17所述的方法，其中机械加工制造插座的步骤包括冲压和CNC中的至少一种。
CN201410478551.9A 2014-04-09 2014-09-18 嵌入式芯片的制造方法 Active CN104332414B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/249,282 2014-04-09
US14/249,282 US9240392B2 (en) 2014-04-09 2014-04-09 Method for fabricating embedded chips

Publications (2)

Publication Number Publication Date
CN104332414A true CN104332414A (zh) 2015-02-04
CN104332414B CN104332414B (zh) 2017-08-29

Family

ID=52407121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410478551.9A Active CN104332414B (zh) 2014-04-09 2014-09-18 嵌入式芯片的制造方法

Country Status (5)

Country Link
US (1) US9240392B2 (zh)
JP (1) JP6090295B2 (zh)
KR (1) KR101648365B1 (zh)
CN (1) CN104332414B (zh)
TW (1) TWI625839B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104270885A (zh) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 具有聚合物基质的插件框架及其制造方法
KR101842426B1 (ko) * 2015-08-26 2018-05-14 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 내장형 다이 패키지, 칩 패키지 제조방법, 다층 인터포저 및 칩 패키지
CN108471702A (zh) * 2018-05-15 2018-08-31 苏州盛达胶粘制品有限公司 一种导热导电泡棉胶带及其制作方法
CN110462855A (zh) * 2017-03-31 2019-11-15 3M创新有限公司 包括固体半导体管芯的电子装置
CN111952201A (zh) * 2020-07-14 2020-11-17 珠海越亚半导体股份有限公司 一种嵌入式封装基板的制造方法
CN114420676A (zh) * 2022-03-31 2022-04-29 长电集成电路(绍兴)有限公司 一种降低翘曲的芯片级封装结构及其制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
JP6723236B2 (ja) 2014-11-05 2020-07-15 コーニング インコーポレイテッド バイアボトムアップ電解メッキ方法
US9570406B2 (en) * 2015-06-01 2017-02-14 Qorvo Us, Inc. Wafer level fan-out with electromagnetic shielding
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
DE102016124525B4 (de) * 2016-12-15 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Modul mit Leuchtdiodenchips und Verfahren zum Herstellen eines Moduls mit einer Mehrzahl von Leuchtdiodenchips
KR101933421B1 (ko) * 2017-10-27 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지 모듈
JP7130047B2 (ja) * 2017-12-06 2022-09-02 安徽▲雲▼塔▲電▼子科技有限公司 集積回路モジュール構造及びその製作方法
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
CN108996464B (zh) * 2018-06-08 2020-05-22 北京协同创新研究院 一种类扇出多器件混合集成柔性微系统及其制备方法
WO2020021666A1 (ja) * 2018-07-25 2020-01-30 株式会社Ｆｕｊｉ 決定装置及びこれを備えるチップ装着装置
CN113196561B (zh) 2018-12-20 2022-08-23 京瓷Avx元器件公司 包括减少回波信号的突出部的多层滤波器
JP7288055B2 (ja) 2018-12-20 2023-06-06 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 少なくとも２つのビアと接続されたコンデンサを備える多層フィルタ
US11595013B2 (en) 2018-12-20 2023-02-28 KYOCERA AVX Components Corporation Multilayer electronic device including a high precision inductor
JP2022515134A (ja) 2018-12-20 2022-02-17 エイブイエックス コーポレイション 高周波数多層フィルタ
JP7355827B2 (ja) 2018-12-20 2023-10-03 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス
US10968097B2 (en) 2019-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Support structure for MEMS device with particle filter
US10941034B1 (en) 2019-08-16 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Particle filter for MEMS device
US11183477B2 (en) * 2019-09-26 2021-11-23 Intel Corporation Mixed hybrid bonding structures and methods of forming the same
CN111884613B (zh) * 2020-06-19 2021-03-23 珠海越亚半导体股份有限公司 一种具有空气谐振腔的嵌埋封装结构的制造方法
KR20220021755A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 안테나를 포함하는 반도체 패키지
CN113270327B (zh) * 2021-07-20 2021-12-07 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523886B (en) * 2000-12-29 2003-03-11 Kinsus Interconnect Tech Corp Cavity down ball grid array carry plate structure by laser drill to enhance heat dissipation chip embedment and its manufacturing method
JP2007188930A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20080079147A1 (en) * 2006-09-29 2008-04-03 Hill Michael J Embedded array capacitor with side terminals
CN101221936A (zh) * 2007-01-03 2008-07-16 育霈科技股份有限公司 具有晶粒置入通孔之晶圆级封装及其方法
US20100006331A1 (en) * 2008-07-11 2010-01-14 Unimicron Technology Corporation Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same
CN102412219A (zh) * 2010-09-22 2012-04-11 星科金朋有限公司 具有主动表面热移除的集成电路封装系统及其制造方法
CN103187365A (zh) * 2012-06-25 2013-07-03 珠海越亚封装基板技术股份有限公司 多层电子支撑结构的层间对准

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280079B2 (ja) * 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
KR100982795B1 (ko) * 2008-07-10 2010-09-16 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8980696B2 (en) * 2011-11-09 2015-03-17 Freescale Semiconductor, Inc. Method of packaging semiconductor die
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523886B (en) * 2000-12-29 2003-03-11 Kinsus Interconnect Tech Corp Cavity down ball grid array carry plate structure by laser drill to enhance heat dissipation chip embedment and its manufacturing method
JP2007188930A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
US20080079147A1 (en) * 2006-09-29 2008-04-03 Hill Michael J Embedded array capacitor with side terminals
CN101221936A (zh) * 2007-01-03 2008-07-16 育霈科技股份有限公司 具有晶粒置入通孔之晶圆级封装及其方法
US20100006331A1 (en) * 2008-07-11 2010-01-14 Unimicron Technology Corporation Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same
CN102412219A (zh) * 2010-09-22 2012-04-11 星科金朋有限公司 具有主动表面热移除的集成电路封装系统及其制造方法
CN103187365A (zh) * 2012-06-25 2013-07-03 珠海越亚封装基板技术股份有限公司 多层电子支撑结构的层间对准

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104270885A (zh) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 具有聚合物基质的插件框架及其制造方法
KR101842426B1 (ko) * 2015-08-26 2018-05-14 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 내장형 다이 패키지, 칩 패키지 제조방법, 다층 인터포저 및 칩 패키지
CN110462855A (zh) * 2017-03-31 2019-11-15 3M创新有限公司 包括固体半导体管芯的电子装置
CN108471702A (zh) * 2018-05-15 2018-08-31 苏州盛达胶粘制品有限公司 一种导热导电泡棉胶带及其制作方法
CN111952201A (zh) * 2020-07-14 2020-11-17 珠海越亚半导体股份有限公司 一种嵌入式封装基板的制造方法
CN111952201B (zh) * 2020-07-14 2022-02-18 珠海越亚半导体股份有限公司 一种嵌入式封装基板的制造方法
CN114420676A (zh) * 2022-03-31 2022-04-29 长电集成电路(绍兴)有限公司 一种降低翘曲的芯片级封装结构及其制备方法
CN114420676B (zh) * 2022-03-31 2022-06-14 长电集成电路(绍兴)有限公司 一种降低翘曲的芯片级封装结构及其制备方法

Also Published As

Publication number Publication date
JP2015201620A (ja) 2015-11-12
TWI625839B (zh) 2018-06-01
TW201539699A (zh) 2015-10-16
KR101648365B1 (ko) 2016-09-01
KR20150117195A (ko) 2015-10-19
US20150294896A1 (en) 2015-10-15
US9240392B2 (en) 2016-01-19
CN104332414B (zh) 2017-08-29
JP6090295B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
CN104332414A (zh) 嵌入式芯片的制造方法
CN104269384A (zh) 嵌入式芯片
CN105679682B (zh) 具有矩形空腔阵列的聚合物框架的制造方法
US9911700B2 (en) Embedded packages
US10446335B2 (en) Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
KR101542749B1 (ko) 폴리머 유전체에 매립된 박막 커패시터
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
KR20140134243A (ko) 일체식 패러데이 실딩을 갖는 ic 지지 구조체
US9949373B2 (en) Interposer frame with polymer matrix and methods of fabrication
KR101732471B1 (ko) 다층 복합 전자 구조체 및 그 일면을 종결시키는 방법
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임
KR20150126767A (ko) 폴리머 프레임이 커패시터와 직렬인 적어도 하나의 비아를 구비하도록 하는, 칩용 폴리머 프레임

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 519175 FPC Workshop 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee after: Zhuhai Yueya Semiconductor Co., Ltd.

Address before: 519173 South First and Second Floors of FPC Plant in Fongzheng PCB Industrial Park, Hushan Village, Fushan Industrial Zone, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co., Ltd.

CP03 Change of name, title or address
CB03 Change of inventor or designer information

Inventor after: Chen Xianming

Inventor after: Joer Hurwitz

Inventor after: Huang Shifu

Inventor before: Joer Hurwitz

Inventor before: Huang Shifu

CB03 Change of inventor or designer information