TWI625839B - Embedded chip manufacturing method - Google Patents

Embedded chip manufacturing method Download PDF

Info

Publication number
TWI625839B
TWI625839B TW103133066A TW103133066A TWI625839B TW I625839 B TWI625839 B TW I625839B TW 103133066 A TW103133066 A TW 103133066A TW 103133066 A TW103133066 A TW 103133066A TW I625839 B TWI625839 B TW I625839B
Authority
TW
Taiwan
Prior art keywords
chip
array
copper
polymer
socket
Prior art date
Application number
TW103133066A
Other languages
English (en)
Other versions
TW201539699A (zh
Inventor
Hurwitz Dror
Alex Huang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of TW201539699A publication Critical patent/TW201539699A/zh
Application granted granted Critical
Publication of TWI625839B publication Critical patent/TWI625839B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

一種製造嵌入式芯片封裝體的方法，包括以下步驟：獲得芯片插座的蜂窩狀陣列，使得每個芯片插座被框架所包圍，框架具有第一聚合物的聚合物基質和圍繞每個插座且穿過框架的至少一個通孔柱；將蜂窩狀陣列放置在透明膠帶上，使得蜂窩狀陣列的底面接觸透明膠帶；將芯片以端子朝下(倒裝芯片)的方式設置在每個芯片插座中，使得芯片的底面接觸透明膠帶；利用透過膠帶的光學成像，將芯片與通孔柱對準；在蜂窩狀陣列的芯片上及周圍施加封裝材料，並固化封裝材料以將芯片的五個面嵌入；對封裝材料進行減薄和平坦化，以暴露出在陣列的頂面上的通孔的上端；移除透明膠帶；在蜂窩狀陣列的底面和芯片的底面上施加導體特徵結構層，以將每個芯片的至少一個端子與至少一個通孔接合；在蜂窩狀陣列的頂面上施加導體特徵結構層，使得至少一個導體從通孔延伸且至少部分地越過每個芯片；切割陣列以形成包括至少一個嵌入式芯片的分隔的芯片，該嵌入式芯片具有接合至芯片附近的通孔的接觸焊盤。

Description

嵌入式芯片的製造方法
本發明涉及芯片封裝，具體涉及嵌入式芯片。
在對於越來越複雜的電子元件的小型化需求越來越大的帶動下，諸如電腦和電信設備等消費電子產品的集成度越來越高。這已經形成對支撐結構如IC基板和IC插件具有通過介電材料彼此電絕緣且高密度的多個導電層和通孔的需要。
這種支撐結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平坦度、散熱性好和有競爭力的單價。
在實現這些要求的各種途徑中，一種廣泛實施的形成層間互連通孔的加工技術是採用激光鑽孔，所鑽出的孔穿透後續佈置的介電基板直到最後的金屬層，後續填充金屬，通常是銅，該金屬通過鍍覆技術沈積在其中。這種成孔途徑有時也被稱為“鑽填(drill & fill)”，由此形成的通孔可稱為“鑽填通孔”。
鑽填通孔途徑具有多個缺點。由於每個通孔要求單獨鑽孔，所以生產率受限並且製造複雜的多通孔IC基板和插件的成本變得高昂。在大型陣列中，通過鑽填方法難以生產出高密度和高品質的彼此緊密相鄰且具有不同的尺寸和形狀的通孔。此外，激光鑽出的通孔具有穿過介電材料 厚度的粗糙側壁和內向錐度。該錐度減小了通孔的有效直徑。特別是在超小通孔直徑的情況下，也可能對於在先的導電金屬層的電接觸產生不利影響，由此導致可靠性問題。此外，在被鑽的電介質是包括聚合物基質中的玻璃或陶瓷纖維的複合材料時，側壁特別粗糙，並且這種粗糙度可能會引起附加雜散電感。
鑽出的導通孔的填充過程通常是通過銅電鍍來完成的。電鍍填充鑽孔會引起凹坑，即在通孔端部出現小坑。或者，當通孔通道被填充超過其容納量的銅時，可能造成溢出，從而形成突出超過周圍材料的半球形上表面。凹坑和溢出二者往往在如製造高密度基板和插件時所要求的後續上下堆疊通孔時形成困難。此外，應該認識到，大的通孔通道難以均勻填充，特別是在其位於插件或IC基板設計的同一互連層內的較小通孔附近時。
可接受的尺寸範圍和可靠性正在隨著時間的推移而改善。然而，上文所述的缺點是鑽填技術的內在缺陷，並且預計會限制可能的通孔尺寸範圍。還應該注意的是，激光鑽孔是形成圓形通孔通道的最好方法。雖然理論上可以通過激光銑削製造狹縫形狀的通孔通道，但是實際上，可製造的幾何形狀範圍比較有限，並且在給定支撐結構中的通孔典型地是圓柱形的並且是基本相同的。
通過鑽填製造通孔是昂貴的，並且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
在複合介電材料中激光鑽出的通孔實際上被限制在60×10-6m 的最小直徑，並且由於所涉及的燒蝕過程以及所鑽的複合材料的性質，甚至因此而遭受到顯著的錐度形狀以及粗糙側壁的不利影響。
除了上文所述的激光鑽孔的其它限制外，鑽填技術的另一限制在於難以在同一層中形成不同直徑的通孔，這是由於當鑽出不同尺寸的通孔通道然後用金屬填充以製造不同尺寸通孔時，通孔通道的填充速率不同所致。結果，由於不可能對不同尺寸通孔同時優化沈積技術，作為鑽填技術的特徵性的凹坑或溢出的典型問題進一步惡化。
克服鑽填途徑的多個缺點的可選解決方案是利用又稱為“圖案鍍覆(pattern plating)”的技術，通過在光刻膠中形成的圖案內沈積銅或其它金屬來製造通孔。
在圖案鍍覆中，首先沈積種子層。然後在其上沈積光刻膠層，隨後曝光形成圖案，並且選擇性地移除以製成暴露出種子層的溝槽。通過將銅沈積到光刻膠溝槽中來形成通孔柱。然後移除剩餘的光刻膠，蝕刻掉種子層，並在其上及其周邊層壓典型地為聚合物浸漬玻璃纖維氈的介電材料，以包圍所述通孔柱。然後，可以使用各種技術和工藝來平坦化所述介電材料，移除其一部分以暴露出通孔柱的端部，從而允許由此導電接地，用於在其上構建下一金屬層。可在其上通過重複該工藝來沈積後續的金屬導體層和通孔柱，以構建期望的多層結構。
在一個替代性的但緊密關聯的技術即下文所稱的“面板鍍覆(panel plating)”中，將連續的金屬或合金層沈積到基板上。在基板的端部沈積光刻膠層，並在其中顯影出圖案。剝除被顯影的光刻膠圖案，選 擇性地暴露出其下的金屬，該金屬然後可被蝕刻掉。未顯影的光刻膠保護下方的金屬不被蝕刻掉，並留下直立的特徵結構和通孔的圖案。
在剝除未顯影的光刻膠後，可以在直立的銅特徵結構和/或通孔柱周圍或上方層壓介電材料，如聚合物浸漬玻璃纖維氈。在平坦化後，可通過重複該工藝在其上沈積後續的金屬導體層和通孔柱，以構建期望的多層結構。
通過上述圖案鍍覆或面板鍍覆方法形成的通孔層典型地被稱為銅制的“通孔柱(via post)”和特徵結構層。
應該認識到，微電子演化的總體推動力涉及製造更小、更薄、更輕和更大功率的具有高可靠性產品。使用厚且有芯的互連不能得到超輕薄的產品。為了在互連IC基板或“插件”中形成更高密度的結構，要求具有甚至更小連接的更多層。
如果在銅或其它合適的犧牲基板上沈積鍍覆層壓結構，則可以蝕刻掉基板，留下獨立的無芯層壓結構。可以在預先附著至犧牲基板上的側面上沈積其它層，由此能夠實現雙面積層，從而最大限度地減少翹曲並有助於實現平坦化。
一種製造高密度互連的靈活技術是構建圖案或面板鍍覆的多層結構，所述多層結構由在介電基質中的具有多種幾何形狀和形態的金屬通孔或通孔柱特徵結構組成。該金屬可以是銅，電介質可以是膜聚合物或纖維增強聚合物，典型採用的是具有高玻璃化轉變溫度(Tg)的聚合物，如聚醯亞胺或環氧樹脂，例如。這些互連可以是有芯的或無芯的，並可包 括用於堆疊元件的空腔。它們可具有奇數或偶數層。實現技術描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現有專利中。
例如，赫爾維茨(Hurwitz)等人的題為“高級多層無芯支撐結構及其製造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種製造包括在電介質中的通孔陣列的獨立膜的方法，所述膜用作構建優異的電子支撐結構的前體，該方法包括以下步驟：在包圍犧牲載體的電介質中製造導電通孔膜，和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化，隨後對通孔進行端子化來形成。該公報通過引用全文併入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其製造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種製造IC支撐體的方法，所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊體，所述第一IC芯片可接合至所述IC支撐體，所述第二IC芯片可接合在所述IC支撐體內部的空腔中，其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報通過引用全文併入本文。
赫爾維茨(Hurwitz)等人的題為“集成電路支撐結構及其製造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種製造電子基板的方法，包括以下步驟：(A)選擇第一基礎層；(B)將蝕刻阻擋層沈積到所述第一基礎層上；(C)構建交替的導電層和絕緣層的第一半堆疊體，所述導電層通過貫穿絕緣層的通孔而互連；(D)將第二基礎層施加到所述第一半堆疊體上；(E)將光刻膠保護塗層施加到第二基礎層上；(F)蝕刻掉所述第一基礎層；(G)移除所述光刻膠保護塗層；(H)移除所述第一蝕刻阻擋層；(I)構建交替的導電層和絕緣層的第二半堆疊體，導電層通過貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造；(J)將絕緣層施加到交替的導電層和絕緣層的所述第二半堆疊體上；(K)移除所述第二基礎層，以及，(L)通過將通孔端部暴露在所述堆疊體的外表面上並對其施加端子來對基板進行端子化。該公報通過引用全文併入本文。
在美國專利US7,682,972、US7,669,320和US7,635,641中描述的通孔柱技術使得可以同時電鍍大量通孔從而實現大規模生產。如前所述，現有的鑽填通孔具有約60微米的有效最小直徑。與之區別的是，採用光刻膠和電鍍的通孔柱技術能夠獲得更高的通孔密度。可能實現小至30微米直徑的通孔直徑並且可能在同一層中同時製造不同幾何尺寸和形狀的通孔。
隨著時間的推移，預期鑽填技術和通孔柱沈積兩者都將能夠實現進一步微型化的並且具有更高密度的通孔和特徵結構的基板的製造。然而，很明顯的是，通孔柱技術的發展將會持續保持競爭能力。
基板能夠實現芯片與其它元件的接口。芯片必須以提供可靠 電連接的組裝工藝接合在基板上，從而能夠實現芯片與基板之間的電通信。
通過在插件內嵌入芯片來連接外界，能夠實現縮減芯片封裝體，縮短通向外界的連接，通過簡化加工即取消基板組裝工藝中的芯片而提供成本節省，並且潛在地增加了可靠性。
基本上，諸如模擬、數字和MEMS芯片的嵌入有源組件的概念涉及具有繞芯片的通孔的芯片支撐結構或基板的構造。
實現嵌入式芯片的一種辦法是在晶片上的芯片陣列上製造芯片支撐結構，此處支撐結構的電路大於芯片單元的尺寸。這被稱為扇出型晶片層封裝(FOWLP)。雖然矽晶片的尺寸在增加，但是昂貴的材料組和製造工藝仍將直徑尺寸限制在12英寸，由此限制了晶片上可放置的FOWLP單元的數目。儘管18英寸晶片受到關注的事實，但是所要求的投資、材料組和裝備仍然未知。一次可處理的晶片支撐結構數目的限制增加了FOWLP的單元成本，並且使其對於要求高度競爭力價格的市場例如無線通信、家用電器以及汽車市場而言過於昂貴。
由於放置在矽晶片上作為扇出或扇入電路的金屬特徵結構被限制在數個微米的厚度，FOWLP還表現出性能上的限制。這形成了電阻問題的挑戰。
另一可選的製造路徑涉及對晶片分區以分隔芯片並將芯片嵌入到由介電層和銅互連構成的面板內。該可選路徑的一個優點在於面板可以非常大，且該面板具有在單一工藝中嵌入的極大量的芯片。例如，僅作為舉例而言，12英寸晶片能夠實現一次性處理5mm×5mm尺寸的2500個 FOWLP晶片，本申請人即珠海越亞目前所使用的面板為25英寸×21英寸，能夠實現一次性處理10000個晶片。由於處理此類面板的價格顯著低於晶片上處理的價格，且由於每個面板的生產能力比在晶片上的生產能力高出4倍，所以單位成本顯著下降，由此打開新的市場。
在兩種技術中，工業上採用的行間距和軌距隨時間而縮短，對於標準的面板上技術從15微米下降到10微米，對於晶片上技術從5微米下降到2微米。
嵌入式的優點有很多，第一級組裝成本例如引線接合、倒裝晶片或SMD(表面安裝設備)焊接等被取消。由於在單個產品中芯片和基板無縫連接，電性能得到改善。封裝的芯片變得更薄，給出改進的規格，並且嵌入式芯片封裝體的上表面被空出，可用於包括堆疊芯片(stacked die)和PoP(封裝上封裝)等技術的其它應用。
在基於FOWLP和面板的兩種嵌入式芯片技術中，芯片被封裝成陣列(在晶片上或在面板上)，並且一旦製造完成，通過切割進行分離。
本發明的實施方案解決了嵌入式芯片封裝體的製造問題。
一種製造嵌入式芯片封裝的方法包括：獲得芯片插座的陣列，使得每個芯片插座被框架所包圍，所述框架具有第一聚合物的聚合物基質和圍繞每個插座且穿過所述框架的至少一個通孔柱；將該蜂窩狀陣列放置在透明膠帶上，使得所述陣列的底面接觸所述透明膠帶；將芯片以端子朝下的方式設置在每個芯片插座中，使得所述芯片的底面接觸所述透明 膠帶；利用透過所述膠帶的光學成像，將所述芯片與所述通孔柱對準；在所述陣列的所述芯片上和周圍施加封裝材料，並固化所述封裝材料以將所述芯片的五個面嵌入；對所述封裝材料進行減薄和平坦化，以暴露出在所述陣列的底面上的所述通孔的上端；移除所述透明膠帶；在所述陣列的底面和所述芯片的底面上施加導體特徵結構層，以將每個芯片的至少一個端子與至少一個通孔連接；在所述陣列的頂面上施加導體特徵結構層，使得至少一個導體從通孔延伸且至少部分地越過每個芯片；切割所述陣列以形成包括至少一個嵌入式芯片的單獨芯片，所述至少一個嵌入式芯片具有接合至所述芯片附近的通孔的接觸焊盤。
典型地，所述陣列包括長方形(oblong)單元(cell)的陣列。
典型地，所述芯片包括模擬處理器、數字處理器、傳感器、濾波器和存儲器中的至少一種。
優選地，所述框架包括在所述第一聚合物中的玻璃纖維增強體。
任選地，所述框架包括在所述第一聚合物中的織造玻璃纖維束。
典型地，所述封裝材料包括第二聚合物基質。
典型地，所述封裝材料包括模塑膠。
典型地，所述封裝材料包括至少一種聚合物片材，其敷設在框架和芯片上並進行熱壓。
典型地，所述封裝材料還包括顆粒填料和短纖維填料中的至少一種。
在一種方法中，蜂窩狀陣列通過以下步驟製造：獲得犧牲載體；佈設光刻膠層；圖案化所述光刻膠，使其具有銅通孔柵格；在所述柵格中鍍覆銅通孔柱；剝除光刻膠，用聚合物電介質層壓所述銅通孔柱；對所述聚合物電介質進行減薄和平坦化以暴露出銅通孔的端部；移除所述載體；以及在所述聚合物電介質中機械加工出芯片插座。
任選地，所述犧牲載體是銅載體，其可通過將銅溶解而被移除。
典型地，該方法包括在沉積銅通孔之前在所述載體上施加蝕刻阻擋層。
優選地，所述蝕刻阻擋層包括鎳。
任選地，在蝕刻掉銅載體的同時，利用蝕刻阻擋材料保護具有暴露的銅通孔端部的平坦化聚合物電介質。
在一些實施方案中，所述蝕刻阻擋材料是光刻膠。
典型地，在鎳阻擋層上電鍍銅種子層。
任選地，在沈積鎳阻擋層之前電鍍銅種子層。
在一些實施方案中，聚合物電介質還包括織造玻璃纖維束，其作為預成型體(prepreg)施加並隨後固化。
一種製造蜂窩狀陣列的替代方法包括：獲得犧牲載體；佈設光刻膠層；圖案化所述光刻膠，使其具有銅通孔柵格和插座陣列；在所述柵格和陣列中鍍覆銅通孔柱；剝除光刻膠；用聚合物電介質層壓所述銅通 孔柱和所述陣列；對所述聚合物電介質進行減薄和平坦化以暴露出銅通孔的端部和所述陣列；遮蔽所述銅通孔的端部，並選擇性溶解所述陣列以形成插座，接著移除所述載體。
一種製造蜂窩狀陣列的替代方法包括：獲得包括覆銅聚合物基質的基板；鑽出導通孔陣列；在所述導通孔內電鍍銅；移除覆銅層，以及在整個基板上機械加工出插座。
典型地，移除覆銅層的步驟包括溶解、磨蝕和等離子體蝕刻中的至少一種。
任選地，所述聚合物基質包括玻璃纖維。
任選地，機械加工製造插座的步驟包括衝壓和數控成型(CNC)中的至少一種。
10‧‧‧陣列
12‧‧‧插座
12’‧‧‧插座
14‧‧‧通孔
16‧‧‧框架
18‧‧‧框架
20‧‧‧面板
21、22、23、24‧‧‧方塊
25‧‧‧水平框條
26‧‧‧垂直框條
27‧‧‧外框架
28、29‧‧‧插座
35‧‧‧芯片
36‧‧‧封裝材料
38‧‧‧框架、插座陣列
40‧‧‧框架、面板
42、43‧‧‧佈線層、焊盤
45‧‧‧切割工具
48‧‧‧芯片
55‧‧‧芯片
57‧‧‧焊球
120‧‧‧柵格
122‧‧‧框架
124‧‧‧通孔
126‧‧‧插座
130‧‧‧膠帶
132‧‧‧芯片
134‧‧‧封裝材料、電介質
136‧‧‧載體
138‧‧‧濺射種子層、濺射層
140‧‧‧光刻膠層
142‧‧‧佈線層
144‧‧‧阻擋層
146‧‧‧種子層、佈線層
148‧‧‧種子層
150‧‧‧光刻膠層
152‧‧‧圖案
154‧‧‧銅
200‧‧‧結構
202‧‧‧芯片
204‧‧‧接觸
206‧‧‧框架
208‧‧‧框架、封裝材料
210‧‧‧通孔
圖1是部分聚合物或複合材料柵格的示意圖，其中具有芯片插座以及圍繞插座的通孔；圖2是用於製造具有圍繞通孔的嵌入式芯片的面板的示意圖，示出面板的一部分，如一個方框，可如何具有用於不同類型芯片的插座；圖3是圖1的部分聚合物或複合框架的示意圖，其中在每個插座中具有芯片，該芯片被聚合物或複合材料如模塑膠固定就位，例如；圖4是部分框架的示意性截面圖，示出在每個插座中被聚合物材料固定的嵌入式芯片，還示出通孔和在面板兩面上的焊盤； 圖5是含有嵌入式芯片的芯片的示意性截面圖；圖6是在相鄰插座中含有一對不相似芯片的封裝體的示意截面圖；圖7是如圖5所示的封裝體的示意性底視圖；圖8示出可如何在通過圖8的工藝生產的面板中製造插座，可如何將芯片插入插座，接合至外界，然後分割為具有嵌入式芯片的獨立封裝；圖8(a)~8(v)示意性示出通過圖8的工藝獲得的中間結構；圖9是嵌入式芯片陣列的一部分的示意截面圖。
為了更好地理解本發明並示出本發明的實施方式，以下純粹以舉例的方式參照附圖。
具體參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。在附圖中：在以下說明中，涉及的是由在電介質基質中的金屬通孔構成的支撐結構，特別是在聚合物基質中的銅通孔柱，如玻璃纖維增強的聚醯亞胺、環氧樹脂或BT(雙馬來醯亞胺/三嗪)或它們的混合物。
可以製造包括具有大量通孔柱的極大陣列基板的大面板是珠海越亞(Access)的光刻膠和圖案或面板鍍覆和層壓技術的特徵，如在
參照圖1，示出芯片插座12的陣列10被框架16限定的部分，框架16包括聚合物基質和穿過聚合物基質的金屬通孔14的陣列。
陣列10可以是包括芯片插座陣列的面板的一部分，每個陣列10被聚合物基質框架所圍繞和限定，該聚合物基質框架包括穿過聚合物基質框架的銅通孔柵格。
因此，每個芯片插座12被具有穿過所述框架18的若幹銅通孔的聚合物框架18所圍繞，繞插座12’排列。
框架18可由作為聚合物片材應用的聚合物或者可以由作為預成型體(prepreg)應用的玻璃纖維增強聚合物構成。它可具有一個或多個層。
參照圖2，本申請人即珠海越亞公司的面板20典型地分成彼此被主框架分隔開的方塊21、22、23、24的2×2陣列，主框架由水平框條25、垂直框條26和外框架27組成。方塊包括圖1中的芯片插座12的陣列。假定芯片尺寸為5mm×5mm並且珠海越亞的面板尺寸為21英寸×25英寸，因此該加工技術能夠實現在每塊面板上封裝10000個晶片。相對而言，在12英寸晶片上(其為目前工業應用中最大的晶片)製造晶片封裝體只能夠實現一次性處理2500個晶片，所以將認識到在大面板上製造的規模經濟性。
然而，適合該技術的面板在尺寸上是可以有所變化的。典型地，面板尺寸在約12英寸×12英寸到約24英寸×30英寸之間變動。當前應用中的一些標準尺寸為20英寸×16英寸和25英寸×21英寸。
面板20的所有方塊不必具有相同尺寸的芯片插座12。例如，在圖2的示意圖中，右上方塊22的芯片插座28大於其它方塊21、23、24的芯
參照圖2，本申請人即珠海越亞公司的面板20典型地分成彼此被主框架分隔開的方塊21、22、23、24的2×2陣列，主框架由水平框條25、垂直框條26和外框架27組成。方塊包括圖1中的芯片插座12的陣列。假定芯片尺寸為5mm×5mm並且珠海越亞的面板尺寸為21英寸×25英寸，因此該加工技術能夠實現在每塊面板上封裝10000個晶片。相對而言，在12英寸晶片上(其為目前工業應用中最大的晶片)製造晶片封裝體只能夠實現一次性處理2500個晶片，所以將認識到在大面板上製造的規模經濟性。
然而，適合該技術的面板在尺寸上是可以有所變化的。典型地，面板尺寸在約12英寸×12英寸到約24英寸×30英寸之間變動。當前應用中的一些標準尺寸為20英寸×16英寸和25英寸×21英寸。
面板20的所有方塊不必具有相同尺寸的芯片插座12。例如，在圖2的示意圖中，右上方塊22的芯片插座28大於其它方塊21、23、24的芯片插座29。此外，不僅一個以上的方塊22可用於不同尺寸的插座以便接納不同尺寸的芯片，而且任意尺寸的任意子陣列可用於製造任意特定的芯片封裝，因此不但可以製造高生產能力、少制程的小量芯片封裝，而且能夠實現為特定消費者同時處理不同的芯片封裝，或者為不同消費者製造不同的封裝。因此，面板20可以包括至少一個區域22和第二區域21，區域22具有用於容納一種類型芯片的第一組外形尺寸的插座28，第二區域21具有用於容納第二種類型芯片的第二組外形尺寸的插座29。
如前參照圖1所述，每個芯片插座12(圖2的28、29)被聚合物框架18包圍，並在每個方塊(圖2的21、22、23、24)中設置有插座28(29) 的陣列。
參照圖3，在每個插座12中可以設置芯片35，並且圍繞芯片35的空間可以填充封裝材料36，其可以是或不是與用於製造框架16相同的聚合物。例如，可以是模塑膠。在一些實施方案中，封裝材料36和框架16的基質可以採用相同的聚合物。框架的聚合物基質可包括連續增強纖維，而用於填充在插座中的封裝材料36的聚合物不能包括連續纖維。然而，封裝材料36可以包括填料，其可包括例如短纖維或陶瓷顆粒，例如。
典型的芯片尺寸可以從約1mm×1mm直至約60mm×60mm，而且插座比芯片的每側略大0.1mm至2.0mm以在容納所需芯片時具有空隙。插件框架的厚度至少必須為芯片的深度，優選厚度多厚出10微米至100微米。典型地，框架的深度為芯片厚度再+20微米。芯片厚度本身能夠為從25微米至400微米的範圍，典型值為約100微米。
作為芯片35被嵌入到插座12中的結果，每個單獨的芯片被具有繞每個芯片的邊緣排列的從中穿過的通孔14的框架38所包圍。
利用珠海越亞的通孔柱技術，進行圖案鍍覆或面板鍍覆，接著進行選擇性蝕刻，可以將通孔14製造成通孔柱，隨後利用介電材料如聚合物膜或為了增加穩定性利用聚合物基質中的織造玻璃纖維束構成的預成型體來層壓。在一個實施方案中，介電材料是Hitachi 705G。在另一實施方案中，採用MGC 832 NXA NSFLCA。在第三實施方案中，可以採用Sumitomo GT-K。在另一實施方案中，採用Sumitomo LAZ-4785系列膜。在另一實施方案中，採用Sumitomo LAZ-6785系列。替代材料包括Taiyo的HBI和Zaristo -125或Ajinomoto的ABF GX材料系列。
作為替代方案，通孔可以利用公知的鑽填技術製造。首先，製造基板，然後，在固化後利用機械或激光鑽孔進行鑽孔。然後，鑽出的孔可以通過電鍍填充銅。在這種情況下，基板可以是層壓板。它通常包括聚合物或纖維增強的聚合物基質。
利用通孔柱而不是鑽填技術製造通孔具有許多優點。在通孔柱技術中，由於所有通孔可以同時製造，而鑽填技術需要單獨鑽孔，所以通孔柱技術更快。此外，由於鑽出的通孔都是圓柱形的，而通孔柱可以具有任意形狀。實際上，所有鑽填的通孔都具有相同的尺寸(在公差範圍內)，而通孔柱可以具有不同的形狀和尺寸。而且，為了增加強度，優選聚合物基質是纖維增強的，典型地利用玻璃纖維織造束來增強。當聚合物內包含纖維的預成型體被敷設在直立的通孔柱上並固化後，通孔柱的特徵是具有平滑且垂直的側面。然而，在對複合材料進行鑽孔時，鑽填通孔典型地有所傾斜；典型地具有粗糙表面，其引起雜散電感，導致雜訊。
通常，通孔14具有25微米到500微米範圍的寬度。如果為圓柱形，如鑽填所要求以及如在通孔柱中常見的那樣，每個通孔可具有25到500微米的直徑。
再參照圖3，在製造具有嵌入通孔的聚合物基質框架16後，可以通過CNC(數控成型)或衝壓來製造插座12。作為替代方案，採用面板鍍覆或圖案鍍覆，可以沈積犧牲銅塊。如果銅通孔柱14例如利用光刻膠進行選擇性遮蔽，則可蝕刻掉該銅塊以形成插座12。
可以利用繞每個插座12的框架38中具有通孔14的插座陣列38的聚合物框架來形成單個和多個芯片封裝，包括多個晶片封裝和構建多層芯片封裝體。
一旦將芯片35設置在插座12中，可利用封裝材料36將芯片就地固定，封裝材料36典型地是聚合物，如模塑膠、幹膜B階聚合物或預成型體。
參照圖4，可以在嵌有芯片35的框架40的一面或兩面上製造銅佈線層42、43。典型地，芯片35佈置成具有朝下的端子並且與扇出超過芯片35邊緣的焊盤43接合。利用通孔14的優勢，上表面上的焊盤42和下表面上的焊盤43允許通過稱為PoP(封裝上封裝)的IC基板封裝體的倒裝芯片、引線接合組裝工藝或BGA(球柵陣列)焊接工藝等來接合其他芯片。還應該注意到，在某些情況下，芯片或IC基板封裝體還可以直接接合到通孔14的外端。基本上，應該認識到，上下焊盤42、43能夠實現構建其他的通孔柱和佈線特徵結構層，以形成更複雜的結構，並且這種複雜結構仍能在其最外特徵結構層上或暴露在其表面上的通孔層上容納芯片或IC基板封裝體。
示出切割工具45。應該認識到，面板40中的封裝芯片35的陣列利用例如回轉鋸或鐳射容易被切割成單個芯片48。
參照圖6，在一些實施方案中，相鄰的芯片插座可以具有不同的外形尺寸，包括不同的尺寸和/或不同的形狀。此外，封裝可包括多於一個的芯片並且可包括不同的芯片。例如，處理器芯片35可設置在一個插座上並且接合設置在相鄰插座中的存儲器芯片55，這兩個芯片被框架材料 構成的框條所分隔開。
佈線層42、43的導體可以接合至芯片通孔的端子。在當前技術狀態中，通孔柱可以為約130微米長。當芯片35、55的厚於約130微米時，可能有必要將一個通孔堆疊在另一個通孔上。堆疊通孔的技術是已知的，其在赫爾維茨(Hurwitz)等的共同待審專利申請USSN 13/482,099和USSN 13/483,185中進行了討論。
參照圖7，從下方示出包括在聚合物框架16中的芯片55的芯片封裝48，使得芯片55被框架16包圍並且通孔14圍繞芯片55的外周並穿過框架16。芯片設置在插座中並用通常為第二聚合物的封裝材料36就地固定。出於穩定性考慮，框架16通常由纖維增強預成型體製造。封裝材料36的第二聚合物可以是聚合物膜或模塑膠。其可包括填料，也可包括短纖維。典型地如圖所示，通孔14是簡單圓柱形的通孔，但是它們可以具有不同的形狀和尺寸。芯片55上的焊球57的一些球柵陣列通過扇出構型的焊盤43連接至通孔14。如圖所示，可以具有直接接合至芯片下方基板的附加焊球。在一些實施方案中，基於通信和資料處理的考慮，至少一個通孔是同軸的通孔。加工同軸通孔的技術在例如待審專利申請USSN 13/483,185中給出。
除了為芯片堆疊提供接觸之外，圍繞芯片的通孔14可用於將芯片與其周圍隔離並且提供法拉第屏蔽。這種屏蔽通孔可接合至焊盤，使其與芯片上的屏蔽通孔互連並為芯片提供屏蔽。
圍繞芯片可以有多於一列的通孔，並且內通孔列可用於信號傳遞，而外通孔列可用於屏蔽。外通孔列可與製造在芯片上的實心銅塊接 合，該銅塊可由此用作熱沈以耗散由芯片產生的熱。可採取這種方式封裝不同的芯片。
本文所述的包括具有通孔的框架的嵌入式芯片技術尤其適合模擬處理，由於接觸很短，並且每個芯片具有相對少量的接觸。
應該認識到，該技術並非僅限於封裝IC芯片。在一些實施方案中，芯片包括選自由熔斷器、電容器、電感器和濾波器構成的組別的組件。用於加工電感器和濾波器的技術描述在赫爾維茨(Hurwitz)等的共同待審美國專利申請USSN 13/962,316中。
參照圖8以及圖8(a)-8(v)，一種在有機絕緣體上嵌入芯片的方法包括：製造各自被有機基質框架122限定的芯片插座126的柵格120，框架122還包括穿過有機基質框架122的至少一個通孔124-8(a)。如圖所示，有機基質框架是具有嵌入的通孔柱的玻璃增強電介質，例如具有利用CNC(數控機床)衝壓或機制的插座。作為替代方案，插座能夠通過電鍍銅並在保護通孔柱的同時溶解銅來製造。作為替代方案，插座能夠從具有鍍覆貫穿孔的層壓板中衝壓出。
芯片插座120的柵格設置在膠帶130上-8(b)。膠帶130通常為市售的可熱分解或可在紫外線照射下分解的透明膜。
芯片132面朝下設置在柵格120的插座126中-8(c)，並且可以通過透過膠帶成像來對準。芯片132在插座126中的設置通常是完全自動的。將封裝材料134放置於芯片132和柵格120上-8(d)。在一個實施方案中，封裝材料134是180微米厚的電介質膜，並且芯片132為100微米厚。 然而，外形尺寸可有所變化。封裝材料134通常具有約150微米至數百微米的厚度。封裝材料134可以是模塑膠。芯片132通常具有25微米至數百微米的厚度。重要的是，封裝材料134的厚度超過芯片132的厚度數十微米。
框架120的介電材料122和施加在芯片132上的封裝材料134可具有類似的基質，或者聚合物基質可極為不同。框架通常包括連續增強纖維，其可作為預成型體提供。封裝材料134不包括連續纖維，但可包括短纖維和/或顆粒填料。
在電介質134上施加載體136-8(e)。移除膠帶130-8(f)，暴露出芯片132的底側。根據所使用的特定膠帶，膠帶130可以被燒毀或通過暴露於紫外線下而移除。在電介質上濺射種子層138(通常是鈦，然後是銅)-8(g)。用於增強電鍍銅與聚合物的粘附力的替代種子層包括鉻和鎳鉻合金。施加光刻膠層140並將其圖案化-步驟8(h)。在圖案中電鍍銅142-8(i)。剝除電介質膜或光刻膠140-8(j)，並且蝕刻掉濺射層138-8(k)。然後，在銅和芯片底側上施加蝕刻阻擋層144-8(l)。蝕刻阻擋層144可以是幹膜或光刻膠。使用例如氯化銅或氫氧化銨，蝕刻掉銅載體136-8(m)。將構造體減薄至暴露出框架和通孔端部-步驟8(n)，任選地，例如採用等離子體蝕刻劑，如比例為1：1-3：1範圍的CF4和O2。可在等離子體蝕刻後進行化學機械拋光(CMP)。在減薄的聚合物134上濺射粘附金屬種子層146，如鈦(或鉻或鎳鉻合金)-8(o)，接著濺射銅種子層148-8(p)。然後可以施加光刻膠層150-8(q)並且將其圖案152化-步驟8(r)。然後在圖案152中電鍍銅154以形成接觸銅通孔124的導體特徵圖 案-步驟8(s)，並且從兩側剝除光刻膠-步驟8(t)。移除種子層146、148-8(u)並且分割陣列-8(v)。分割或切割可利用例如回轉鋸刃或其它切割技術，例如激光，來完成。
應該認識到，一旦在基板一側上具有銅導體特徵佈線層142、146，可能利用球柵陣列(BGA)或接點柵格陣列(LGA)技術將芯片附到導體特徵結構上。此外，可能構建其它的佈線層。在所述構造中，在兩個面上具有導體特徵佈線層142、146。因此，可以在一面或兩面上構建其它層，能夠實現封裝上封裝“PoP”以及類似構造。
參照圖9，本發明的中心在於嵌入式芯片202的陣列構成的結構200，芯片202各自設置為具有向下的接觸204的一面，在由通常為纖維增強聚合物的介電材料製成的框架206的插座中，其中芯片202被通常為聚合物的封裝材料208包封，封裝材料208將芯片202與框架206接合並且覆蓋芯片202的與具有接觸204一面的相對的面。具有至少一個通孔210，且通常具有圍繞每個芯片202的嵌入在框架208中的多個通孔210，使得通孔210的端部暴露在結構的兩面上，從而能夠實現進一步的構建。通孔210可以是通過圖案電鍍或面板電鍍並選擇性蝕刻以移除過量金屬，通常是銅，而製成的通孔柱。如有必要，如當框架深度大到難以在一個鍍覆步驟中製造時，通孔210可以是短通孔柱的堆疊體，任選在其間具有焊盤。作為替代方案，通孔可以是鍍覆的貫穿孔，例如通過鑽填技術製成。
典型地，結構200是首先通過在通孔柱上層壓聚合物電介質或通過在覆銅電介質面板(通常是層壓板，然後移除覆層)上鑽孔並對貫穿孔鍍銅來製造框架206而製成。然後，通過選擇性蝕刻銅通孔柱塊或通過 CNC或通過簡單衝壓，在具有嵌入通孔的基板上製造插座。利用可移除膠帶作為框架下方膜，在每個插座中置入芯片202，接觸204朝下，用典型地為聚合物也可以是模塑膠或聚合物膜或預成型體的封裝材料208包封芯片。封裝材料可以包括無機填料，如短纖維或陶瓷顆粒。移除膠帶，並向下蝕刻頂部電介質聚合物以暴露出通孔端部和芯片焊盤。
因此，本領域技術人員應該認識到本發明不限於上文中具體示出和描述的實施方案。本發明的範圍僅由所附申請專利範圍限定並包括本領域技術人員在閱讀前文後所能想到的上文所述各種技術特徵的組合及子組合以及其變化和修改。
在申請專利範圍中，術語“包括”及其變化形式例如“包含”、“含有”等是指包括所列舉的組件，但通常並不排除其他組件。

Claims (20)

  1. 一種製造嵌入式芯片封裝體的方法，包括：獲得芯片插座的陣列，使得每個芯片插座被框架所包圍，所述框架具有第一聚合物的聚合物基質和圍繞每個插座且穿過所述框架的至少一個通孔柱；將具有框架的所述陣列放置在透明膠帶上，使得所述的陣列的底面接觸所述透明膠帶；將芯片以端子朝下的方式設置在每個芯片插座中，使得所述芯片的底面接觸所述透明膠帶；利用透過所述膠帶的光學成像，將所述芯片與所述通孔柱對準；在所述陣列的所述芯片上及周圍施加封裝材料，並固化所述封裝材料，以將所述芯片的五個面嵌入；對所述封裝材料進行減薄和平坦化，以暴露出在所述陣列的頂面上的所述通孔的上端；移除所述透明膠帶；在所述陣列的所述底面和所述芯片的所述底面上施加導體特徵結構層，以將每個芯片的至少一個端子與至少一個通孔接合；在所述陣列的頂面上施加導體特徵結構層，使得至少一個導體從通孔延伸且至少部分地越過每個芯片；和切割所述陣列以形成包括至少一個嵌入式芯片的分隔的芯片，所述至少一個嵌入式芯片具有接合至所述芯片附近的通孔的接觸焊盤。
  2. 如請求項1所述的方法，其中所述陣列包括長方形單元的陣列。
  3. 如請求項1所述的方法，其中所述芯片包括模擬處理器、數字處理器、傳感器、濾波器和存儲器中的至少一種。
  4. 如請求項1所述的方法，其中所述框架包括在所述第一聚合物中的玻璃纖維增強體。
  5. 如請求項1所述的方法，其中所述框架包括在所述第一聚合物中的織造玻璃纖維束。
  6. 如請求項1所述的方法，其中所述封裝材料包括第二聚合物基質。
  7. 如請求項1所述的方法，其中所述封裝材料包括模塑膠。
  8. 如請求項1所述的方法，其中所述封裝材料包括至少一種聚合物片材，其敷設在所述框架和所述芯片上並進行熱壓。
  9. 如請求項6所述的方法，其中所述封裝材料還包括顆粒填料和短纖維填料中的至少一種。
  10. 如請求項1所述的方法，其中所述芯片插座的陣列通過以下步驟製造：獲得犧牲載體；佈設光刻膠層；圖案化所述光刻膠，使其具有銅通孔柵格；在所述柵格中鍍覆銅通孔柱；剝除光刻膠；用聚合物電介質層壓所述銅通孔柱；對所述聚合物電介質進行減薄和平坦化，以暴露出銅通孔的端部；移除所述載體；以及在所述聚合物電介質中機械加工出芯片插座。
  11. 如請求項10所述的方法，其中所述犧牲載體是銅載體，其通過將銅溶解而被移除。
  12. 如請求項10所述的方法，還包括在沈積銅通孔之前，在所述載體上施加蝕刻阻擋層。
  13. 如請求項10所述的方法，其中在蝕刻掉銅載體的同時，利用蝕刻阻擋材料保護具有暴露的銅通孔端部的平坦化聚合物電介質。
  14. 如請求項13所述的方法，其中所述蝕刻阻擋材料是光刻膠。
  15. 如請求項10所述的方法，其中所述聚合物電介質還包括織造玻璃纖維束，並作為預成型體施加並隨後固化。
  16. 如請求項1所述的方法，其中所述芯片插座的陣列通過以下步驟製造：獲得犧牲載體；佈設光刻膠層；圖案化所述光刻膠，使其具有銅通孔柵格和插座陣列；在所述柵格和所述陣列中鍍覆銅通孔柱；剝除光刻膠；用聚合物電介質層壓所述銅通孔柱和所述陣列；對所述聚合物電介質進行減薄和平坦化，以暴露出銅通孔的端部和所述陣列； 遮蔽所述銅通孔的端部，並選擇性溶解所述陣列以形成插座；以及移除所述載體。
  17. 如請求項1所述的方法，其中所述芯片插座的陣列通過以下步驟製造：獲得包括覆銅聚合物基質的基板；鑽出導通孔陣列；在所述導通孔內電鍍銅；移除覆銅層，以及在整個基板上機械加工出插座。
  18. 如請求項17所述的方法，其中移除覆銅層的步驟包括溶解、磨蝕和等離子體蝕刻中的至少一種。
  19. 如請求項17所述的方法，其中所述聚合物基質還包括玻璃纖維。
  20. 如請求項17所述的方法，其中機械加工製造插座的步驟包括衝壓和CNC中的至少一種。
TW103133066A 2014-04-09 2014-09-24 Embedded chip manufacturing method TWI625839B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/249,282 US9240392B2 (en) 2014-04-09 2014-04-09 Method for fabricating embedded chips

Publications (2)

Publication Number Publication Date
TW201539699A TW201539699A (zh) 2015-10-16
TWI625839B true TWI625839B (zh) 2018-06-01

Family

ID=52407121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103133066A TWI625839B (zh) 2014-04-09 2014-09-24 Embedded chip manufacturing method

Country Status (5)

Country Link
US (1) US9240392B2 (zh)
JP (1) JP6090295B2 (zh)
KR (1) KR101648365B1 (zh)
CN (1) CN104332414B (zh)
TW (1) TWI625839B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104270885A (zh) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 具有聚合物基质的插件框架及其制造方法
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
JP6723236B2 (ja) 2014-11-05 2020-07-15 コーニング インコーポレイテッド バイアボトムアップ電解メッキ方法
US9570406B2 (en) * 2015-06-01 2017-02-14 Qorvo Us, Inc. Wafer level fan-out with electromagnetic shielding
KR101842426B1 (ko) * 2015-08-26 2018-05-14 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 내장형 다이 패키지, 칩 패키지 제조방법, 다층 인터포저 및 칩 패키지
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
DE102016124525B4 (de) * 2016-12-15 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Modul mit Leuchtdiodenchips und Verfahren zum Herstellen eines Moduls mit einer Mehrzahl von Leuchtdiodenchips
JP7203037B2 (ja) * 2017-03-31 2023-01-12 スリーエム イノベイティブ プロパティズ カンパニー 固体半導体ダイを含む電子機器
KR101933421B1 (ko) * 2017-10-27 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지 모듈
JP7130047B2 (ja) * 2017-12-06 2022-09-02 安徽▲雲▼塔▲電▼子科技有限公司 集積回路モジュール構造及びその製作方法
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
CN108471702B (zh) * 2018-05-15 2021-01-01 苏州盛达飞智能科技股份有限公司 一种导热导电泡棉胶带及其制作方法
CN108996464B (zh) * 2018-06-08 2020-05-22 北京协同创新研究院 一种类扇出多器件混合集成柔性微系统及其制备方法
WO2020021666A1 (ja) * 2018-07-25 2020-01-30 株式会社Ｆｕｊｉ 決定装置及びこれを備えるチップ装着装置
CN113196561B (zh) 2018-12-20 2022-08-23 京瓷Avx元器件公司 包括减少回波信号的突出部的多层滤波器
JP7288055B2 (ja) 2018-12-20 2023-06-06 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 少なくとも２つのビアと接続されたコンデンサを備える多層フィルタ
US11595013B2 (en) 2018-12-20 2023-02-28 KYOCERA AVX Components Corporation Multilayer electronic device including a high precision inductor
JP2022515134A (ja) 2018-12-20 2022-02-17 エイブイエックス コーポレイション 高周波数多層フィルタ
JP7355827B2 (ja) 2018-12-20 2023-10-03 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス
US10968097B2 (en) 2019-08-16 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Support structure for MEMS device with particle filter
US10941034B1 (en) 2019-08-16 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Particle filter for MEMS device
US11183477B2 (en) * 2019-09-26 2021-11-23 Intel Corporation Mixed hybrid bonding structures and methods of forming the same
CN111884613B (zh) * 2020-06-19 2021-03-23 珠海越亚半导体股份有限公司 一种具有空气谐振腔的嵌埋封装结构的制造方法
CN111952201B (zh) * 2020-07-14 2022-02-18 珠海越亚半导体股份有限公司 一种嵌入式封装基板的制造方法
KR20220021755A (ko) * 2020-08-14 2022-02-22 삼성전자주식회사 안테나를 포함하는 반도체 패키지
CN113270327B (zh) * 2021-07-20 2021-12-07 珠海越亚半导体股份有限公司 主被动器件垂直叠层嵌埋封装结构及其制作方法
CN114420676B (zh) * 2022-03-31 2022-06-14 长电集成电路(绍兴)有限公司 一种降低翘曲的芯片级封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188930A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
CN101221936A (zh) * 2007-01-03 2008-07-16 育霈科技股份有限公司 具有晶粒置入通孔之晶圆级封装及其方法
US20100006331A1 (en) * 2008-07-11 2010-01-14 Unimicron Technology Corporation Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same
CN102412219A (zh) * 2010-09-22 2012-04-11 星科金朋有限公司 具有主动表面热移除的集成电路封装系统及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW523886B (en) * 2000-12-29 2003-03-11 Kinsus Interconnect Tech Corp Cavity down ball grid array carry plate structure by laser drill to enhance heat dissipation chip embedment and its manufacturing method
US20080079147A1 (en) * 2006-09-29 2008-04-03 Hill Michael J Embedded array capacitor with side terminals
JP5280079B2 (ja) * 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
KR100982795B1 (ko) * 2008-07-10 2010-09-16 삼성전기주식회사 전자소자 내장형 인쇄회로기판 제조방법
KR20120026855A (ko) * 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US8980696B2 (en) * 2011-11-09 2015-03-17 Freescale Semiconductor, Inc. Method of packaging semiconductor die
KR101905893B1 (ko) * 2012-06-13 2018-10-08 에스케이하이닉스 주식회사 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법
US9137905B2 (en) * 2012-06-25 2015-09-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Alignment between layers of multilayer electronic support structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007188930A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
CN101221936A (zh) * 2007-01-03 2008-07-16 育霈科技股份有限公司 具有晶粒置入通孔之晶圆级封装及其方法
US20100006331A1 (en) * 2008-07-11 2010-01-14 Unimicron Technology Corporation Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same
CN102412219A (zh) * 2010-09-22 2012-04-11 星科金朋有限公司 具有主动表面热移除的集成电路封装系统及其制造方法

Also Published As

Publication number Publication date
JP2015201620A (ja) 2015-11-12
TW201539699A (zh) 2015-10-16
CN104332414A (zh) 2015-02-04
KR101648365B1 (ko) 2016-09-01
KR20150117195A (ko) 2015-10-19
US20150294896A1 (en) 2015-10-15
US9240392B2 (en) 2016-01-19
CN104332414B (zh) 2017-08-29
JP6090295B2 (ja) 2017-03-08

Similar Documents

Publication Publication Date Title
TWI625839B (zh) Embedded chip manufacturing method
TWI658542B (zh) 具有矩形空腔陣列的聚合物框架的製造方法
KR101680593B1 (ko) 내장형 칩 패키지 구조물
TWI640067B (zh) New embedded package
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
US10446335B2 (en) Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9949373B2 (en) Interposer frame with polymer matrix and methods of fabrication
CN106257966A (zh) 电路板及其制造方法
TW201401961A (zh) 具有在平面內方向上延伸的一體化通孔的多層電子結構
KR101770148B1 (ko) 폴리머 매트릭스를 가진 인터포저 프레임
KR20150126767A (ko) 폴리머 프레임이 커패시터와 직렬인 적어도 하나의 비아를 구비하도록 하는, 칩용 폴리머 프레임