JP2015201620A - 埋め込みチップを作製する方法 - Google Patents
埋め込みチップを作製する方法 Download PDFInfo
- Publication number
- JP2015201620A JP2015201620A JP2014250273A JP2014250273A JP2015201620A JP 2015201620 A JP2015201620 A JP 2015201620A JP 2014250273 A JP2014250273 A JP 2014250273A JP 2014250273 A JP2014250273 A JP 2014250273A JP 2015201620 A JP2015201620 A JP 2015201620A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- array
- copper
- polymer
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 113
- 239000000463 material Substances 0.000 claims abstract description 38
- 238000012856 packing Methods 0.000 claims abstract description 25
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 238000012634 optical imaging Methods 0.000 claims abstract description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 76
- 229910052802 copper Inorganic materials 0.000 claims description 76
- 239000010949 copper Substances 0.000 claims description 76
- 229920000642 polymer Polymers 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000011159 matrix material Substances 0.000 claims description 29
- 238000007747 plating Methods 0.000 claims description 18
- 239000000835 fiber Substances 0.000 claims description 14
- 239000003365 glass fiber Substances 0.000 claims description 14
- 238000009713 electroplating Methods 0.000 claims description 11
- 150000001875 compounds Chemical class 0.000 claims description 9
- 239000000945 filler Substances 0.000 claims description 9
- 238000000465 moulding Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005553 drilling Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 238000003754 machining Methods 0.000 claims description 6
- 238000005253 cladding Methods 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 5
- 239000004744 fabric Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- 230000002787 reinforcement Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 54
- 238000005516 engineering process Methods 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 13
- 239000002131 composite material Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000005022 packaging material Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000003491 array Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011151 fibre-reinforced plastic Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229920006254 polymer film Polymers 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000011253 protective coating Substances 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
- H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
【課題】埋め込みダイパッケージを作製する方法を提供する。
【解決手段】チップソケットのハニカムアレイを入手するステップ、ハニカムアレイを下面が透明テープに載置するステップ；ダイの下面が透明テープと接触するようにフリップチップにして配置するステップ、テープを通した光学撮像を使用してチップをビアポストと位置合わせするステップ、パッキング材をチップ上及び周りに塗布し硬化してチップを埋め込むステップ、パッキング材を薄く且つ平坦化してビアの上端部を露出するステップ、透明テープを除去するステップ；導体のフィーチャ層をハニカムアレイの下面及びチップの下面に塗布して各ダイの端子を貫通ビアに結合するステップ、導体が貫通ビアから各チップ上に延伸するように導体のフィーチャ層を塗布するステップ及びアレイをダイシングして埋め込みチップを含む分離したダイを作成するステップから成る。
【選択図】図８
【解決手段】チップソケットのハニカムアレイを入手するステップ、ハニカムアレイを下面が透明テープに載置するステップ；ダイの下面が透明テープと接触するようにフリップチップにして配置するステップ、テープを通した光学撮像を使用してチップをビアポストと位置合わせするステップ、パッキング材をチップ上及び周りに塗布し硬化してチップを埋め込むステップ、パッキング材を薄く且つ平坦化してビアの上端部を露出するステップ、透明テープを除去するステップ；導体のフィーチャ層をハニカムアレイの下面及びチップの下面に塗布して各ダイの端子を貫通ビアに結合するステップ、導体が貫通ビアから各チップ上に延伸するように導体のフィーチャ層を塗布するステップ及びアレイをダイシングして埋め込みチップを含む分離したダイを作成するステップから成る。
【選択図】図８
Description
本発明は、チップパッケージング、特に埋め込みチップに関する。
複雑さが増す電子部品の小型化に対する要求が高まることで、コンピューティングデバイスや通信機器等の民生用電気機器は、ますます集積化が進んでいる。そのために、誘電体によって互いに電気的に絶縁される高密度の複数の導電層及びビアを有するＩＣ基板及びＩＣインタポーザ等の支持構造体に対する必要性が生じている。
かかる支持構造体に対する一般的な要件は、信頼性、適切な電気性能、薄さ、堅さ、平面性、良好な熱放散、及び競争力のある価格である。
そうした要件を達成するための様々な方法の中で、層間に相互接続用ビアを作成する広く実施されている一製造技法では、レーザを使用して、次に敷設される誘電体基板を通り、最後の金属層まで通して穿孔し、次に金属、通常銅を、メッキ技法によって該孔内に堆積させて、充填する。このビア作成方法は、「ドリルアンドフィル（ｄｒｉｌｌ ＆ ｆｉｌｌ）」と呼ばれる場合があり、それによって作成されたビアも「ドリルアンドフィルビア（ｄｒｉｌｌｅｄ ＆ ｆｉｌｌｅｄ ｖｉａ）」と呼ばれることがある。
ドリルアンドビア法には、多数の短所がある。各ビアが、別々に穿孔される必要があるため、処理速度が限定され、精巧な多ビアのＩＣ基板及びインタポーザを作製する費用が極めて高額になる。大きなアレイでは、ドリルアンドフィルの方法で、様々なサイズ及び形の高品質なビアを、互いに近接して、高密度で作製するのは困難である。また、レーザ穿孔ビアは、誘電体の厚さに亘り側壁が粗く、内方にテーパ状になる。このテーパ化により、ビアの有効径が小さくなる。また、特に超小径のビアで、前の導電性金属層との電気接触に悪影響を及ぼし、その結果、信頼性に関する問題を生じる虞がある。更に、側壁は、穿孔される誘電体が、ポリマーマトリクスにガラス又はセラミック繊維を含む複合材料である場合、特に粗くなり、この粗さは、浮遊インダクタンスを齎す虞がある。
穿孔されたビアホールの充填工程は、通常、電気銅メッキによって行われる。穿孔内に電気メッキを施すことで、ディンプル形成を齎す可能性があり、その場合、小さなクレータがビアの端部に出現する。或いは、ビアチャネルが、該ビアチャネルが保持できる量を上回る銅で充填されると、オーバフィルが発生することがあり、そうすると周囲材料上にはみ出る半球形の上面が出来てしまう。ディンプル形成とオーバフィルは両方共、高密度基板及びインターポーザを製造する際に、必要に応じて、次にビアを積み重ねる場合に、問題を発生させる傾向がある。また、当然のことながら、大きなビアチャネルは、特に、インターポーザ又はＩＣ基板設計の同じ相互接続層内で小さなビアに近接している場合、均一に充填するのが難しい。
許容できるサイズの範囲及び信頼性は、時が経つにつれ向上している。にもかかわらず、上記で説明した短所は、ドリルアンドフィル技術に固有であり、可能なビアサイズの範囲を限定することが予想される。また、レーザによる穿孔が、円形のビアチャネルを作成するのに最適である点は注目されるであろう。スロット形状のビアチャネルは、理論上は、レーザミリングによって作製されることができるが、実際には、作製され得る幾何学形状の範囲は、多少限定され、所与の支持構造体におけるビアは、一般的に、円筒形で、略同一である。
ドリルアンドフィルによるビアの作製は、高価であり、ドリルアンドフィルで作成されたビアチャネルを、比較的費用効果が高い電気メッキ工程を使用して、銅で均等に一貫して充填するのは困難である。
複合誘電体にレーザ穿孔されたビアは、実用的には最小径６０ｘ１０−６ｍまでに限定されるが、たとえそうしても、関連するレーザアブレーション工程の結果、穿孔される複合材料の性質に起因して、著しいテーパ形状だけでなく粗い側壁からも損傷を受けてしまう。
前述したレーザ穿孔に関する他の欠点に加えて、ドリルアンドフィル技術に関しては、異なるサイズのビアチャネルを穿孔し、その後金属で充填して、異なるサイズのビアを作製する際に、ビアチャネルが異なる速度で充填されるために、異なる直径のビアを同じ層に作成し難いという更なる欠点がある。その結果、異なるサイズのビアを堆積する技術を同時に最適化できないため、ドリルアンドフィル技術の特徴であるディンプル形成又はオーバフィルという典型的な問題が、悪化してしまう。
ドリルアンドフィル法に関する多くの短所を克服する別の解決方法として、フォトレジストで作成されたパターンに銅又は他の金属を堆積させてビアを作製する方法、別名「パターンメッキ」として知られる技術を使用してビアを作製する方法がある。
パターンメッキでは、シード層が最初に堆積される。その後、フォトレジスト層がその上に堆積され、次にパターンを作成するために露光されて、シード層を露出する溝を作るために選択的に除去される。ビアポストが、銅をフォトレジスト溝に堆積することによって作成される。その後、残存するフォトレジストは除去され、シード層がエッチング除去され、典型的にはポリマー含浸グラスファイバマットである誘電体が、ビアポストを内包するように、その上及びその周りに積層される。その後、様々な技法及び工程が使用されて、誘電体上に次の金属層をビルドアップするために、誘電体を平坦化し、誘電体の一部を除去して、ビアポストの端部を露出させてアースに導電接続可能にすることができる。所望の多層構造体をビルドアップするために、それに続く金属導体及びビアポストの層が、この工程を繰返して、その上に堆積されてもよい。
以下で「パネルメッキ」として知られる、別の、しかし密接に関連する技術では、連続する金属又は合金の層が、基板上に堆積される。フォトレジスト層は、基板端部上に堆積され、パターンがその中に現像される。現像されたフォトレジストのパターンは、剥離され、その下の金属を選択的に露出させ、該金属は、その後、エッチング除去されることができる。未現像のフォトレジストは、下層の金属が、エッチング除去されるのを防ぎ、直立したフィーチャ及びビアのパターンを残す。
未現像のフォトレジストを剥離した後に、ポリマー含浸グラスファイバマット等の誘電体が、直立した銅フィーチャ及び／又はビアポストの周り及び上に積層されることができる。平坦化後、所望の多層構造体をビルドアップするために、それに続く金属導体及びビアポストの層が、この工程を繰返して、その上に堆積されてもよい。
上記のパターンメッキ又はパネルメッキ法によって作成されたビア層は、銅製の「ビアポスト」及びフィーチャ層として一般的に知られている。
当然ながら、マイクロエレクトロニクスの発展を一般的に推進する方向性は、ますます小さく、薄く、軽く、強力な、信頼性の高い製品を製造することに向けられている。厚く、コアを持つ相互接続部を使用するために、超薄型製品とすることができない。相互接続ＩＣ基板又は「インタポーザ」において、ますます高密度の構造体を作成するためには、ますます小さな接続部のますます多くの層が必要である。
メッキされ、積層された構造体が、銅又は他の適切な犠牲基板上に堆積される場合、基板は、自立した、コアレス積層構造体を残して、エッチング除去されることができる。更なる層が、犠牲基板に以前に接着された側に堆積されてもよく、それにより両面ビルドアップが可能となり、その結果、反りを抑制でき、平面性を得るのに役立つ。
高密度の相互接続部を作製する１つの柔軟な技術として、誘電体マトリクス内に様々な幾何学的形状及び形を有する金属ビア又はビアポストフィーチャから成る、パターンメッキ又はパネルメッキされた多層構造体をビルドアップする技術がある。金属は、銅としてもよく、誘電体は、フィルムポリマー又は繊維強化ポリマーとしてもよい。一般的に、ガラス転移温度（Ｔｇ）が高いポリマー、例えば、ポリイミド又はエポキシ等が使用される。これらの相互接続部は、コア有又はコア無としてもよく、構成要素を積み重ねるためのキャビティを含んでもよい。相互接続部は、奇数又は偶数の層を有してもよく、ビアは、非円形であってもよい。可能にする技術については、Ａｍｉｔｅｃ−Ａｄｖａｎｃｅｄ Ｍｕｌｔｉｌａｙｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社に付与された以前の特許に記載されている。
例えば、Ｈｕｒｗｉｔｚ氏他に付与された、「高度多層コアレス支持構造体及び該構造体の作製方法（Ａｄｖａｎｃｅｄ ｍｕｌｔｉｌａｙｅｒ ｃｏｒｅｌｅｓｓ ｓｕｐｐｏｒｔ ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅｉｒ ｆａｂｒｉｃａｔｉｏｎ）」と題する米国特許第７，６８２，９７２号では、誘電体中にビアアレイを含む自立膜を、上位の電子支持構造体を構成する際に前駆体として使用するために作製する方法について記載している。方法は、犠牲キャリア上の誘電体周囲内に導電性ビアの膜を作製するステップと、犠牲キャリアから膜を分離して、自立した積層アレイを形成するステップとを含む。かかる自立膜に基づく電子基板は、積層アレイを薄くし、平坦化することによって形成され、その後ビアを終端することができる。この公報は、全体として本明細書中に参照によって組込まれる。
Ｈｕｒｗｉｔｚ氏他に付与された、「チップパッケージング用コアレスキャビティ基板及びそれらの作製（Ｃｏｒｅｌｅｓｓ ｃａｖｉｔｙ ｓｕｂｓｔｒａｔｅｓ ｆｏｒ ｃｈｉｐ ｐａｃｋａｇｉｎｇ ａｎｄ ｔｈｅｉｒ ｆａｂｒｉｃａｔｉｏｎ）」と題する、米国特許第７，６６９，３２０号では、第２ＩＣダイと直列に接続される第１ＩＣダイを支持するＩＣ支持体を作製する方法；ＩＣ支持体は、絶縁周囲内において銅フィーチャとビアとの交互層のスタックを含み、第１ＩＣダイは、ＩＣ支持体に接合可能であり、第２ＩＣダイは、ＩＣ支持体内部でキャビティ内に接合可能であり、キャビティは、銅ベースをエッチング除去し、ビルドアップ銅を選択的にエッチング除去することによって、形成される。この公報は、全体として本明細書中に参照によって組込まれる。
Ｈｕｒｗｉｔｚ氏他に付与された「集積回路支持構造体及びそれらの作製（Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ｓｕｐｐｏｒｔ ｓｔｒｕｃｔｕｒｅｓ ａｎｄ ｔｈｅｉｒ ｆａｂｒｉｃａｔｉｏｎ）」と題する米国特許第７，６３５，６４１号では、電子基板を作製する方法について記載しており、該方法は以下のステップを含む；（Ａ）第１ベース層を選択するステップ；（Ｂ）第１耐エッチング液バリア層を第１ベース層上に堆積するステップ；（Ｃ）交互の導電層及び絶縁層の第１ハーフスタックをビルドアップするステップであって、該導電層は、ビアによって、絶縁層を通り相互接続されるステップ；（Ｄ）第２ベース層を第１ハーフスタックに塗布するステップ；（Ｅ）フォトレジストの保護コーティングを、第２ベース層に塗布するステップ；（Ｆ）第１ベース層をエッチング除去するステップ；（Ｇ）フォトレジストの保護コーティングを除去するステップ；（Ｈ）第１耐エッチング液バリア層を除去するステップ；（Ｉ）交互の導電層及び絶縁層の第２ハーフスタックをビルドアップするステップであって、該導電層は、ビアによって絶縁層を通り相互接続され、第２ハーフスタックは、第１ハーフスタックに対して略対称的なレイアップを有するステップ；（Ｊ）絶縁層を、交互の導電層及び絶縁層の第２ハーフスタック上に塗布するステップ；（Ｋ）第２ベース層を除去するステップ；及び（Ｌ）スタックの外面上にビア端部を露出することによって基板を終端させ、該基板に終端部を付加するステップ。この公報は、全体として本明細書中に参照によって組込まれる。
米国特許第７，６８２，９７２号、米国特許第７，６６９，３２０号及び米国特許第７，６３５，６４１号に記載されたビアポスト技術は、極めて多数のビアが同時に電気メッキされるため、大量生産に適している。前述したように、現在のドリルアンドフィルによるビアの有効最小径は、約６０ミクロンである。対照的に、フォトレジスト及び電気メッキを使用するビアポスト技術では、遥かに高密度のビアを得られる。ビア径は、最小３０ミクロンが可能で、様々な幾何学的形状及び形のビアが、同一層内で同時に作製されることができる。
時が経つにつれて、ドリルアンドフィル技術とビアポスト堆積の両方で、更に小さく、高密度のビア及びフィーチャを有する基板を作製可能となることが、予想される。それでも、ビアポスト技術の開発をすることで、競争力を維持できるであろうと思われる。
基板は、チップを他の構成要素と連動可能にする。チップと基板との間の電子通信を可能にするために、チップは、信頼性の高い電子接続を提供するアセンブリ工程によって、基板に接合される必要がある。
外部に対するインタポーザ中にチップを埋め込むことで、チップパッケージを縮小化可能に、且つ外部への接続を短縮可能になり、ダイの基板へのアセンブリ工程を省略したより単純な製造によってコストを削減でき、信頼性を高められる可能性がある。
本質的には、アナログ、デジタル及びＭＥＭＳチップといった能動部品の埋め込みに関するコンセプトは、チップの周りにビアを有するチップ支持構造体又は基板の構成を伴う。
埋め込みチップを得る一方法として、支持構造体の回路がダイユニットサイズより大きい、チップ支持構造体をウエハのチップアレイ上に作製する方法がある。これは、ＦＯＷＬＰ（Ｆａｎ Ｏｕｔ Ｗａｆｅｒ Ｌａｙｅｒ Ｐａｃｋａｇｉｎｇ）として知られている。シリコンウエハのサイズは大きくなっているが、高価な材料セット及び製造工程のために、依然として直径サイズは１２インチに限定され、それによりウエハに設けられるＦＯＷＬＰユニット数も限定されている。実際に、１８インチのウエハが検討されているものの、必要な投資額、材料セット及び設備は、まだ未知である。一度に加工され得るチップ支持構造体数が限定されることで、ＦＯＷＬＰの単価が高くなり、無線通信、家電、自動車市場といった価格競争が非常に激しい市場にとって、高価になり過ぎてしまう。
また、ＦＯＷＬＰは、ファンアウト又はファンイン回路としてシリコンウエハ上に設けられる金属フィーチャの厚さが、数ミクロンに限定されるため、性能限界がある。これにより、電気抵抗に関する課題が出て来る。
別の作製手段は、ウエハを区画して、チップを分離すること、及び該チップを、銅製相互接続部を有する誘電体層から成るパネル内に埋め込むことを伴う。この別の手段に関する一長所は、パネルを、単一工程で、遥かに多数のチップが埋め込まれた、遥かに大型のパネルにできる点である。例として、例えば、１２インチのウエハは、５ｍｍ ｘ ５ｍｍ寸法の２，５００個のＦＯＷＬＰチップを、１回で加工可能であるのに対して、本願出願人、Ｚｈｕｈａｉ Ａｃｃｅｓｓ社が使用する現在のパネルは、２５インチ×２１インチで、１回で１万個のチップが加工可能である。かかるパネルを加工する価格は、ウエハ加工よりかなり安く、１パネル当たりの処理量は、ウエハの処理量より４倍多いため、単価が大幅に低減でき、その結果新たな市場が開ける。
両技術では、業界で使用されるライン間隔及びトラック幅は、時が経つにつれ縮小しており、パネルについての標準は、１５ミクロンが１０ミクロンに、ウエハについての標準は５ミクロンが２ミクロンにまで減少している。
埋め込みの利点は多い。ワイヤボンディング、フリップチップ又はＳＭＤ（表面実装型デバイス）半田付け等の第一段階のアセンブリ（ｆｉｒｓｔ ｌｅｖｅｌ ａｓｓｅｍｂｌｙ）費用が排除される。ダイと基板が単一製品内で継ぎ目なく結合されるため、電気的性能が向上される。パッケージ化されたダイは、薄くなり、形状因子を改善させると共に、埋め込まれたダイパッケージの上面は、積重ねダイ技術及びＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）技術を含む他の利用のために空いた状態になる。
ＦＯＷＬＰとパネルベースの両埋め込みダイ技術では、チップは、アレイ（ウエハ又はパネル上の）としてパッケージ化され、作製されるとダイシングによって分離される。
本発明の実施形態では、埋め込み型チップパッケージを作製することを取り上げる。
埋め込みダイパッケージを作製する方法であって、該方法は：
各チップソケットが、第１ポリマーのポリマーマトリクス及び各ソケット周りにフレームワークを通る少なくとも１つのビアポストを有するフレームワークによって囲まれるような、チップソケットのアレイを入手し；
ハニカムアレイを、該アレイの下面が透明テープに接触するように、上記透明テープ上に載置し；
上記ダイの下面が上記透明テープと接触するように、チップ端子を下側にして各チップソケット内に配置し；
テープを通した光学撮像を使用して、上記チップを上記ビアポストと位置合わせし；
パッキング材を上記アレイ内で上記チップ上及び周りに塗布し、フィラーを硬化して、チップを５面で埋め込み；
パッキング材を薄く且つ平坦化して、上記ビアの上端部を、上記アレイの上面で露出し；
透明テープを除去し；
導体のフィーチャ層を、上記アレイの上記下面及び上記チップの上記下面に塗布して、各ダイの少なくとも１つの端子を、少なくとも１つの貫通ビアに結合し；
少なくとも１つの導体が、貫通ビアから、各チップ上に少なくとも部分的に延伸するように、導体のフィーチャ層を、上記アレイの上側に塗布し；
上記アレイをダイシングして、上記チップと隣接する貫通ビアに結合されるコンタクトパッドを有する少なくとも１つの埋め込みチップを含む分離したダイを作成すること
を含む方法。
各チップソケットが、第１ポリマーのポリマーマトリクス及び各ソケット周りにフレームワークを通る少なくとも１つのビアポストを有するフレームワークによって囲まれるような、チップソケットのアレイを入手し；
ハニカムアレイを、該アレイの下面が透明テープに接触するように、上記透明テープ上に載置し；
上記ダイの下面が上記透明テープと接触するように、チップ端子を下側にして各チップソケット内に配置し；
テープを通した光学撮像を使用して、上記チップを上記ビアポストと位置合わせし；
パッキング材を上記アレイ内で上記チップ上及び周りに塗布し、フィラーを硬化して、チップを５面で埋め込み；
パッキング材を薄く且つ平坦化して、上記ビアの上端部を、上記アレイの上面で露出し；
透明テープを除去し；
導体のフィーチャ層を、上記アレイの上記下面及び上記チップの上記下面に塗布して、各ダイの少なくとも１つの端子を、少なくとも１つの貫通ビアに結合し；
少なくとも１つの導体が、貫通ビアから、各チップ上に少なくとも部分的に延伸するように、導体のフィーチャ層を、上記アレイの上側に塗布し；
上記アレイをダイシングして、上記チップと隣接する貫通ビアに結合されるコンタクトパッドを有する少なくとも１つの埋め込みチップを含む分離したダイを作成すること
を含む方法。
一般的に、アレイは長方形をしたセルのアレイを含む。
一般的に、チップは、アナログプロセッサ、デジタルプロセッサ、センサ、フィルタ、及びメモリの中の少なくとも１つを含む。
好適には、フレームワークは、上記第１ポリマーにガラス繊維強化材を含む。
任意には、フレームワークは、上記第１ポリマーにガラス繊維束の織物を含む。
一般的に、パッキング材は、第２ポリマーマトリクスを含む。
一般的に、パッキング材は、成形コンパウンドを含む。
一般的に、パッキング材は、フレームワーク及びチップ上に被せられ、加熱加圧される少なくとも１枚のポリマーシートを含む。
一般的に、パッキング材は、粒子フィラー及び短繊維フィラーの少なくとも１つを更に含む。
一方法では、ハニカムアレイは：
犠牲キャリアを入手し；
フォトレジスト層を敷設し；
フォトレジストを銅ビアのグリッドでパターニングし；
銅ビアポストを該グリッドになるようにメッキし；
フォトレジストを剥離し；
銅ビアポストをポリマー誘電体で積層し；
銅ビアの端部を露出するように、ポリマー誘電体を薄く且つ平坦化し；
キャリアを除去し；
ポリマー誘電体内にチップソケットを機械加工することによって、作製される。
犠牲キャリアを入手し；
フォトレジスト層を敷設し；
フォトレジストを銅ビアのグリッドでパターニングし；
銅ビアポストを該グリッドになるようにメッキし；
フォトレジストを剥離し；
銅ビアポストをポリマー誘電体で積層し；
銅ビアの端部を露出するように、ポリマー誘電体を薄く且つ平坦化し；
キャリアを除去し；
ポリマー誘電体内にチップソケットを機械加工することによって、作製される。
任意には、犠牲キャリアは、銅を溶解することによって除去される銅キャリアである。
一般的に、この方法は、銅ビアを堆積する前に、キャリア上に耐エッチング層を塗布することを含む。
好適には、耐エッチング層は、ニッケルを含む。
任意には、銅ビアの端部を露出した状態の平坦化されたポリマー誘電体は、銅キャリアがエッチング除去される間、耐エッチング材で保護される。
実施形態によっては、耐エッチング材は、フォトレジストである。
一般的に、銅シード層は、ニッケル上で電気メッキされる。
任意には、銅シード層は、ニッケルバリア層を堆積する前に、電気メッキされる。
実施形態によっては、ポリマー誘電体は、ガラス繊維束の織物を更に含み、プリプレグとして塗布され、その後硬化される。
ハニカムアレイを作製する別の方法は：
犠牲キャリアを入手し；
フォトレジスト層を敷設し；
フォトレジストを、銅ビアのグリッドで、及びソケットのアレイでパターニングし；
銅ビアポストを、グリッド及びアレイになるようにメッキし；
フォトレジストを剥離し；
銅ビアポスト及びアレイをポリマー誘電体で積層し；
銅ビア及びアレイの端部を露出するように、ポリマー誘電体を薄く且つ平坦化し；
ソケットを形成するために、銅ビアの端部を遮蔽し、アレイを選択的に溶解し；
キャリアを除去することによって、作製されることを含む。
犠牲キャリアを入手し；
フォトレジスト層を敷設し；
フォトレジストを、銅ビアのグリッドで、及びソケットのアレイでパターニングし；
銅ビアポストを、グリッド及びアレイになるようにメッキし；
フォトレジストを剥離し；
銅ビアポスト及びアレイをポリマー誘電体で積層し；
銅ビア及びアレイの端部を露出するように、ポリマー誘電体を薄く且つ平坦化し；
ソケットを形成するために、銅ビアの端部を遮蔽し、アレイを選択的に溶解し；
キャリアを除去することによって、作製されることを含む。
ハニカムアレイを作製する別の方法は：
銅クラッドポリマーマトリクスを含む基板を入手し；
ビアホールのアレイを穿孔し；
銅でビアホールに電気メッキし；
銅クラッド部を除去し；
基板を通して、ソケットを機械加工することを含む。
銅クラッドポリマーマトリクスを含む基板を入手し；
ビアホールのアレイを穿孔し；
銅でビアホールに電気メッキし；
銅クラッド部を除去し；
基板を通して、ソケットを機械加工することを含む。
一般的に、銅クラッド部を除去するステップは、溶解、研削及びプラズマエッチングの中の少なくとも１つを含む。
任意には、ポリマーマトリクスは、ガラス繊維を更に含む。
任意には、ソケットを機械加工して除去するステップは、打ち抜き及びＣＮＣの中の少なくとも１つを含む。
本発明をより理解し易くするために、また本発明をどのように実施できるかを示すために、以下で、単に例示目的で、添付図について言及する。
次に、特に図面を詳しく参照すると、図示された詳細は、ほんの一例であり、本発明の好適実施形態に関する役立つ解説のみを目的としており、本発明の原理及び概念上の態様について、最も有効で、容易に理解できる説明になると思われるものを提供するために提示されている点を強調しておく。この点に関して、本発明の基礎的理解に必要とされる以上に詳細には、本発明の構造細部を示すことはせず；図面と共に説明することで、如何にして本発明の幾つかの形態が実際に具現化されるのかを、当業者に明らかにしている。添付図は、以下の通りである。
以下の説明では、誘電体マトリクス内の金属ビア、特に、ガラス繊維で強化された、ポリイミド、エポキシ若しくはＢＴ（ビスマレイミド／トリアジン）又はそれらの混合物といったポリマーマトリクス内の銅ビアポストから成る支持構造体が、考察される。
本明細書に参照により組込まれる、Ｈｕｒｗｉｔｚ氏他に付与された米国特許第７，６８２，９７２号、米国特許第７，６６９，３２０号及び米国特許第７，６３５，６４１号に記載された、Ａｃｃｅｓｓ社のフォトレジスト及びパターン又はパネルメッキ及び積層技術の特徴は、極めて多数のビアポストを有する基板の極めて大きなアレイを含む大型パネルが作製されることができる点である。かかるパネルは、略平滑である。
Ａｃｃｅｓｓ社の技術に関する更なる特徴は、フォトレジストを使用して電気メッキすることによって作製されたビアが、ドリルアンドフィルによって作成されたビアよりも狭くできる点である。現在のところ、最も狭いドリルアンドフィルによるビアは、約６０ミクロンである。フォトレジストを使用した電気メッキにより、解像度５０ミクロン未満、又は最小３０ミクロンも達成可能である。ＩＣをかかる基板に結合することは困難である。フリップチップ結合のための一方法としては、誘電体表面と面一となる銅パッドを設ける方法がある。かかる方法は、本願発明者の米国特許出願第１３／９１２，６５２号に記載されている。
チップをインタポーザに取着する方法は全て高価である。ワイヤボンディング及びフリップチップ技術は、高価で、接続が破断されると、不具合が発生する。
図１を参照すると、ポリマーマトリクス１４を含むフレームワーク１６によって画定されるチップソケット１２のアレイ１０の一部、及びポリマーマトリクスのフレームワーク１６を通る金属ビア１４のアレイが示されている。
アレイ１０は、チップソケットのアレイを含むパネルの一部としてもよく、各チップソケットは、ポリマーマトリクスのフレームワークを通る銅ビアのグリッドを含むポリマーマトリクスのフレームワークによって囲まれ、画定される。
各チップソケット１２は、従って、ポリマーのフレーム１８で囲まれると共に、該フレーム１８を通る多数の銅貫通ビアが、ソケット１２’周りに配設される。
フレーム１８は、ポリマーシートとして被着されたポリマーで構成してもよい、又はプリプレグとして被着されたガラス繊維強化ポリマーとしてもよい。フレーム１８は、１層又は複数層を有してもよい。
図２を参照すると、本願出願人、Ｚｈｕｈａｉ Ａｃｃｅｓｓ社のパネル２０は、一般的に、２ｘ２配列のブロック２１、２２、２３、２４に分割され、該ブロックは、水平方向バー２５、垂直方向バー２６、外部フレーム２７から成るメインフレームによって互いに分離されている。各ブロックは、チップソケット１２（図１）のアレイを含む。５ｍｍ ｘ ５ｍｍのチップサイズで、Ａｃｃｅｓｓ社の２１インチ×２５インチのパネルとすると、この製造技術では、１万個のチップが各パネル上にパッケージ可能である。対照的に、現在業界で使用される最大ウエハである１２インチのウエハ上にチップパッケージを作製すると、１回で２５００個のチップのみが加工可能であるため、大型パネルに作製する場合のスケールメリットが、分かるであろう。
しかしながら、この技術に適したパネルは、多少サイズに幅があるかも知れない。一般的に、パネルのサイズは、約１２インチ×１２インチ〜約２４インチ×３０インチの幅がある。現在使用されている標準的なサイズの中には、２０インチ×１６インチや２５インチ×２１インチがある。
パネル２０の全ブロックで、同一サイズのチップソケット１２を並べる必要はない。 例えば、図２の略図では、右上のブロック２２のチップソケット２８は、他のブロック２１、２３、２４のチップソケット２９より大きい。また、単に、１つ又は複数のブロック２２が、異なるサイズのチップを受容する異なるサイズのソケットに使用されることができるだけでなく、任意のサイズの任意のサブアレイが、あらゆる特定のダイパッケージを作製するために使用されることができるため、処理量が多くても、短い一続きの少数のダイパッケージも作製されることができ、異なるダイパッケージを、特定の顧客用に同時に加工可能である、又は異なるパッケージを、異なる顧客用に作製可能である。従って、パネル２０は、１種類のチップを受容する第１寸法セットを有するソケット２８を有する少なくとも１つの領域２２、及びもう１種類のチップを受容する第２寸法セットを有するソケット２９を有するもう１つの領域２１を含むことができる。
図１を参照して以上で説明したように、各チップソケット１２（図２の２８、２９）は、ポリマーフレーム１８によって囲まれ、各ブロック（２１、２２、２３、２４−図２）には、ソケット２８（２９）のアレイが、配置される。
図３を参照すると、チップ３５は、各ソケット１２内に配置されることができ、チップ３５周りの空間は、パッキング材３６で充填されることができ、該パッキング材は、フレーム１６を作製するのに使用されたのと同じポリマーとしても、しなくてもよい。パッキング材３６は、例えば、成形コンパウンドとしてもよい。実施形態によっては、パッキング材３６のマトリクス及びフレーム１６のマトリクスは、同様なポリマーを使用してもよい。フレームのポリマーマトリクスは、強化用長繊維を含むことができるが、ソケットに充填するのに使用されるパッキング材３６のポリマーは、長繊維を含むことができない。しかしながら、パッキング材３６は、例えば、短繊維又はセラミック粒子を含むことができるフィラーを含むことができる。
一般的なダイのサイズは、約１ｍｍ ｘ １ｍｍから、約６０ｍｍ ｘ ６０ｍｍまでの何れでもよく、ソケットは、所望のダイを隙間をあけて収容するために、ダイの各辺から０．１ｍｍ〜２．０ｍｍだけ、若干大きくする。インタポーザのフレーム厚は、少なくともダイの深さにする必要があり、好適には、１０ミクロン〜１００ミクロン厚くする。一般的に、フレームの深さは、ダイ厚２０ミクロンである。ダイ厚自体は、２５ミクロン〜４００ミクロンの範囲で、一般的な値は、約１００ミクロンである。
ソケット１２にチップ３５を埋め込んだ結果、個々の各チップは、各ダイの縁部周りに配設されたフレームを通るビア１４を有するフレーム３８によって囲まれる。
Ａｃｃｅｓｓ社のビアポスト技術を使用して、パターンメッキ又はパネルメッキのどちらかの後に、選択的エッチングを行うことによって、ビア１４が、ビアポストとして作製され、次に、ポリマーフィルムを使用して、又は、安定性を加えるために、織成ガラス繊維束から成るプリプレグをポリマーマトリクス中に使用して、誘電体で積層されてもよい。一実施形態では、この誘電体は、日立７０５Ｇとする。別の実施形態では、ＭＧＣ８３２ＮＸＡ ＮＳＦＬＣＡが使用される。第３実施形態では、住友ＧＴ−Ｋが使用されてもよい。別の実施形態では、住友ＬＡＺ−４７８５シリーズのフィルムが使用される。別の実施形態では、住友ＬＡＺ−６７８５シリーズが使用される。別の材料として、太陽インキ製造株式会社のＨＢＩ及びＺａｒｉｓｔｏ−１２５、又は味の素ファインテクノ株式会社のＡＢＦ ＧＸ材料シリーズが挙げられる。
或いは、ビアは、一般的にドリル−フィル技術として知られるものを使用して、作製されてもよい。まず最初に、基板が作製され、次に、硬化後、機械的に又はレーザ穿孔によって、穿孔される。その後、穿孔された孔は、電気メッキによって銅で充填されてもよい。かかる場合、基板は、積層体としてもよい。一般に、該積層体は、ポリマー又は繊維強化ポリマーマトリクスを含む。
ドリル−フィル技術よりむしろビアポストを使用してビアを作製する方が、多くの利点がある。ビアポスト技術では、全てのビアが、同時に作製されることができるため、穴が個別に穿孔されるのに対して、ビアポスト技術の方が速い。また、穿孔されたビアは、円筒形であるのに対して、ビアポストは、あらゆる形状を有することができる。実際には、全てのドリル−フィルによるビアは、同じ直径（許容誤差内）であるのに対して、ビアポストは、異なる形状及びサイズを有することができる。また、剛性を強化するために、好適には、ポリマーマトリクスは、一般的に、ガラス繊維の織成束で、繊維強化される。ポリマープリプレグの繊維は、直立するビアポスト上に載置され、硬化されると、ポストは、側面が滑かで、垂直になるという特徴を有する。しかしながら、ドリル−フィルによるビアは、一般的に幾分先細りになり、合成物が穿孔された場合；一般的に表面が粗くなり、雑音の原因となる浮遊インダクタンスを齎す。
一般に、ビア１４は、２５ミクロン〜５００ミクロン幅の範囲となる。ドリル−フィルに必要とされるような、及びビアポストにはよくあるような、円筒形である場合、各ビアの直径は、２５ミクロン〜５００ミクロンの範囲となることがある。
更に図３を参照すると、ビアを埋め込んでポリマーマトリクスのフレームワーク１６を作製後に、ソケット１２が、ＣＮＣ又は打ち抜きによって作製されてもよい。或いは、パネルメッキ又はパターンメッキのどちらかを使用して、犠牲銅ブロックが堆積されてもよい。銅ビアポスト１４が、例えば、フォトレジストを使用して選択的に遮蔽される場合、かかる銅ブロックは、ソケット１２を作成するためにエッチング除去されることができる。
各チップソケット１２周りのフレーム３８にビア１４を有するソケットアレイのポリマーフレームワーク３８は、複数のチップパッケージ及びビルドアップされた多層チップパッケージを含む、個別の複数のチップパッケージを作成するために使用されることができる。
チップ３５がソケット１２内に配置されると、チップ３５は、一般的に、成形コンパウンド、ドライフィルムＢ段階ポリマー又はプリプレグ等のポリマーであるパッケージング材３６を使用して、適所に固定されることができる。
図４を参照すると、銅ルーティング層４２、４３は、チップ３５を埋設したフレームワーク４０の片面又は両面に作製されることができる。一般的に、チップ３５は、終端部を下方に向けて敷設され、チップ３５の縁部より外側へ広がるパッド４３に結合される。貫通ビア１４によって、上面のパッド４２及び下面のパッド４３は、更なるチップを、ＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）として知られるＩＣ基板パッケージのフリップチップ、ワイヤボンディングアセンブリ工程又はＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）半田付け工程等によって、結合可能になる。また、チップ又はＩＣ基板パッケージの結合は、場合によっては、ビア１４の外端部に直接行うことも可能である点にも、注目すべきである。当然ながら、基本的に、上下パッド４２、４３は、より複雑な構造体を作成するために、更なるビアポスト及びルーティングフィーチャ層をビルドアップ可能にし、そうした複雑な構造体でも依然として、ＩＣ基板パッケージのチップ又はＩＣ基板パッケージを、構造体の最も外側のフィーチャ層又は構造体表面に露出されるビア層に収容できる。
ダイシングツール４５が示されている。当然ながら、パネル４０内にパッケージされたチップ３５のアレイは、図５で示されているように、例えば、回転鋸又はレーザを使用して、個々のチップ４８に容易にダイシングされる。
図６を参照すると、実施形態によっては、隣接するチップソケットは、異なるサイズ及び／又は異なる形状を含む、異なる寸法を有してもよい。また、パッケージは、２個以上のチップを含んでもよく、異なるチップを含んでもよい。例えば、プロセッサ用チップ３５が、１個のソケット内に配置され、隣接するソケットに配置されたメモリ用チップ５５に結合されて、２個のチップが、フレーム材から成るバーによって分離されてもよい。
ルーティング層４２、４３の導体は、チップビアの終端部に結合できる。現在の技術水準では、ビアポストは、長さ約１３０ミクロンとすることができる。チップ３５、５５が、約１３０ミクロンより厚い場合には、１つのビアを別のビアの上に積み重ねる必要があるかも知れない。ビアを積み重ねる技術については、とりわけ、同時係属中のＨｕｒｗｉｔｚ氏他の米国特許出願第１３／４８２，０９９号及び米国特許出願第１３／４８３，１８５号で、知られており、記載されている。
図７を参照すると、ポリマーフレーム１６にダイ５５を含むダイパッケージ４８が、下から示されており、ダイ５５は、フレーム１６によって囲まれており、貫通ビア１４が、フレーム１６を貫通してダイ５５の外周周りに設けられている。ダイは、ソケット内に配置され、一般的に第２ポリマーであるパッケージング材３６によって適所に保持される。フレーム１６は、安定させるために繊維強化プリプレグから、一般的に作製される。パッケージング材３６の第２ポリマーは、ポリマーフィルム又は成形コンパウンドとしてもよい。第２ポリマーは、フィラーを含んでもよく、また短繊維を含んでもよい。一般的に、図示したように、貫通ビア１４は、単なる円筒形のビアであるが、異なる形状又はサイズを有してもよい。チップ５５上の半田ボール５７のボール・グリッド・アレイの中には、パッド４３によって、ファンアウト構成で、貫通ビア１４に接続されるものある。図示したように、チップの下に基板に直接結合される更なる半田ボールが存在してもよい。実施形態によっては、通信及びデータ処理のために、貫通ビアの少なくとも１つを、同軸ビアとする。同軸ビアを製造する技術は、例えば、同時係属中の米国特許出願第１３／４８３，１８５号に、記載されている。
チップを積層するためのコンタクトを設けることに加えて、チップ周辺の貫通ビア１４は、チップをその周辺から隔離するために、及びファラデーシールドを提供するために、使用されることができる。かかるシールド用ビアは、パッドに結合され、該パッドにより、チップ上でシールド用ビアを相互接続し、チップにシールドを提供することができる。
一列以上の貫通ビアがチップを囲んで存在してもよく、内側の列は、信号伝達用に、外側の列はシールド用に使用されることができる。外側の列は、チップ上に作製された中実な銅ブロックに結合されることができ、それにより該ブロックは、チップで発生した熱を放散するためのヒートシンクとして機能できる。異なるダイも、この様にパッケージされることができる。
本明細書に記載された貫通ビアを有するフレームを伴う埋め込みチップ技術は、コンタクトが短く、チップ当たりのコンタクト数が比較的少ないため、特にアナログ処理に適している。
当然ながら、この技術は、ＩＣチップのパッケージに限定されない。実施形態によっては、ダイは、ヒューズ、コンデンサ、インダクタ、及びフィルタから成る群から選択される構成要素を含む。インダクタ及びフィルタを製造する技術については、同時係属中である、Ｈｕｒｗｉｔｚ氏他の米国特許出願第１３／９６２，３１６号に記載されている。
図８、及び図８（ａ）乃至図８（ｖ）を参照すると、チップを有機絶縁体に埋め込む方法は以下を含む：有機マトリクスフレーム１２２を通る少なくとも１つのビア１２４を更に含む有機マトリクスフレーム１２２によって其々画定されるチップソケット１２６のグリッド１２０を作製すること−８（ａ）。図示されたように、有機マトリクスフレームは、ガラス強化誘電体であり、ビアポストが埋め込まれており、例えばソケットが打ち抜きされている、又はＣＮＣを用いて削り出されている。或いは、ソケットは、銅を電気メッキし、ビアポストを保護しながら、溶解することによって、作製されることができる。或いは、ソケットは、メッキスルーホールを有する積層体を打ち抜いて作製されることができる。
チップソケットのグリッド１２０は、テープ１３０上に配置される−８（ｂ）。一般に、テープ１３０は、加熱して又は紫外線で露光して分解されることができる市販の透明フィルムである。
ダイ１３２は、グリッド１２０のソケット１２６内で下向きに配置され−８（ｃ）、テープを通して撮像して、位置決めされることができる。ソケット１２６内でのダイ１３２の配置は、一般的に完全に自動化されている。パッケージ材１３４は、ダイ１３２及びグリッド１２０上に被せられる−８（ｄ）。一実施形態では、パッケージ材１３４は、厚さ１８０ミクロンの誘電体膜であり、ダイ１３２の厚さは、１００ミクロンである。しかしながら、寸法は、多少異なることができる。パッケージ材１３４の厚さは、一般的に、約１５０ミクロン〜数百ミクロンである。パッケージ材１３４は、成形コンパウンドとしてもよい。ダイ１３２の厚さは、一般的に、２５ミクロン〜数百ミクロンである。パッケージ材１３４の厚さは、数十ミクロンだけ、ダイ１３２の厚さを超えることが重要である。
フレーム１２０の誘電体１２２と、チップ１３２上に塗布されるパッケージ材１３４は、同様のマトリクスを有してもよい、又はポリマーマトリクスは、極めて異なってもよい。フレームは、一般的に、プリプレグとして設けられる強化長繊維を含む。パッケージ材１３４は、長繊維を含まないが、短繊維及び／又は粒子フィラーを含むことができる。
キャリア１３６は、誘電体１３４上に塗布される−８（ｅ）。テープ１３０は、除去され−８（ｆ）、チップ１３２の下面を露出する。使用する特定のテープによって、テープ１３０は、消失される、又は紫外線で露光して除去されることができる。シード層１３８（一般的にチタニウム、その後銅）は、誘電体上にスパッタされる−８（ｇ）。電気メッキされた銅のポリマーへの接着を促進させる別のシード層は、クロム及びニッケルクロム合金を含む。フォトレジスト層１４０が、塗布され、パターニングされる−ステップ８（ｈ）。銅１４２が、パターンに電気メッキされる−８（ｉ）。誘電体膜又はフォトレジスト１４０が、剥離される−８（ｊ）、スパッタ層１３８（複数可）は、エッチング除去される−８（ｋ）。その後、エッチングバリア１４４が、銅及びチップの下面に塗布される−８（ｌ）。エッチングバリア１４４は、ドライフィルム又はフォトレジストとしてもよい。銅キャリア１３６は、例えば、塩化銅又は水酸化アンモニウムを使用してエッチング除去される−ステップ８（ｍ）。この構成体は、任意には、例えば、ＣＦ４とＯ２を１：１〜３：１の比率にしたプラズマエッチングを使用して、フレーム及びビア端部を露出させるために、薄くされる−ステップ８（ｎ）。プラズマエッチングの後に、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を行ってもよい。
当然ながら、銅の導電性フィーチャ１４２、１４６のルーティング層が基板の片側に存在すると、チップを、ボール・グリッド・アレイ（ＢＧＡ）又はランド・グリッド・アレイ（ＬＧＡ）技術で、導電性フィーチャに取着可能になる。また、更なるルーティング層をビルドアップできる。上記構成体では、導電性フィーチャ１４２、１４６のルーティング層が両側にある。従って、更なる層が、片側又は両側にビルドアップされ、「ＰｏＰ」（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）及び同様の構成体を可能にできる。
図９を参照すると、本発明の核心は、埋め込まれたダイ２０２のアレイから成る構造体２００であり、各ダイは、コンタクト２０４側を下にして、一般的に繊維強化ポリマーである誘電体から作製されるフレーム２０６のソケット内に、配置される構造体２００であって、ダイ２０２は、パッキング材２０８で封止され、該パッキング材は、一般的にポリマーであり、ダイ２０２をフレーム２０６に接着し、コンタクト２０４に対する面と反対のダイ２０２の面を被覆する。少なくとも１つの貫通ビア２１０が存在し、一般的に複数の貫通ビア２１０が、各ダイ２０２を囲むフレーム２０８内に、貫通ビア２１０が構造体の両側に露出されて、更にビルドアップ可能になるように、埋め込まれる。ビア２１０は、パターン電気メッキし、又はパネル電気メッキし、一般的に銅である余分な金属を除去するために選択的にエッチングすることによって、作製されるビアポストとすることができる。例えばフレームの深さが深すぎて、１つのメッキ手順で作製できない場合等、必要に応じて、ビア２１０は、短いビアポストの積み重ねとしてもよく、任意にパッドをビアポスト間に入れて積み重ねてもよい。或いは、ビアは、ドリルアンドフィル技術によって作製された、メッキスルーホール（Ｐｔｈ）としてもよい。
一般的に、構造体２００は、ポリマー誘電体をビアポスト上に積層するか、スルーホールを、一般的に積層体である、銅クラッド誘電体パネルに穿孔及び銅メッキするかして、フレーム２０６をまず作製し、その後クラッド部を除去することによって、作製される。次に、ソケットが、銅ビアポストブロックを選択的にエッチングすることによって、又はＣＮＣによって、或いは単に打ち抜きによって、埋め込まれた貫通ビアを持つ基板に作製される。ダイ２０２が、フレーム下に膜として除去可能なテープを使用して、各ソケット内に、コンタクト２０４を下にして載置され、ダイは、パッキング材２０８で封止され、該パッキング材は、一般的にはポリマーで、成形コンパウンド又はポリマーフィルム又はプリプレグとしてもよい。パッキング材は、短繊維又はセラミック粒子等の無機フィラーを含んでもよい。テープは、除去され、最上の誘電体ポリマーは、ビア端部及びダイパッドを露出するために、エッチダウンされる。
従って、当業者は、本発明が、特に上記で図示され、説明されたものに限定されないことを理解するであろう。むしろ本発明の範囲は、付記された請求項によって規定され、上記で説明された様々な特徴の組合せ及び副組合せの両方の他、当業者が前述の説明を読んで思い付くであろう、それらの変形例及び変更例も含む。
請求項において、単語「含む（ｃｏｍｐｒｉｓｅ）」、及びその変形である、「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んだ（ｃｏｍｐｒｉｓｉｎｇ）」等は、記載された構成要素が含まれるだけでなく、一般に他の構成要素を除外するものではないことを意味する。
１０ アレイ
１２ チップソケット
１４、１２４、２１０ ビア
１６、１８、３８、２０６ フレーム
２０ パネル
２１、２２、２３、２４ ブロック
２５ 水平方向バー
２６ 垂直方向バー
２７ 外部フレーム
２８、２９ チップソケット
３５、５５ チップ
３６、２０８ パッキング材
４０ フレームワーク
４２、４３ ルーティング層
４５ ダイシングツール
４８ ダイパッケージ
５７ 半田ボール
１２０ グリッド
１２２ 有機マトリクスフレーム
１２６ ソケット
１３０ テープ
１３２、２０２ ダイ
１３４ パッケージ材
１３６ 銅キャリア
１３８ シード層
１４０、１５０ フォトレジスト層
１４２ 導電性フィーチャ
１４４ エッチングバリア
１４６ 接着性金属シード層
１４８ 銅シード層
１５２ パターン
１５４ 銅
２００ 構造体
２０４ コンタクト
１２ チップソケット
１４、１２４、２１０ ビア
１６、１８、３８、２０６ フレーム
２０ パネル
２１、２２、２３、２４ ブロック
２５ 水平方向バー
２６ 垂直方向バー
２７ 外部フレーム
２８、２９ チップソケット
３５、５５ チップ
３６、２０８ パッキング材
４０ フレームワーク
４２、４３ ルーティング層
４５ ダイシングツール
４８ ダイパッケージ
５７ 半田ボール
１２０ グリッド
１２２ 有機マトリクスフレーム
１２６ ソケット
１３０ テープ
１３２、２０２ ダイ
１３４ パッケージ材
１３６ 銅キャリア
１３８ シード層
１４０、１５０ フォトレジスト層
１４２ 導電性フィーチャ
１４４ エッチングバリア
１４６ 接着性金属シード層
１４８ 銅シード層
１５２ パターン
１５４ 銅
２００ 構造体
２０４ コンタクト
Claims (20)
- 埋め込みダイパッケージを作製する方法であって、該方法は：
各チップソケットが、第１ポリマーのポリマーマトリクス及び各ソケット周りにフレームワークを通る少なくとも１つのビアポストを有するフレームワークによって囲まれるような、チップソケットのアレイを入手すること；
ハニカムアレイの下面が透明テープに接触するように、前記フレームワークを有する前記アレイを前記透明テープに載置すること；
前記ダイの下面が前記透明テープと接触するように、チップ端子を下側にして各チップソケット内に配置すること；
前記テープを通して光学撮像することによって、前記チップを前記ビアポストと位置合わせすること；
パッキング材を前記アレイ内で前記チップ上及び周りに塗布し、フィラーを硬化して、前記チップを５面で埋め込むこと；
前記パッキング材を薄く且つ平坦化して、前記ビアの上端部を、前記アレイの上面で露出すること；
前記透明テープを除去すること；
導体のフィーチャ層を、前記ハニカムアレイの前記下面及び前記チップの前記下面に塗布して、各ダイの少なくとも１つの端子を、少なくとも１つの貫通ビアに結合すること；
少なくとも１つの導体が、貫通ビアから、各チップ上に少なくとも部分的に延伸するように、導体のフィーチャ層を、前記ハニカムアレイの上側に塗布すること、及び
前記アレイをダイシングして、前記チップと隣接する貫通ビアに結合されるコンタクトパッドを有する少なくとも１つの埋め込みチップを含む分離したダイを作成すること
を含む方法。 - 前記アレイは、長方形をしたセルのアレイを含む、請求項１に記載の方法。
- 前記チップは、アナログプロセッサ、デジタルプロセッサ、センサ、フィルタ、及びメモリの中の少なくとも１つを含む、請求項１に記載の方法。
- 前記フレームワークは、前記第１ポリマーにガラス繊維強化材を含む、請求項１に記載の方法。
- 前記フレームワークは、前記第１ポリマーにガラス繊維束の織物を含む、請求項１に記載の方法。
- 前記パッキング材は、第２ポリマーマトリクスを含む、請求項１に記載の方法。
- 前記パッキング材は、成形コンパウンドを含む、請求項１に記載の方法。
- 前記パッキング材は、前記フレームワーク及びチップ上に被せられ、加熱加圧される少なくとも１枚のポリマーシートを含む、請求項１に記載の方法。
- 前記パッキング材は、粒子フィラー及び短繊維フィラーの少なくとも１つを更に含む、請求項６に記載の方法。
- 前記チップソケットのアレイは：
犠牲キャリアを入手すること；
フォトレジストの層を敷設すること；
前記フォトレジストを銅ビアのグリッドでパターニングすること；
銅ビアポストを前記グリッドになるようメッキすること；
前記フォトレジストを剥離すること；
前記銅ビアポストをポリマー誘電体で積層すること；
前記銅ビアの端部を露出するように、前記ポリマー誘電体を薄く且つ平坦化すること；
前記キャリアを除去すること；及び
前記ポリマー誘電体内にチップソケットを機械加工することによって、作製される、請求項１に記載の方法。 - 前記犠牲キャリアは、銅を溶解することによって除去される銅キャリアである、請求項１０に記載の方法。
- 銅ビアを堆積する前に、前記キャリア上に耐エッチング層を塗布することを更に含む、請求項１０に記載の方法。
- 銅ビアの端部を露出した状態の平坦化されたポリマー誘電体は、銅キャリアがエッチング除去される間、耐エッチング材で保護される、請求項１０に記載の方法。
- 前記耐エッチング材は、フォトレジストである、請求項１３に記載の方法。
- 前記ポリマー誘電体は、ガラス繊維束の織物を含み、プリプレグとして塗布され、その後硬化される、請求項１１に記載の方法。
- 前記チップソケットのアレイは：
犠牲キャリアを入手すること；
フォトレジスト層を敷設すること；
前記フォトレジストを、銅ビアのグリッドで、及びソケットのアレイでパターニングすること；
銅ビアポストを、前記グリッド及び前記アレイになるようにメッキすること；
前記フォトレジストを剥離すること；
前記銅ビアポスト及び前記アレイをポリマー誘電体で積層すること；
銅ビア及びアレイの端部を露出するように、前記ポリマー誘電体を薄く且つ平坦化すること；
前記ソケットを形成するために、前記銅ビアの端部を遮蔽し、前記アレイを選択的に溶解すること；及び
前記キャリアを除去することによって、作製される、請求項１に記載の方法。 - 前記ハニカムアレイは：
銅クラッドポリマーマトリクスを含む基板を入手すること；
ビアホールのアレイを穿孔すること；
銅で前記ビアホールに電気メッキすること；
銅クラッド部を除去すること；及び
前記基板を通して、ソケットを機械加工することによって、作製する、請求項１に記載の方法。 - 前記銅クラッド部を除去するステップは、溶解、研削及びプラズマエッチングの中の少なくとも１つを含む、請求項１７に記載の方法。
- 前記ポリマーマトリクスは、ガラス繊維を更に含む、請求項１７に記載の方法。
- 前記ソケットを機械加工して除去するステップは、打ち抜き及びＣＮＣの中の少なくとも１つを含む、請求項１７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/249,282 | 2014-04-09 | ||
| US14/249,282 US9240392B2 (en) | 2014-04-09 | 2014-04-09 | Method for fabricating embedded chips |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015201620A true JP2015201620A (ja) | 2015-11-12 |
| JP6090295B2 JP6090295B2 (ja) | 2017-03-08 |
Family
ID=52407121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014250273A Active JP6090295B2 (ja) | 2014-04-09 | 2014-12-10 | 埋め込みチップを作製する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9240392B2 (ja) |
| JP (1) | JP6090295B2 (ja) |
| KR (1) | KR101648365B1 (ja) |
| CN (1) | CN104332414B (ja) |
| TW (1) | TWI625839B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020021666A1 (ja) * | 2018-07-25 | 2020-01-30 | 株式会社Ｆｕｊｉ | 決定装置及びこれを備えるチップ装着装置 |
| JP2020537361A (ja) * | 2017-12-06 | 2020-12-17 | 安徽▲雲▼塔▲電▼子科技有限公司 | 集積回路モジュール構造及びその製作方法 |
| JP2022002296A (ja) * | 2020-06-19 | 2022-01-06 | ズハイ アクセス セミコンダクター シーオー., エルティーディーZhuhai Access Semiconductor Co., Ltd | 空気共振キャビティを有する埋め込みパッケージ構造の製造方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104270885A (zh) * | 2014-05-05 | 2015-01-07 | 珠海越亚封装基板技术股份有限公司 | 具有聚合物基质的插件框架及其制造方法 |
| US9502270B2 (en) | 2014-07-08 | 2016-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device packages, packaging methods, and packaged semiconductor devices |
| WO2016073658A1 (en) | 2014-11-05 | 2016-05-12 | Corning Incorporated | Bottom-up electrolytic via plating method |
| US9570406B2 (en) * | 2015-06-01 | 2017-02-14 | Qorvo Us, Inc. | Wafer level fan-out with electromagnetic shielding |
| KR101842426B1 (ko) * | 2015-08-26 | 2018-05-14 | 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 | 내장형 다이 패키지, 칩 패키지 제조방법, 다층 인터포저 및 칩 패키지 |
| US10535611B2 (en) * | 2015-11-20 | 2020-01-14 | Apple Inc. | Substrate-less integrated components |
| US9911700B2 (en) * | 2016-01-26 | 2018-03-06 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Embedded packages |
| KR102513427B1 (ko) * | 2016-04-26 | 2023-03-24 | 삼성전자주식회사 | 팬 아웃 패널 레벨 패키지 및 그의 제조 방법 |
| DE102016124525B4 (de) * | 2016-12-15 | 2023-08-10 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Modul mit Leuchtdiodenchips und Verfahren zum Herstellen eines Moduls mit einer Mehrzahl von Leuchtdiodenchips |
| WO2018178821A2 (en) * | 2017-03-31 | 2018-10-04 | 3M Innovative Properties Company | Electronic devices including solid semiconductor dies |
| KR101933421B1 (ko) * | 2017-10-27 | 2018-12-28 | 삼성전기 주식회사 | 팬-아웃 반도체 패키지 모듈 |
| US10917966B2 (en) | 2018-01-29 | 2021-02-09 | Corning Incorporated | Articles including metallized vias |
| CN108471702B (zh) * | 2018-05-15 | 2021-01-01 | 苏州盛达飞智能科技股份有限公司 | 一种导热导电泡棉胶带及其制作方法 |
| CN108996464B (zh) | 2018-06-08 | 2020-05-22 | 北京协同创新研究院 | 一种类扇出多器件混合集成柔性微系统及其制备方法 |
| DE112019006352T5 (de) | 2018-12-20 | 2021-08-26 | Avx Corporation | Mehrschichtfilter, umfassend einen rückführsignalreduzierungsvorsprung |
| CN113228503A (zh) | 2018-12-20 | 2021-08-06 | 阿维科斯公司 | 包括高精度电感器的多层电子装置 |
| CN113273029B (zh) | 2018-12-20 | 2022-08-02 | 京瓷Avx元器件公司 | 包括电容器的多层滤波器和形成多层滤波器的方法 |
| CN113228504A (zh) | 2018-12-20 | 2021-08-06 | 阿维科斯公司 | 高频多层滤波器 |
| JP7355827B2 (ja) | 2018-12-20 | 2023-10-03 | キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション | 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス |
| US10968097B2 (en) | 2019-08-16 | 2021-04-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Support structure for MEMS device with particle filter |
| US10941034B1 (en) | 2019-08-16 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Particle filter for MEMS device |
| US11183477B2 (en) * | 2019-09-26 | 2021-11-23 | Intel Corporation | Mixed hybrid bonding structures and methods of forming the same |
| CN111952201B (zh) * | 2020-07-14 | 2022-02-18 | 珠海越亚半导体股份有限公司 | 一种嵌入式封装基板的制造方法 |
| KR20220021755A (ko) * | 2020-08-14 | 2022-02-22 | 삼성전자주식회사 | 안테나를 포함하는 반도체 패키지 |
| CN113270327B (zh) * | 2021-07-20 | 2021-12-07 | 珠海越亚半导体股份有限公司 | 主被动器件垂直叠层嵌埋封装结构及其制作方法 |
| CN114420676B (zh) * | 2022-03-31 | 2022-06-14 | 长电集成电路(绍兴)有限公司 | 一种降低翘曲的芯片级封装结构及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231752A (ja) * | 2008-03-25 | 2009-10-08 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW523886B (en) * | 2000-12-29 | 2003-03-11 | Kinsus Interconnect Tech Corp | Cavity down ball grid array carry plate structure by laser drill to enhance heat dissipation chip embedment and its manufacturing method |
| JP2007188930A (ja) * | 2006-01-11 | 2007-07-26 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US20080079147A1 (en) * | 2006-09-29 | 2008-04-03 | Hill Michael J | Embedded array capacitor with side terminals |
| US8178963B2 (en) * | 2007-01-03 | 2012-05-15 | Advanced Chip Engineering Technology Inc. | Wafer level package with die receiving through-hole and method of the same |
| KR100982795B1 (ko) * | 2008-07-10 | 2010-09-16 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 제조방법 |
| TW201003870A (en) * | 2008-07-11 | 2010-01-16 | Phoenix Prec Technology Corp | Printed circuit board having semiconductor component embeded therein and method of fabricating the same |
| KR20120026855A (ko) * | 2010-09-10 | 2012-03-20 | 삼성전기주식회사 | 임베디드 볼 그리드 어레이 기판 및 그 제조 방법 |
| US8421212B2 (en) * | 2010-09-22 | 2013-04-16 | Stats Chippac Ltd. | Integrated circuit packaging system with active surface heat removal and method of manufacture thereof |
| US8736065B2 (en) * | 2010-12-22 | 2014-05-27 | Intel Corporation | Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same |
| US8980696B2 (en) * | 2011-11-09 | 2015-03-17 | Freescale Semiconductor, Inc. | Method of packaging semiconductor die |
| KR101905893B1 (ko) * | 2012-06-13 | 2018-10-08 | 에스케이하이닉스 주식회사 | 복수의 유전층을 포함하는 임베디드 패키지 및 제조 방법 |
| US9137905B2 (en) * | 2012-06-25 | 2015-09-15 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Alignment between layers of multilayer electronic support structures |
-
2014
- 2014-04-09 US US14/249,282 patent/US9240392B2/en not_active Expired - Fee Related
- 2014-09-18 CN CN201410478551.9A patent/CN104332414B/zh active Active
- 2014-09-24 TW TW103133066A patent/TWI625839B/zh active
- 2014-09-29 KR KR1020140129898A patent/KR101648365B1/ko active IP Right Grant
- 2014-12-10 JP JP2014250273A patent/JP6090295B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231752A (ja) * | 2008-03-25 | 2009-10-08 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020537361A (ja) * | 2017-12-06 | 2020-12-17 | 安徽▲雲▼塔▲電▼子科技有限公司 | 集積回路モジュール構造及びその製作方法 |
| JP7130047B2 (ja) | 2017-12-06 | 2022-09-02 | 安徽▲雲▼塔▲電▼子科技有限公司 | 集積回路モジュール構造及びその製作方法 |
| WO2020021666A1 (ja) * | 2018-07-25 | 2020-01-30 | 株式会社Ｆｕｊｉ | 決定装置及びこれを備えるチップ装着装置 |
| JPWO2020021666A1 (ja) * | 2018-07-25 | 2021-02-15 | 株式会社Ｆｕｊｉ | 決定装置及びこれを備えるチップ装着装置 |
| JP7068460B2 (ja) | 2018-07-25 | 2022-05-16 | 株式会社Fuji | 決定装置及びこれを備えるチップ装着装置 |
| JP2022002296A (ja) * | 2020-06-19 | 2022-01-06 | ズハイ アクセス セミコンダクター シーオー., エルティーディーZhuhai Access Semiconductor Co., Ltd | 空気共振キャビティを有する埋め込みパッケージ構造の製造方法 |
| JP7393378B2 (ja) | 2020-06-19 | 2023-12-06 | ズハイ アクセス セミコンダクター シーオー．，エルティーディー | 空気共振キャビティを有する埋め込みパッケージ構造の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104332414B (zh) | 2017-08-29 |
| TW201539699A (zh) | 2015-10-16 |
| JP6090295B2 (ja) | 2017-03-08 |
| CN104332414A (zh) | 2015-02-04 |
| US9240392B2 (en) | 2016-01-19 |
| KR101648365B1 (ko) | 2016-09-01 |
| US20150294896A1 (en) | 2015-10-15 |
| TWI625839B (zh) | 2018-06-01 |
| KR20150117195A (ko) | 2015-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6090295B2 (ja) | 埋め込みチップを作製する方法 | |
| TWI658542B (zh) | 具有矩形空腔陣列的聚合物框架的製造方法 | |
| JP2015198246A (ja) | 埋め込みチップ | |
| US9911700B2 (en) | Embedded packages | |
| US10446335B2 (en) | Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor | |
| JP6695066B2 (ja) | フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム | |
| US9949373B2 (en) | Interposer frame with polymer matrix and methods of fabrication | |
| KR101713643B1 (ko) | 칩 패키지 | |
| KR20140134243A (ko) | 일체식 패러데이 실딩을 갖는 ic 지지 구조체 | |
| JP6590179B2 (ja) | 多層複合電子構造体の側面を終端する方法 | |
| JP6459107B2 (ja) | 多層電子支持構造体の製作方法 | |
| KR101770148B1 (ko) | 폴리머 매트릭스를 가진 인터포저 프레임 | |
| KR20150126767A (ko) | 폴리머 프레임이 커패시터와 직렬인 적어도 하나의 비아를 구비하도록 하는, 칩용 폴리머 프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170123 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6090295 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |