KR102513427B1 - 팬 아웃 패널 레벨 패키지 및 그의 제조 방법 - Google Patents

팬 아웃 패널 레벨 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR102513427B1
KR102513427B1 KR1020160050998A KR20160050998A KR102513427B1 KR 102513427 B1 KR102513427 B1 KR 102513427B1 KR 1020160050998 A KR1020160050998 A KR 1020160050998A KR 20160050998 A KR20160050998 A KR 20160050998A KR 102513427 B1 KR102513427 B1 KR 102513427B1
Authority
KR
South Korea
Prior art keywords
substrate
dies
fan
forming
photoresist layer
Prior art date
Application number
KR1020160050998A
Other languages
English (en)
Other versions
KR20170122345A (ko
Inventor
손영훈
김진성
양유신
전충삼
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160050998A priority Critical patent/KR102513427B1/ko
Priority to US15/437,566 priority patent/US9892980B2/en
Publication of KR20170122345A publication Critical patent/KR20170122345A/ko
Priority to US15/832,938 priority patent/US20180096903A1/en
Application granted granted Critical
Publication of KR102513427B1 publication Critical patent/KR102513427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/152—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 팬 아웃 패널 레벨 패키지 및 그의 제조방법을 개시한다. 그의 제조방법은, 팬 아웃 기판의 캐버티들 내에 다이들을 고정하는 몰드 기판을 제공하는 단계와, 팬 아웃 기판에 대한 다이들 각각의 위치를 검출하는 단계와, 팬 아웃 기판과 다이들 사이의 캐버티들 상에 팬 아웃 기판으로부터 미리 설정된 위치들의 다이들로 연장하는 제 1 부분과, 미리 설정된 위치들과 다른 검출된 위치의 적어도 하나의 상기 다이들로부터 팬 아웃 기판으로 연장하는 제 2 부분을 포함하는 배선들을 형성하는 단계를 포함한다.

Description

팬 아웃 패널 레벨 패키지 및 그의 제조 방법{fan-out panel level package and fabrication method of the same}
본 발명은 패키지 및 그의 제조 방법에 관한 것으로, 상세하게는 팬 아웃 패널 레벨 패키지 및 그의 제조 방법에 관한 것이다.
반도체 칩이 고집적화 됨에 따라 그의 크기는 점차 줄어들고 있다. 반면, 반도체 칩 상의 솔더 볼들 사이의 간격은 세계 반도체 표준 협회의 국제 표준에 의해 정해져 있다. 때문에 반도체 칩에 대한 솔더 볼들의 개수 조절이 쉽지 않다. 또한 반도체 칩이 작아짐에 따라 핸들링이 어려우며 테스트도 어려워진다. 더불어 반도체 칩의 크기에 따라 실장되는 보드를 다원화해야 하는 문제점이 있다. 이를 해결하기 위해 팬 아웃 패널 레벨 패키지가 제안되었다.
본 발명이 이루고자 하는 과제는 팬 아웃 기판과 다이의 오정렬에 의한 배선 불량을 최소화할 수 있는 패키지의 제조 방법을 제공하는 데 있다.
본 발명은 패키지의 제조 방법을 개시한다. 그의 방법은, 팬 아웃 기판의 캐버티들 내에 다이들을 고정하는 몰드 기판을 제공하는 단계; 상기 팬 아웃 기판과 상기 다이들의 이미지를 획득하여 상기 이미지 내의 상기 팬 아웃 기판에 대한 상기 다이들 각각의 위치를 검출하는 단계; 및 상기 팬 아웃 기판과 상기 다이들 사이의 상기 캐버티들 상에 상기 팬 아웃 기판으로부터 미리 설정된 위치들의 상기 다이들로 연장하는 제 1 부분과, 상기 미리 설정된 위치들과 다른 상기 검출된 위치의 적어도 하나의 상기 다이들로부터 상기 팬 아웃 기판으로 연장하는 제 2 부분을 포함하는 배선들을 형성하는 단계를 포함한다.
본 발명의 일 예에 따른 패키지는 몰드 기판; 상기 몰드 기판 상에 배치되고, 캐버티를 갖는 팬 아웃 기판; 상기 캐버티 내의 상기 몰드 기판 상에 배치되는 다이; 및 상기 팬 아웃 기판과 상기 다이 사이의 상기 캐버티들 상에 배치되고, 상기 다이를 상기 팬 아웃 기판에 연결하는 배선들을 포함한다. 여기서, 상기 배선들의 각각은: 상기 팬 아웃 기판으로부터 상기 다이까지 제 1 방향으로 연장하는 제 1 부분; 및 상기 제 1 부분에 연결되고, 상기 다이로부터 상기 팬 아웃 기판까지 상기 제 1 방향과 다른 제 2 방향으로 연장하는 제 2 부분을 포함할 수 있다.
본 발명의 일 예에 따른 패키지의 제조 방법은, 팬 아웃 기판의 캐버티들 내에 다이들을 고정하는 몰드 기판을 제공하는 단계; 상기 캐버티 내의 상기 다이들 위치들을 검출하는 단계; 상기 다이들의 상기 검출된 위치들과 미리 설정된 위치들을 비교하여 상기 다이들이 상기 검출된 위치들과 미리 설정된 위치들의 허용 정렬 오차 내에 정상적으로 배치되었는지를 판별하는 단계; 상기 다이들이 정상적으로 배치되었을 경우, 상기 다이들의 상기 검출된 위치들을 저장하는 단계; 및 상기 팬 아웃 기판과 상기 다이들 사이의 상기 캐버티들 상에 상기 팬 아웃 기판으로부터 미리 설정된 위치들의 상기 다이들로 연장하는 제 1 부분과, 상기 미리 설정된 위치들과 다른 상기 검출된 위치들의 적어도 하나의 상기 다이들로부터 상기 팬 아웃 기판으로 연장하는 제 2 부분을 포함하는 배선들을 형성하는 단계를 포함한다.
상술한 바와 같이, 본 발명의 실시 예들에 따른 팬 아웃 패널 레벨 패키지의 제조 방법은 팬 아웃 기판의 캐버티들 내에 형성되는 다이들의 각각의 위치를 검출하고, 상기 캐버티들 내에 미리 설정된 위치들부터 상기 미리 설정된 위치들과 다른 상기 검출된 위치들로 보정되는 적어도 하나의 상기 다이를 상기 팬 아웃 기판에 연결하는 배선들을 형성하는 단계를 포함할 수 있다. 미리 설정된 위치들과 검출된 위치들의 차이가 허용 정렬 오차 내에 있을 때, 배선들은 다이들을 팬 아웃 기판에 연결할 수 있다. 팬 아웃 기판과 다이들의 오정렬에 따른 배선 불량은 최소화될 수 있다.
도 1은 본 발명의 실시 예에 따른 패키지의 제조 방법을 보여주는 플로우 챠트이다.
도 2는 도 1의 몰드 기판을 제공하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 3a 내지 도 8a는 도 1의 몰드 기판을 제공하는 단계의 일 예를 보여주는 평면도들이다.
도 3b 내지 도 8b는 도 3a 내지 도 8a의 I-I' 선상을 절취하여 보여주는 단면도들이다.
도 9a 및 도 9b는 도 8a 및 도 8b의 다이들의 위치를 검출하는 제 1 및 제 2 광학 계측 장치들을 보여주는 도면들이다.
도 10은 도 9a 및 도 9b의 광학 계측 장치들에 의해 검출된 이미지를 보여주는 도면이다.
도 11a은 도 1의 층간 절연막을 형성하는 단계의 일 예를 보여주는 평면도이다.
도 11b는 도 11a의 I-I' 선상을 절취하여 보여주는 단면도이다.
도 12는 도 1의 배선들을 형성하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 13은 도 12의 콘택 홀들을 형성하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 14a 내지 도 19a는 도 12의 콘택 홀들을 형성하는 단계의 일 예를 보여주는 평면도들이다.
도 14b 내지 도 19b는 도 14a 내지 도 19a의 I-I' 선상을 절취하여 보여주는 단면도들이다.
도 20은 도 14a 및 도 14b의 제 1 포토레지스트 층의 노광 장치의 일 예를 보여주는 도면이다.
도 21은 도 12의 배선들을 패터닝하는 단계의 일 예를 보여주는 플로우 챠트이다.
도 22a 내지 도 28a는 도 12의 배선들을 패터닝하는 단계의 일 예를 보여주는 평면도들이다.
도 22b 내지 도 28b는 도 22a 내지 도 28a의 I-I' 선상을 절취하여 보여주는 단면도들이다.
도 29a는 도 1의 보호막을 형성하는 단계의 일 예를 보여주는 평면도이다.
도 29b는 도 29a의 I-I' 선상을 절취하여 보여주는 단면도이다.
도 30a는 도 1의 배선 패드들을 형성하는 단계의 일 예를 보여주는 평면도이다.
도 30b는 도 30a의 I-I' 선상을 절취하여 보여주는 단면도이다.
도 31a는 도 1의 범프들을 형성하는 단계의 일 예를 보여주는 평면도이다.
도 31b는 도 31a의 I-I' 선상을 절취하여 보여주는 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되는 것이 아니라 서로 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당 업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 포함한다(comprises) 및/또는 포함하는(comprising)은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 또한, 바람직한 실시 예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다.
도 1은 본 발명의 실시 예에 따른 패키지의 제조 방법을 보여준다.
도 1을 참조하면, 본 발명의 패키지의 제조 방법은 팬 아웃 패널 레벨 패키지의 제조 방법을 포함할 수 있다. 일 예에 따르면, 패키지의 제조 방법은 몰드 기판을 제공하는 단계(S100), 캐버티 내의 다이들의 위치를 검출하는 단계(S200), 다이들이 정상적으로 배치되었는지를 판별하는 단계(S300), 다이들의 주소를 저장하는 단계(S310), 다이들 각각의 검출된 위치를 저장하는 단계(S400), 층간 절연막을 형성하는 단계(S500), 배선들을 형성하는 단계(S600), 배선들을 계측하는 단계(S700), 배선들이 모두 형성하였는지를 판별하는 단계(S800), 보호막을 형성하는 단계(S900), 배선 패드들을 형성하는 단계(S1000), 및 범프들을 형성하는 단계(S1100)를 포함할 수 있다.
도 2는 도 1의 몰드 기판(14)을 제공하는 단계(S100)의 일 예를 보여준다. 도 3a 내지 도 8a는 도 1의 몰드 기판(14)을 제공하는 단계(S100)의 일 예를 보여주는 평면도들이다. 도 3b 내지 도 8b는 도 3a 내지 도 8a의 I-I' 선상을 절취하여 보여주는 단면도들이다.
도 2 내지 도 8b를 참조하면, 몰드 기판(14)을 제공하는 단계(S100)는 팬 아웃 기판(2)을 제공하는 단계(S110), 캐버티들(6)을 형성하는 단계(S120), 더미 기판(8)을 형성하는 단계(S130), 다이들(10)을 제공하는 단계(S140), 몰드 기판(14))을 형성하는 단계(S150), 및 더미 기판(8)을 제거하는 단계(S160)를 포함할 수 있다.
도 2, 도 3a, 및 도 3b를 참조하면, 먼저, 기판 전극들(4)이 형성된 팬 아웃 기판(2)을 제공한다(S110). 일 예에 따르면, 팬 아웃 기판(2)은 기판 전극들(4)을 갖는 CCL(Cu Clad Laminate) 기판일 수 있다. 예를 들어, 기판 전극들(4)은 팬 아웃 기판(2) 내의 관통 전극을 포함할 수 있다. 기판 전극들(4)은 팬 아웃 기판(2) 상에 사각 링 모양을 따라 배열될 수 있다. 기판 전극들(4)은 전기도금방법으로 형성된 구리를 포함할 수 있다.
도 2, 도 4a, 및 도 4b를 참조하면, 팬 아웃 기판(2)에 캐버티들(6)을 형성한다(S120). 예를 들어, 캐버티들(6)의 각각은 정사각형 모양으로 형성될 수 있다. 캐버티들(6)은 인쇄(printing) 방법, 또는 천공(punching) 방법으로 형성될 수 있다. 기판 전극들(4)은 캐버티들(6)의 둘레에 배치될 수 있다
도 2, 도 5a, 및 도 5b를 참조하면, 팬 아웃 기판(2)의 아래에 더미 기판(8)을 형성한다(S130). 예를 들어, 더미 기판(8)은 접착 테이프 필름을 포함할 수 있다. 더미 기판(8)은 팬 아웃 기판(2)의 아래에 접착될 수 있다. 더미 기판(8)은 캐버티들(6)을 차폐(block)할 수 있다.
도 2, 도 6a, 및 도 6b를 참조하면, 더미 기판(8) 상의 캐버티들(6) 내에 다이들(10)을 개별적으로 제공한다(S140). 다이들(10)은 피커(picker, 미도시)에 의해 캐버티들(6) 내에 제공될 수 있다. 일 예에 따르면, 다이들(10)의 각각은 메모리 칩, 또는 AP(application processor) 칩의 반도체 칩일 수 있다. 예를 들어, 다이들(10)의 각각은 복수개의 패드 전극들(12)을 포함할 수 있다. 패드 전극들(12)은 더미 기판(8)에 접착될 수 있다. 다이들(10)의 각각은 캐버티들(6)보다 작은 정사각형 모양을 가질 수 있다.
도 2, 도 7a, 및 도 7b를 참조하면, 팬 아웃 기판(2), 더미 기판(8), 및 다이들(10) 상에 몰드 기판(14)을 형성한다(S150). 예를 들어, 몰드 기판(14)은 수지(resin) 또는 폴리머를 포함할 수 있다. 몰드 기판(14)은 고온에서 용융될 수 있다. 용융된 몰드 기판(14)은 팬 아웃 기판(2), 더미 기판(8), 및 다이들(10) 상에 제공될 수 있다. 이후, 몰드 기판(14)은 상온으로 냉각되면서 응고될 수 있다.
도 2, 도 8a, 및 도 8b를 참조하면, 더미 기판(8)을 제거한다(S160). 더미 기판(8)은 외력에 의해 몰드 기판(14), 팬 아웃 기판(2), 및 다이들(10)로부터 박리될(peeled) 수 있다. 다이들(10)의 패드 전극들(12)은 외부로 노출될 수 있다. 몰드 기판(14)은 팬 아웃 기판(2) 및 다이들(10)의 아래로 뒤집(flipped)힐 수 있다. 예를 들어, 몰드 기판(14)은 좌우 방향으로 뒤집힐 수 있다.
도 9a 및 도 9b는 도 8a 및 도 8b의 다이들(10)의 각각의 위치를 검출하는 제 1 및 제 2 광학 계측 장치들(100, 100a)을 보여준다. 도 10은 도 9a 및 도 9b의 제 1 및 제 2 광학 계측 장치들(100, 100a)에 의해 검출된 제 1 이미지(101)를 보여준다.
도 1, 도 9a, 도 9b, 및 도 10을 참조하면, 제 1 및 제 2 광학 계측 장치들(100, 100a)은 몰드 기판(14) 상의 다이들(10)의 각각의 위치를 검출할 수 있다(S200). 일 예에 따르면, 제 1 및 제 2 광학 계측 장치들(100, 100a)은 몰드 기판(14) 상의 팬 아웃 기판(2)과 다이들(10)의 제 1 이미지(101)를 획득할 수 있다. 제 1 및 제 2 광학 계측 장치들(100, 100a)은 제 1 이미지(101) 내의 팬 아웃 기판(2)에 대한 다이들(10) 각각의 위치를 계산할 수 있다.
도 9a를 참조하면, 제 1 광학 계측 장치(100)는 동축 광학계일 수 있다. 일 예에 따르면, 제 1 광학 계측 장치(100)는 제 1 스테이지(110), 제 1 구동 제어 부(120), 제 1 변위 센서(130), 제 1 광원 부(140), 제 1 투영 부(150), 제 1 검출 부(160), 및 제 1 제어 부(170)를 포함할 수 있다. 제 1 스테이지(110)는 몰드 기판(14)을 수납하고, 상기 몰드 기판(14)을 수평 방향으로 이동시킬 수 있다. 제 1 구동 제어 부(120)는 제 1 스테이지(110) 및 몰드 기판(14)의 이동을 제어할 수 있다. 제 1 변위 센서(130)는 몰드 기판(14)의 변위를 감지할 수 있다. 제 1 구동 제어 부(120)는 제 1 변위 센서(130)의 감지 신호를 수신하여 몰드 기판(14)의 변위를 제어할 수 있다. 제 1 광원 부(140)은 제 1 입사 광(141)을 투영 부(150)에 제공할 수 있다. 제 1 투영 부(150)는 제 1 입사 광(141)을 몰드 기판(14)에 제공할 수 있다. 또한, 제 1 투영 부(150)는 상기 몰드 기판(14)으로부터의 제 1 반사 광(161)을 제 1 검출 부(160)로 제공할 수 있다. 제 1 검출 부(160)는 광 신호를 검출할 수 있다. 예를 들어, 제 1 검출 부(160)는 이미지 센서를 포함할 수 있다. 제 1 제어 부(170)는 제 1 검출 부(160)의 광 신호로부터 제 1 이미지(101)를 획득할 수 있다. 제 1 제어 부(170)는 제 1 이미지(101) 내의 팬 아웃 기판(2)에 대한 다이들(10)의 위치를 검출할 수 있다.
도 9b를 참조하면, 제 2 광학 계측 장치(100a)는 사선(oblique) 광학계일 수 있다. 일 예에 따르면, 제 2 광학 계측 장치(100a)는 제 2 스테이지(110a), 제 2 구동 제어 부(120a), 제 2 변위 센서(130a), 제 2 광원 부(140a), 제 2 투영 부(150a), 제 2 검출 부(160a), 및 제 2 제어 부(170a)를 포함할 수 있다. 제 2 스테이지(110a), 제 2 구동 제어 부(120a), 제 2 변위 센서(130a), 제 2 광원 부(140a), 제 2 검출 부(160a), 및 제 2 제어 부(170a)는 도 9a의 제 1 스테이지(110), 제 1 구동 제어 부(120), 제 1 변위 센서(130), 제 1 광원 부(140), 제 1 검출 부(160), 및 제 1 제어 부(170)와 각각 동일하게 구성될 수 있다. 일 예에 따르면, 제 2 투영 부(150a)는 입사 광 투영 부(152)와 반사 광 투영 부(154)를 포함할 수 있다. 입사 광 투영 부(152)와 반사 광 투영 부(154)는 제 2 광원 부(140a)와 제 2 검출 부(160a)에 각각 연결될 수 있다. 입사 광 투영 부(152)와 반사 광 투영 부(154)는 몰드 기판(14)에 대해 기울어지게 배치될 수 있다. 입사 광 투영 부(152)와 반사 광 투영 부(154)는 몰드 기판(14) 상에 서로 대칭적으로 배치될 수 있다. 입사 광 투영 부(152)는 제 2 광원 부(140a)의 제 2 입사 광(141a)을 몰드 기판(14) 상에 기울어지게 제공할 수 있다. 반사 광 투영 부(154)는 제 2 반사 광(161a)을 제 2 입사 광(141a)과 대칭적인 방향으로 수신(receiving)할 수 있다.
도 9a, 도 9b, 및 도 10을 참조하면, 제 1 및 제 2 제어 부들(170, 170a)은 제 1 이미지(101) 내의 팬 아웃 기판(2)에 대한 다이들(10)의 각각의 위치를 검출할 수 있다. 제 1 및 제 2 제어 부들(170, 170a)은 데이터 베이스(미도시)로부터 다이들(10) 각각의 미리 설정된 위치(102)를 불러올 수 있다. 다이들(10)의 각각의 검출된 위치는 미리 설정된 위치(102)와 다를 수 있다. 예를 들어, 다이들(10) 중에 하나는 제 1 이미지(101) 내의 미리 설정된 위치(102)로부터 회전된 위치(104)에 표시될 수 있다. 회전된 위치(104)는 다이들(10) 중 하나의 검출된 위치일 수 있다. 도시되지는 않았지만, 검출된 위치는 캐버티(6) 내의 가로 또는 세로 방향으로 이동된(shift) 위치를 포함할 수 있다.
제 1 및 제 2 제어 부들(170, 170a)은 다이들(10)이 미리 설정된 위치(102)와 검출된 위치의 허용 정렬 오차 내에 정상적으로 배치되었는지를 판별한다(S300). 예를 들어, 미리 설정된 위치(102)와 검출된 위치의 허용 정렬 오차는 캐버티(6)의 가로 방향 또는 세로 방향으로 약 ±5μm일 수 있다. 미리 설정된 위치(102)와 회전된 위치(104)의 허용 정렬 오차는 ±0.1°일 수 있다. 미리 설정된 위치(102)와 회전된 위치(104)의 차이가 허용 정렬 오차를 넘을 때, 제 1 및 제 2 제어 부들(170, 170a)은 다이(10)의 위치를 불량으로 판별할 수 있다. 미리 설정된 위치(102)와 회전된 위치(104)의 차이가 허용 정렬 오차 내에 있을 때, 제 1 및 제 2 제어 부들(170, 170a)은 다이(10)가 정상적으로 배치된 것으로 판별할 수 있다.
도 1, 도 9a, 도 9b, 및 도 10을 참조하면, 다이들(10)의 위치가 비정상적일 경우, 제 1 및 제 2 제어 부들(170, 170a)은 허용 정렬 오차 밖에 비정상적으로 배치되는 다이들(10)의 주소를 데이터 베이스(미도시)에 저장한다(S310). 이후, 비정상적인 다이들(10)에 대한 배선들을 형성하는 단계(S600)는 수행되지 않을 수 있다.
다이들(10)의 위치가 정상적일 경우, 제 1 및 제 2 제어 부들(170, 170a)은 다이들(10) 각각의 검출된 위치의 정보들을 데이터 베이스에 저장한다(S400). 저장된 위치 정보들은 이후 배선들을 형성하는 단계(S600)에서 사용될 수 있다.
도 11a는 도 1의 층간 절연막(18)을 형성하는 단계(S500)의 일 예를 보여주는 평면도이다. 도 11b는 도 11a의 I-I' 선상을 절취하여 보여주는 단면도이다.
도 1, 도 11a 및 도 11b를 참조하면, 층간 절연막(18)을 팬 아웃 기판(2), 다이들(10), 및 몰드 기판(14) 상에 형성한다(S500). 층간 절연막(18)은 화학기상증착방법으로 형성된 실리콘 산화막, 또는 실리콘 질화막을 포함할 수 있다. 이와 달리, 층간 절연막(18)은 스핀 코팅 방법 또는 졸겔 방법으로 형성된 실리카 또는 투명한 폴리머를 포함할 수 있다.
도 12는 도 1의 배선들을 형성하는 단계(S600)의 일 예를 보여준다.
도 12를 참조하면, 배선들을 형성하는 단계(S600)는 제 1 콘택 홀들을 형성하는 단계(S610)와 배선들을 패터닝하는 단계(S620)를 포함할 수 있다. 제 1 콘택 홀들을 형성하는 단계(S610)는 층간 절연막(18)의 일부를 제거하여 다이들(10)의 패드 전극들(12)과 팬 아웃 기판(2)의 기판 전극들(4)을 외부로 노출시키는 단계일 수 있다. 배선들을 패터닝하는 단계(S620)는 노출된 패드 전극들(12)을 노출된 기판 전극들(4)에 전기적으로 연결시키는 단계일 수 있다. 이와 달리, 배선들을 패터닝하는 단계(S620)는 노출된 패드 전극들(12)을 노출된 기판 전극들(4) 에 연결하는 단계일 수 있다.
도 13은 도 12의 제 1 콘택 홀들(16)을 형성하는 단계(S610)의 일 예를 보여준다. 도 14a 내지 도 19a는 도 12의 제 1 콘택 홀들(16)을 형성하는 단계(S610)의 일 예를 보여주는 평면도들이다. 도 14b 내지 도 19b는 도 14a 내지 도 19a의 I-I' 선상을 절취하여 보여주는 단면도들이다.
도 13 내지 도 19b를 참조하면, 제 1 콘택 홀들(16)을 형성하는 단계(S610)는 팬 아웃 기판(2)과 다이들(10) 상의 제 1 포토레지스트 층(20)의 분리 노광 방법을 포함할 수 있다. 일 예에 따르면, 제 1 콘택 홀들(16)을 형성하는 단계(S610)는 제 1 포토레지스트 층(20)을 형성하는 단계(S611), 제 1 자외선 광(241)을 제공하는 단계(S612), 제 2 자외선 광(251)을 제공하는 단계(S613). 제 1 포토레지스트 층(20)을 현상하는 단계(S614), 층간 절연막(18)의 일부를 식각하는 단계(S615), 및 제 1 포토레지스트 층(20)을 제거하는 단계(S616)를 포함할 수 있다.
도 13, 도 14a, 및 도 14b를 참조하면, 층간 절연막(18) 상에 제 1 포토레지스트 층(20)을 형성한다(S611). 제 1 포토레지스트 층(20)은 스핀 코팅 방법으로 층간 절연막(18) 상에 형성될 수 있다. 이후, 제 1 포토레지스트 층(20)은 베이크 공정에 의해 경화될 수 있다. 예를 들어, 제 1 포토레지스트 층(20)은 포지티브 포토레지스트를 포함할 수 있다.
도 20은 도 14a 및 도 14b의 제 1 포토레지스트 층(20)을 노광하기 위한 노광 장치(200)의 일 예를 보여준다.
도 20을 참조하면, 노광 장치(200)는 더블 노광 장치를 포함할 수 있다. 일 예에 따르면, 노광 장치(200)는 제 3 스테이지(210), 제 3 구동 제어 부(220), 제 3 변위 센서(230), 제 1 노광 부(240), 제 2 노광 부(250), 및 제 3 제어 부(260)를 포함할 수 있다. 제 3 구동 제어 부(220)는 제 3 스테이지(210)를 제어할 수 있다. 제 3 변위 센서(230)는 몰드 기판(14)의 위치를 검출할 수 있다. 제 1 및 제 2 노광 부들(240, 250)은 제 3 스테이지(210) 상에 배치될 수 있다. 제 1 및 제 2 노광 부들(240, 250)은 서로 인접하여 배치될 수 있다. 예를 들어, 제 1 노광 부(240)는 제 1 노광 광원(242), 제 1 레티클(244), 및 제 1 노광 오브젝션 렌즈(246)를 포함할 수 있다. 제 1 노광 광원(242)은 제 1 자외선 광(241)을 생성할 수 있다. 제 1 레티클(244)은 제 1 노광 광원(242)과 제 1 노광 오브젝션 렌즈(246) 사이에 배치될 수 있다. 제 1 레티클(244)은 제 1 자외선 광(241)의 일부를 투과시킬 수 있다. 제 1 노광 오브젝션 렌즈(246)는 제 1 자와선 광 (241)을 제 1 포토레지스트 층(20)에 투영할 수 있다. 제 1 레티클(244)의 패턴 이미지는 제 1 자외선 광(241)에 의해 제 1 포토레지스트 층(20)에 전사(transferred)될 수 있다. 제 2 노광 부(250)는 제 2 노광 광원(252), 제 2 레티클(254), 및 제 2 노광 오브젝션 렌즈(256)를 포함할 수 있다. 제 2 노광 광원(252)은 제 2 자외선 광(251)을 생성할 수 있다. 제 2 레티클(254)은 제 2 노광 광원(252)과 제 2 노광 오브젝션 렌즈(2256) 사이에 배치될 수 있다. 제 2 레티클(244, 254)은 제 2 자외선 광(251)의 일부를 투과시킬 수 있다. 제 2 노광 오브젝션 렌즈(256)는 제 2 자와선 광(251)을 제 1 포토레지스트 층(20)에 투영할 수 있다. 제 2 레티클(254)의 패턴 이미지는 제 2 자외선 광(251)에 의해 제 1 포토레지스트 층(20)에 전사(transferred)될 수 있다.
도 13, 도 15a, 도 15b, 및 도 20을 참조하면, 제 1 노광 부(240)는 팬아웃 기판(2) 상의 제 1 포토레지스트 층(20)의 일부에 제 1 자외선 광(241)을 제공할 수 있다(S612). 일 예에 따르면, 제 1 레티클(244)의 패턴 이미지는 제 1 샷(22)으로 정의될 수 있다. 제 1 자외선 광(241)은 제 1 샷(22)을 통해 다이들(10) 외곽의 제 1 포토레지스트 층(20)의 일부에 제공될 수 있다. 예를 들어, 제 1 자외선 광(241)은 기판 전극들((4) 상의 제 1 포토레지스트 층(20)에 제공될 수 있다.
도 10, 도 13, 도 16a, 도 16b, 및 도 20을 참조하면, 제 2 노광 부(250)는 다이들(10) 상의 제 1 포토레지스트 층(20)의 일부에 제 2 자외선 광(251)을 제공할 수 있다(S613). 일 예에 따르면, 제 2 레티클(254)의 패턴 이미지는 제 2 샷(24)으로 정의될 수 있다. 제 2 자외선 광(251)은 제 2 샷들(24)을 통해 캐버티들(6) 상의 제 1 포토레지스트 층(20)의 일부에 제공될 수 있다. 제 2 샷(24)과 제 1 샷(22)은 팬 아웃 기판(2)과 다이들(10) 사이의 캐버티들(6) 상에 중첩될 수 있다. 제 3 제어 부(260)는 데이터 베이스로부터 다이들(10)의 검출된 위치 정보를 불러올 수 있다. 제 2 노광 부(250)는 검출된 위치 정보에 근거하여 제 2 자외선 광(251)을 다이들(10) 상의 제 1 포토레지스트 층(20)의 일부에 제공할 수 있다. 예를 들어, 제 3 제어 부(260)는 제 2 노광 부(250)를 미리 설정된 위치(102)로부터 회전된 위치(104)로 이동시킬 수 있다. 일 예에 따르면, 제 2 노광 부(250)는 제 2 자외선 광(251)을 회전된 위치(104)의 패드 전극들(12) 상의 제 1 포토레지스트 층(20)에 제공할 수 있다.
도 13, 도 17a, 및 도 17b를 참조하면, 제 1 포토레지스트 층(20)을 현상하여 층간 절연막(18)의 일부를 노출시킬 수 있다(S614). 기판 전극들(4)과 패드 전극들(12) 상의 층간 절연막(18)은 제 1 포토레지스트 층(20)의 외부로 노출될 수 있다. 즉, 제 1 포토레지스트 층(20)은 회전된 다이(10)의 패드 전극들(12) 상의 층간 절연막(18)을 노출 가능하도록 형성될 수 있다.
도 13, 도 18a, 및 도 18b를 참조하면, 노출된 층간 절연막(18)의 일부를 식각하여 제 1 콘택 홀들(16)을 형성한다(S615). 제 1 콘택 홀들(16)은 기판 전극들(4)과 패드 전극들(12)을 층간 절연막(18)과 제 1 포토레지스트 층(20)의 외부로 노출시킬 수 있다.
도 10, 도 13, 도 19a, 및 도 19b를 참조하면, 제 1 포토레지스트 층(20)을 제거할 수 있다(S616). 제 1 포토레지스트 층(20)은 알코올 또는 아세톤과 같은 유기 용매에 의해 제거될 수 있다. 따라서, 제 1 콘택 홀들(16)은 기판 전극들(4)과 회전된 위치(104)의 패드 전극들(12) 상에 형성될 수 있다. 팬 아웃 기판(2)과 다이들(10)의 허용 정렬 오차 내의 오 정렬에 따른 제 1 콘택 홀들(16)의 불량은 최소화될 수 있다.
도 21은 도 12의 배선들(40)을 패터닝하는 단계(S620)의 일 예를 보여준다. 도 22a 내지 도 28a는 도 12의 배선들(40)을 패터닝하는 단계(S620)의 일 예를 보여주는 평면도들이다. 도 22b 내지 도 28b는 도 22a 내지 도 28a의 I-I' 선상을 절취하여 보여주는 단면도들이다.
도 20, 도 21, 도 22a 내지 도 28a, 및 도 22b 내지 도 28b을 참조하면, 배선들(40)을 패터닝하는 단계(S620)는 팬 아웃 기판(2)과 다이들(10) 상의 제 2 포토레지스트 층(32)의 부분적인(partial) 중첩 노광 방법을 포함할 수 있다. 일 예에 따르면, 배선들을 형성하는 단계(S620)는 금속 층(30)을 형성하는 단계(S621), 제 2 포토레지스트 층(32)을 형성하는 단계(S622), 제 1 자외선 광(241)을 제공하는 단계(S623), 제 2 자외선 광(251)을 제공하는 단계(S624). 제 2 포토레지스트 층(32)을 현상하는 단계(S625), 금속 층(30) 일부를 식각하는 단계(S626), 제 2 포토레지스트 층(32)을 제거하는 단계(S627)를 포함할 수 있다.
도 21, 도 22a, 및 도 22b를 참조하면, 층간 절연막(18), 기판 전극들(4), 및 패드 전극들(12) 상에 금속 층(30)을 형성한다(S621). 예를 들어, 금속 층(30)은 물리기상증착방법으로 형성된 알루미늄 또는 텅스텐을 포함할 수 있다.
도 21, 도 23a, 및 도 23b를 참조하면, 금속 층(30) 상에 제 2 포토레지스트 층(32)을 형성한다(S622). 제 2 포토레지스트 층(32)은 스핀 코팅 방법으로 금속 층(30) 상에 형성될 수 있다. 예를 들어, 제 2 포토레지스트 층(32)은 네거티브 포토레지스트를 포함할 수 있다.
도 20, 도 21, 도 24a, 및 도 24b를 참조하면, 제 1 노광 부(240)는 팬 아웃 기판(2)과 다이들(10) 사이의 캐버티(6)와, 상기 팬 아웃 기판(2) 상의 제 2 포토레지스트 층(32)의 일부에 제 1 자외선 광(241)을 제공할 수 있다(S623). 일 예에 따르면, 제 1 레티클(244)의 패턴 이미지는 제 3 샷(34)으로 정의될 수 있다. 제 1 자외선 광(241)은 제 3 샷(34)을 통해 다이들(10) 외곽의 제 2 포토레지스트 층(32)의 일부에 제공될 수 있다. 제 3 샷(34)은 예를 들어, 제 1 자외선 광(241)은 기판 전극들(4)과 패드 전극들(12) 사이의 제 2 포토레지스트 층(32)의 일부와, 기판 전극들(4) 상의 제 2 포토레지스트 층(32)에 제공될 수 있다. 감광된 제 2 포토레지스트 층(32)은 기판 전극들(4)의 상과 기판 전극들(4)과 다이들(10) 사이에 배치될 수 있다.
도 10, 도 24a 및 도 24b를 참조하면, 제 2 포토레지스트 층(32)은 제 1 배선 노광 부분들(32a)을 포함할 수 있다. 제 1 배선 노광 부분(32a)은 팬 아웃 기판(2)의 기판 전극들(4) 상으로부터 미리 설정된 위치(102)의 다이들(10) 상까지 연장할 수 있다.
이와 달리, 제 2 포토레지스트 층(32)이 포지티브 포토레지스트일 경우, 제 1 자외선 광(241)은 기판 전극들(4)과 패드 전극들(12) 사이의 제 2 포토레지스트 층(32)의 일부를 제외한 기판 전극들(4) 외곽의 제 2 포토레지스트 층(32)에 제공될 수 있다.
도 20, 도 21, 도 25a, 및 도 25b를 참조하면, 제 2 노광 부(250)는 팬 아웃 기판(2)과 다이들(10) 사이의 캐버티(6)와, 상기 다이들(10) 상의 제 2 포토레지스트 층(32)의 일부에 제 2 자외선 광(251)을 제공한다(S624). 일 예에 따르면, 제 2 레티클(254)의 패턴 이미지는 제 4 샷(36)으로 정의될 수 있다. 제 2 자외선 광(251)은 제 4 샷(36)을 통해 캐버티들(6) 상의 제 2 포토레지스트 층(32)의 일부에 제공될 수 있다. 제 4 샷(36)과 제 3 샷(34)은 팬 아웃 기판(2)과 다이들(10) 사이의 캐버티들(6) 상의 제 2 포토레지스트 층(32)의 일부에 중첩될 수 있다. 제 3 제어 부(260)는 데이터 베이스로부터 다이들(10)의 검출된 위치 정보를 불러올 수 있다. 제 2 노광 부(250)는 검출된 위치 정보에 근거하여 캐버티들(6)과 다이들(10) 상의 제 2 포토레지스트 층(32)의 일부를 감광할 수 있다. 예를 들어, 제 3 제어 부(260)는 제 2 노광 부(250)를 미리 설정된 위치(102)로부터 회전된 위치(104)로 이동시킬 수 있다. 제 2 노광 부(250)는 기판 전극들(4)과 패드 전극들(12) 사이의 제 2 포토레지스트 층(32)의 일부와, 패드 전극들(12) 상의 제 2 포토레지스트 층(32)에 제 2 자외선 광(251)을 제공할 수 있다. 감광된 제 2 포토레지스트 층(32)은 패드 전극들(12)의 상과 상기 패드 전극들(12)과 팬 아웃 기판(2) 사이에 배치될 수 있다.
도 10, 도 25a 및 도 25b를 참조하면, 제 2 포토레지스트(32)는 제 2 배선 노광 부분들(32b)을 포함할 수 있다. 제 2 배선 노광 부분들(32b)은 검출된 위치의 다이들(10)의 패드 전극들(12)) 상으로부터 팬 아웃 기판(2) 상까지 연장할 수 있다. 제 1 배선 노광 부분들(32a)과 제 2 배선 노광 부분들(32b)은 다이(10) 상과 팬 아웃 기판(2) 상 사이에서 중첩될 수 있다. 예를 들어, 제 1 배선 노광 부분들(32a)과 제 2 배선 노광 부분들(32b)의 폭은 회전된 위치(104)의 다이(10) 상과 팬 아웃 기판(2) 상 사이에서 증가될 수 있다.
이와 달리, 제 2 포토레지스트 층(32)이 포지티브 포토레지스트일 경우, 제 2 노광 부(250)는 패드 전극들(12)과 기판 전극들(4) 사이의 제 2 포토레지스트 층(32)의 일부와 상기 패드 전극들(12) 상의 제 2 포토레지스트 층(32)을 제외한 회전된 위치(104)의 다이(10)와 팬 아웃 기판(2) 사이의 캐버티(6)와, 상기 다이들(10) 상의 제 2 포토레지스트 층(32)에 제 2 자외선 광(251)을 제공할 수 있다.
도 21, 도 26a, 및 도 26b를 참조하면, 제 2 포토레지스트 층(32)을 현상하여 금속 층(30)의 일부를 외부로 노출할 수 있다(S625). 기판 전극들(4)과 패드 전극들(12) 상의 제 2 포토레지스트 층(32)과, 제 1 배선 노광 부분들(32a) 및 제 2 배선 노광 부분들(32b)은 금속 층(30) 상에 잔존(being)할 수 있다.
도 21. 도 27a, 및 도 27b를 참조하면, 제 2 포토레지스트 층(32) 외부의 금속 층(30)을 제거하여 배선들(40)을 형성한다(S626). 금속 층(30)은 건식식각방법으로 식각될 수 있다.
도 21, 도 28a, 및 도 28b를 참조하면, 제 2 포토레지스트 층(32)의 제 1 및 제 2 배선 노광 부분들(32a, 32b)을 제거한다(S627). 배선들(40)은 외부로 노출될 수 있다. 배선들(40)은 층간 절연막(18)의 일부, 기판 전극들(4), 및 패드 전극들(12) 상에 배치될 수 있다. 배선들(40)은 기판 전극들(4)을 패드 전극들(12)에 연결할 수 있다.
도 10, 도 28a, 및 도 28b를 참조하면, 회전된 위치(104)의 다이(10)는 미리 설정된 위치(102)의 다이들(10)보다 넓은 폭의 배선들(40)에 연결될 수 있다. 예를 들어, 배선들(40)의 폭은 팬 아웃 기판(2)과 다이들(10) 사이의 캐버티(6) 상에서 증가할 수 있다. 배선들(40)은 팬 아웃 기판(2)의 기판 전극들(4)로부터 미리 설정된 위치(102)의 다이들(10) 상까지 연장할 수 있다. 배선들(40)은 회전된 위치(104)의 다이(10)의 패드 전극들(12)로부터 팬 아웃 기판(2) 상까지 연장할 수 있다. 배선들(40)은 회전된 위치(104)의 다이(10)와 팬 아웃 기판(2) 사이의 캐버티(6) 상에서 서로 어긋날 수 있다. 어긋난 배선들(40)의 폭이 허용 정렬 오차 내에서 증가되기 있기 때문에 배선들(40)은 패드 전극들(12)을 기판 전극들(4)로 연결할 수 있다. 따라서, 팬 아웃 기판(2)과 다이들(10)의 허용 정렬 오차 내의 오 정렬에 따른 배선들(40)의 불량은 최소화될 수 있다.
도 28a 및 도 28b를 참조하면, 배선들(40)의 각각은 제 1 부분(38)과 제 2 부분(39)을 포함할 수 있다. 제 1 부분(38)과 제 2 부분(39)은 팬 아웃 기판(2)과 다이들(10) 사이의 캐버티(6) 상에서 서로 연결될 수 있다. 제 1 부분(38)은 팬 아웃 기판(2)의 기판 전극들(4)로부터 다이(10) 상까지 연장할 수 있다. 제 2 부분(39)는 다이(10)의 패드 전극들(12)로부터 팬 아웃 기판(2) 상까지 연장할 수 있다. 일 예에 따르면, 제 1 및 제 2 부분들(38, 39)은 제 1 연장 선(41a)과 제 2 연장 선(41b)을 각각 가질 수 있다. 즉, 제 1 부분(38)은 제 1 방향의 제 1 연장 선(41a)을 가질 수 있다. 제 2 부분(39)은 제 1 방향과 다른 제 2 방향의 제 2 연장 선(41b)을 가질 수 있다. 제 1 및 제 2 연장 선들(41a, 41b)은 다이(10) 상에서 교차할 수 있다. 예를 들어, 제 1 연장 선(41a)과 연장 선(41b)은 다이(10)의 중심에서 교차할 수 있다. 제 1 연장 선(41a)과 제 2 연장 선(41b) 사이의 각도(θ)는 허용 정렬 오차의 2배보다 작을 수 있다 예를 들어, 제 1 연장 선(41a)과 제 2 연장 선(41b) 사이의 각도(θ)는 약 0.2°이하일 수 있다.
다시 도 1, 도 9a, 및 도 9b를 참조하면, 제 1 및 제 2 광학 계측 장치들(100, 100a)은 배선들(40)을 계측할 수 있다(S700). 제 1 및 제 2 제어 부들(170, 170a)은 배선들(40)의 2차원 이미지 및 3차원 이미지를 획득할 수 있다. 제 1 및 제 2 제어 부들(170, 170a)은 2차원 이미지 및 3차원 이미지로부터 배선들(40)의 두께, 폭, 및 휨(warpage)의 정보를 계산할 수 있다. 배선들(40)의 두께, 폭, 및 휨(warpage)의 정보는 후속의 공정에 피드백될 수 있다.
도 1을 참조하면, 제 1 내지 제 3 제어 부들(170, 179a, 260)은 배선들(40)의 형성 공정이 완료되었는지를 판별할 수 있다(S800). 배선들(40)의 형성 공정이 완료되지 않았을 경우, 층간 절연막(18)을 형성하는 단계(S500) 내지 배선들(40)의 형성 공정이 완료되었는지를 판별하는 단계(S800)는 다시 수행될 수 있다. 배선들(40)의 두께, 폭, 및 휨(warpage)의 정보는 후속의 배선들을 형성하는 단계(S620)에서 사용될 수 있다. 도시되지는 않았지만, 배선들(40)은 몰드 기판(14)의 후면에 형성될 수 있다.
도 29a는 도 1의 보호막(42)을 형성하는 단계(S900)의 일 예를 보여준다. 도 29b는 도 29a의 I-I' 선상을 절취하여 보여준다.
도 1, 도 29a 및 도 29b를 참조하면, 배선들(40)의 형성 공정이 완료되었을 경우, 배선들(40)과 층간 절연막(18) 상에 보호막(42)을 형성한다(S900). 보호막(42)은 층간 절연막(18)과 동일한 방법으로 형성될 수 있다. 예를 들어, 보호막(42)은 화학기상증착방법으로 형성된 실리콘 산화막, 또는 실리콘 질화막을 포함할 수 있다. 보호막(42)은 스핀 코팅 방법 또는 졸겔 방법으로 형성된 실리카 또는 폴리머를 포함할 수 있다. 이후, 보호막(42)은 제 2 콘택 홀들(43)을 갖도록 패터닝될 수 있다. 제 2 콘택 홀들(43)은 제 1 콘택 홀들(16)과 동일한 방법으로 형성될 수 있다. 제 2 콘택 홀들(43)은 배선들(40)의 일부를 노출시킬 수 있다.
도 30a는 도 1의 배선 패드들(44)을 형성하는 단계(S1000)의 일 예를 보여준다. 도 30b는 도 30a의 I-I' 선상을 절취하여 보여준다.
도 1, 도 30a, 및 도 30b를 참조하면, 제 2 콘택 홀들(43) 내에 배선 패드들(44)을 형성한다(S1000). 배선 패드들(44)은 금속의 증착 방법과, 및 연마 방법으로 형성될 수 있다. 배선 패드들(44)은 보호막(42)과 동일한 높이를 갖도록 형성될 수 있다.
도 31a는 도 1의 범프들(50)을 형성하는 단계(S1100)의 일 예를 보여준다. 도 31b는 도 31a의 I-I' 선상을 절취하여 보여준다.
도 1, 도 31a, 및 도 31b를 참조하면, 배선 패드들(44) 상에 범프들(50)을 형성한다(S1100). 범프들(50)은 본딩 장치(미도시)에 의해 배선 패드들(44) 상에 제공될 수 있다. 예를 들어, 하나의 다이(10)는 범프들(50)은 당 약 수개 내지 약 수 백개를 가질 수 있다.
이후, 몰드 기판(14) 및 팬 아웃 기판(2)은 하나의 다이(10)를 단위로 절단(cut)될 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 팬 아웃 기판의 캐버티들 내에 다이들을 고정하는 몰드 기판을 제공하는 단계;
    상기 팬 아웃 기판과 상기 다이들의 이미지를 획득하여 상기 이미지 내의 상기 팬 아웃 기판에 대한 상기 다이들 각각의 위치를 검출하는 단계; 및
    상기 팬 아웃 기판과 상기 다이들 사이의 상기 캐버티들 상에 상기 팬 아웃 기판으로부터 미리 설정된 위치들의 상기 다이들로 연장하는 제 1 부분과, 상기 미리 설정된 위치들과 다른 상기 검출된 위치의 적어도 하나의 상기 다이들로부터 상기 팬 아웃 기판으로 연장하는 제 2 부분을 포함하는 배선들을 형성하는 단계를 포함하는 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 몰드 기판과 상기 배선들 사이에 층간 절연막을 형성하는 단계를 더 포함하되,
    상기 배선들을 형성하는 단계는:
    상기 팬 아웃 기판의 기판 전극들과, 상기 검출된 위치의 상기 다이들의 패드 전극들 상의 상기 층간 절연막을 제거하여 제 1 콘택 홀들을 형성하는 단계를 포함하는 패키지의 제조 방법.
  3. 제 2 항에 있어서,
    상기 콘택 홀을 형성하는 단계는:
    상기 층간 절연막 상에 제 1 포토레지스트 층을 형성하는 단계;
    상기 기판 전극들 상의 상기 제 1 포토레지스트 층에 제 1 자외선 광을 제공하는 단계;
    상기 패드 전극들 상의 상기 제 1 포토레지스트 층에 제 1 자외선 광과 다른 제 2 자외선 광을 제공하는 단계를 포함하는 패키지의 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 1 콘택 홀들을 형성하는 단계는:
    상기 기판 전극들 및 상기 패드 전극들 상의 상기 제 1 포토레지스트 층을 제거하도록 상기 제 1 포토레지스트 층을 현상하여 단계;
    상기 제 1 포토레지스트 층을 마스크로 사용한 식각방법으로 상기 기판 전극들 및 상기 패드 전극들 상의 상기 층간 절연막을 식각하여 상기 층간 절연막에 상기 제 1 콘택 홀들을 형성하는 단계를 더 포함하는 패키지의 제조 방법.
  5. 제 2 항에 있어서,
    상기 배선들을 형성하는 단계는:
    상기 검출된 위치의 상기 패드 전극들의 일부에 상기 기판 전극들의 일부를 연결하는 상기 배선들을 패터닝하는 단계를 더 포함하되,
    상기 배선들을 패터닝하는 단계는:
    상기 층간 절연막의 상과, 상기 제 1 콘택 홀들의 내에 금속 층을 형성하는 단계;
    상기 금속 층 상에 제 2 포토레지스트 층을 형성하는 단계;
    상기 팬 아웃 기판, 그리고 상기 팬 아웃 기판과 상기 다이들 사이의 상기 캐버티, 상의 상기 제 2 포토레지스트 층의 일부에 제 1 자외선 광을 제공하여 상기 제 1 부분 상의 제 1 배선 노광 부분을 형성하는 단계; 및
    상기 다이들, 그리고 상기 다이들과 상기 팬 아웃 기판 사이의 상기 캐버티들, 상의 상기 제 2 포토레지스트 층의 일부에 상기 제 1 자외선 광과 다른 제 2 자외선 광을 제공하여 상기 제 2 부분 상의 제 2 배선 노광 부분을 형성하는 단계를 포함하는 패키지의 제조 방법.
  6. 제 5 항에 있어서,
    상기 배선들을 패터닝하는 단계는:
    상기 기판 전극들과 상기 패드 전극들 사이의 상기 제 2 포토레지스트 층의 일부를 제외한 상기 기판 전극들과 상기 패드 전극의 외곽의 상기 제 2 포토레지스트 층을 제거하도록 상기 제 2 포토레지스트 층을 현상하는 단계; 및
    상기 기판 전극들과 상기 패드 전극들 사이의 상기 금속 층의 일부를 제외한 상기 기판 전극들과 상기 패드 전극의 외곽의 상기 금속 층을 제거하여 상기 배선들을 형성하는 단계를 더 포함하는 패키지의 제조 방법.
  7. 제 1 항에 있어서,
    상기 다이들의 위치를 검출하는 단계 이후, 상기 다이들이 상기 검출된 위치와 상기 미리 설정된 위치의 허용 정렬 오차 내에 정상적으로 배치되었는지를 판별하는 단계를 더 포함하는 패키지의 제조 방법.
  8. 제 6 항에 있어서,
    상기 다이들이 비 정상적으로 배치되었을 경우, 상기 다이들의 주소를 저장하는 단계; 및
    상기 다이들이 정상적으로 배치되었을 경우, 상기 다이들의 상기 검출된 위치를 저장하는 단계를 더 포함하는 패키지의 제조 방법.
  9. 제 1 항에 있어서,
    상기 몰드 기판을 제공하는 단계는:
    상기 팬 아웃 기판에 상기 캐버티들을 형성하는 단계;
    상기 팬 아웃 기판의 아래에 더미 기판을 제공하는 단계;
    상기 캐버티들 내의 상기 더미 기판 상에 상기 다이들을 제공하는 단계;
    상기 다이들, 상기 더미 기판, 및 상기 팬 아웃 기판 상에 상기 몰드 기판을 형성하는 단계; 및
    상기 더미 기판을 제거하는 단계를 포함하는 패키지의 제조 방법.
  10. 제 1 항에 있어서,
    상기 배선들의 일부를 노출하는 제 2 콘택 홀들을 갖는 보호막을 형성하는 단계;
    상기 제 2 콘택 홀들 내에 배선 패드들을 형성하는 단계; 및
    상기 배선 패드들 상에 범프들을 형성하는 단계를 더 포함하는 패키지의 제조 방법.

KR1020160050998A 2016-04-26 2016-04-26 팬 아웃 패널 레벨 패키지 및 그의 제조 방법 KR102513427B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160050998A KR102513427B1 (ko) 2016-04-26 2016-04-26 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
US15/437,566 US9892980B2 (en) 2016-04-26 2017-02-21 Fan-out panel level package and method of fabricating the same
US15/832,938 US20180096903A1 (en) 2016-04-26 2017-12-06 Fan-out panel level package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160050998A KR102513427B1 (ko) 2016-04-26 2016-04-26 팬 아웃 패널 레벨 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170122345A KR20170122345A (ko) 2017-11-06
KR102513427B1 true KR102513427B1 (ko) 2023-03-24

Family

ID=60089076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160050998A KR102513427B1 (ko) 2016-04-26 2016-04-26 팬 아웃 패널 레벨 패키지 및 그의 제조 방법

Country Status (2)

Country Link
US (2) US9892980B2 (ko)
KR (1) KR102513427B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102595309B1 (ko) * 2016-07-20 2023-10-31 삼성전자주식회사 칩들의 정렬오차 검출 방법, 그를 이용한 팬 아웃 패널 레벨 패키지의 제조 방법 및 팬 아웃 패널 레벨 패키지
US10665455B2 (en) * 2018-10-22 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method (and related apparatus) that reduces cycle time for forming large field integrated circuits
KR20210137275A (ko) 2020-05-07 2021-11-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
CN114551264A (zh) * 2020-11-26 2022-05-27 群创光电股份有限公司 封装元件的制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
US20030001117A1 (en) 2001-05-15 2003-01-02 Kwangik Hyun Dimensional measurement apparatus for object features
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
DE10334577B3 (de) * 2003-07-28 2005-02-10 Infineon Technologies Ag Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens
JP4746841B2 (ja) 2004-01-23 2011-08-10 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR20070018524A (ko) 2005-08-10 2007-02-14 삼성전자주식회사 웨이퍼 레벨 반도체 소자용 외관 검사 및 분류 설비
TWI352406B (en) * 2006-11-16 2011-11-11 Nan Ya Printed Circuit Board Corp Embedded chip package with improved heat dissipati
KR101032721B1 (ko) 2008-01-03 2011-05-06 (주)제이티 반도체칩검사장치 및 그 방법
KR100962638B1 (ko) * 2008-02-27 2010-06-11 세크론 주식회사 다이 본딩 방법 및 장치
US8299446B2 (en) * 2009-08-12 2012-10-30 Ultratech, Inc. Sub-field enhanced global alignment
US20110156239A1 (en) 2009-12-29 2011-06-30 Stmicroelectronics Asia Pacific Pte Ltd. Method for manufacturing a fan-out embedded panel level package
US8799845B2 (en) * 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
KR101273094B1 (ko) 2011-01-28 2013-06-17 한국과학기술원 광삼각법을 이용한 3차원 형상 측정기를 사용하여 ｐｃｂ 범프 높이 측정 방법
KR20130124858A (ko) * 2012-05-07 2013-11-15 삼성전자주식회사 반도체 패키지
JP5779145B2 (ja) * 2012-06-28 2015-09-16 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、そのプログラム、および描画装置
KR20140083657A (ko) * 2012-12-26 2014-07-04 하나 마이크론(주) 인터포저가 임베디드 되는 전자 모듈 및 그 제조방법
US20140198185A1 (en) 2013-01-17 2014-07-17 Cyberoptics Corporation Multi-camera sensor for three-dimensional imaging of a circuit board
US8597979B1 (en) 2013-01-23 2013-12-03 Lajos Burgyan Panel-level package fabrication of 3D active semiconductor and passive circuit components
KR101454666B1 (ko) 2013-05-31 2014-10-27 주식회사 태미세미콘 반도체 비전 검사장치 및 이를 갖는 반도체 검사 시스템
KR101681360B1 (ko) * 2013-11-25 2016-11-30 삼성전기주식회사 전자부품 패키지의 제조방법
US9240392B2 (en) * 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips

Also Published As

Publication number Publication date
US20180096903A1 (en) 2018-04-05
US20170309523A1 (en) 2017-10-26
US9892980B2 (en) 2018-02-13
KR20170122345A (ko) 2017-11-06

Similar Documents

Publication Publication Date Title
KR102513427B1 (ko) 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
JP5096965B2 (ja) 位置合わせ方法、位置合わせ装置、露光方法及びデバイス製造方法
US7494830B2 (en) Method and device for wafer backside alignment overlay accuracy
KR102595309B1 (ko) 칩들의 정렬오차 검출 방법, 그를 이용한 팬 아웃 패널 레벨 패키지의 제조 방법 및 팬 아웃 패널 레벨 패키지
US7064046B2 (en) Manufacturing method of semiconductor device
TWI714048B (zh) 基材載體、圖案化數個基材的方法、及處理系統
US8299446B2 (en) Sub-field enhanced global alignment
US5998226A (en) Method and system for alignment of openings in semiconductor fabrication
KR20080086831A (ko) 광 도파관 소자 및 광 도파관 소자의 제조 방법
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
TWI801437B (zh) 積層基板之製造方法、積層基板之製造裝置、及記錄有積層基板之製造程序之電腦可讀取媒介
TWI715770B (zh) 偏移值之決定方法、圖案之形成方法、微型裝置和微型元件之製造方法及記憶媒體
TW201833673A (zh) 曝光裝置、曝光方法及製造物品之方法
KR102610587B1 (ko) 기판 처리 방법, 컴퓨터 기억 매체, 및 기판 처리 시스템
KR20070018527A (ko) 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
JP2859855B2 (ja) 半導体素子の微細パターンアライメント方法
US9941177B2 (en) Pattern accuracy detecting apparatus and processing system
CN111007702B (zh) 曝光半导体结构的方法、设备及非暂时性计算机可读介质
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
US20040238973A1 (en) Semiconductor device having alignment post electrode and method of manufacturing the same
US6586143B1 (en) Accurate wafer patterning method for mass production
JP6363854B2 (ja) 形成方法、および物品の製造方法
JP2001203254A (ja) 基板搬送装置およびこれを備える露光装置
JP7051455B2 (ja) パターン形成装置および半導体装置の製造方法
WO2006054496A1 (ja) 同期精度検出方法およびシステム、収差検出方法およびシステム、ならびにコンピュータプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant