KR100962638B1 - 다이 본딩 방법 및 장치 - Google Patents

다이 본딩 방법 및 장치 Download PDF

Info

Publication number
KR100962638B1
KR100962638B1 KR1020080017666A KR20080017666A KR100962638B1 KR 100962638 B1 KR100962638 B1 KR 100962638B1 KR 1020080017666 A KR1020080017666 A KR 1020080017666A KR 20080017666 A KR20080017666 A KR 20080017666A KR 100962638 B1 KR100962638 B1 KR 100962638B1
Authority
KR
South Korea
Prior art keywords
die
substrate
bonded
bonding
unit
Prior art date
Application number
KR1020080017666A
Other languages
English (en)
Other versions
KR20090092426A (ko
Inventor
원종진
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020080017666A priority Critical patent/KR100962638B1/ko
Publication of KR20090092426A publication Critical patent/KR20090092426A/ko
Application granted granted Critical
Publication of KR100962638B1 publication Critical patent/KR100962638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

다이 본딩 방법이 개시된다. 다이들을 기판의 패키지 영역들에 순차적으로 본딩한다. 이어, 다이들을 본딩하는 도중 패키지 영역들로부터 선정된 샘플링 영역에 다이가 본딩된 경우 기판을 검사 장소로 이송한다. 이어, 샘플링 영역에 본딩된 다이가 정상적인 위치에 본딩되었는지를 검사한다. 이어, 검사 결과가 허용 오차 범위를 이탈하면, 기판을 외부의 불량 보관 장소로 이송한다. 따라서, 다이를 기판에 본딩하는 도중 실질적으로 다이가 본딩되는 위치를 샘플링 검사하여 불량을 검출할 수 있다.

Description

다이 본딩 방법 및 장치{APPARATUS AND METHOD FOR BONDING A DIE}
본 발명은 다이 본딩 장치 및 방법에 관한 것으로써, 더욱 상세하게는 반도체 패키지를 제조하기 위하여 기판에 반도체 칩인 다이를 본딩하는 방법 및 장치에 관한 것이다.
일반적으로, 반도체 소자는 반도체 칩인 다수의 다이들이 형성된 웨이퍼(wafer)를 접착 시트에 접착하는 접착 공정, 상기 접착 시트에 접착된 상기 웨이퍼를 절단하여 상기 다이들 각각을 개별화하는 소잉 공정, 개별화된 상기 다이를 상기 접착 시트로부터 분리하는 다이 분리 공정, 상기 접착 시트로부터 분리된 상기 다이를 기판에 본딩하는 다이 본딩 공정, 상기 다이를 상기 기판의 접속 패드와 와이어를 통해 전기적으로 연결하는 와이어 본딩 공정, 상기 다이를 에폭시(epoxy) 수지로 몰딩하는 몰딩 공정 및 상기 기판으로부터 외부로 전기적으로 연장된 접속 단자를 형성하는 단자 형성 공정 등을 포함하여 제조된다.
이들 중, 상기 다이 본딩 공정은 상기 기판이 안착되면서 상기 기판을 이송시키는 이송부 및 상기 이송부에 안착된 상기 기판 상에 설치되고 상기 다이를 홀딩하여 상기 기판에 본딩시키는 본딩부를 포함하는 다이 본딩 장치에 의해서 진행 된다.
여기서, 상기 기판은 상기 다이보다 상대적으로 넓은 면적으로 이루어지며, 그 상에는 상기 다이가 순차적으로 본딩되는 패키지 영역들이 형성된다. 또한, 상기 기판의 패키지 영역들과 상기 다이에는 서로 상호하는 회로 패턴들이 패터닝된다.
그러나, 상기와 같은 회로 패턴들로 인하여 상기 다이가 상기 패키지 영역에서 위치적으로 정밀하게 본딩되어야 함에도 불구하고, 상기 다이를 본딩하는 도중 상기 다이의 본딩 위치를 검사하지 못하여 상기 다이 본딩 공정의 신뢰성이 떨어지는 문제점이 있다.
이에 따라, 상기 다이의 본딩 위치가 불량할 경우 그 불량한 다이에 대해서 불필요하게 후속 공정을 진행함으로써, 상기 반도체 패키지 제조 공정의 효율성을 저해하는 또 다른 문제점이 있을 수 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명의 목적은 다이를 기판에 본딩하는 도중 그 위치를 검사할 수 있는 다이 본딩 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기 다이 본딩 방법이 적용된 다이 본딩 장치를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 일 특징에 따른 다이 본딩 방법이 개시된다. 다이들을 기판의 패키지 영역들에 순차적으로 본딩한다. 이어, 상기 다이들을 본딩하는 도중 상기 패키지 영역들로부터 선정된 샘플링 영역에 상기 다이가 본딩된 경우 상기 기판을 검사 장소로 이송한다. 이어, 상기 샘플링 영역에 본딩된 다이가 정상적인 위치에 본딩되었는지를 검사한다. 이어, 상기 검사 결과가 허용 오차 범위를 이탈하면, 상기 기판을 외부의 불량 보관 장소로 이송한다.
상기 다이의 본딩 위치를 검사하는 단계는 상기 기판과 상기 기판에 본딩된 다이에 각각 형성된 제1 및 제2 패턴의 거리를 측정하는 단계 및 상기 측정된 거리가 기준 거리의 허용 오차 범위 내에 존재하는지를 비교하는 단계를 포함한다.
또한, 상기 다이의 본딩 위치를 검사하는 단계는 상기 기판과 상기 기판에 본딩된 다이에 각각 형성된 제1 및 제2 패턴을 이은 연장선이 x축과 이루는 각도를 측정하는 단계 및 상기 측정한 각도가 기준 각도의 허용 오차 범위에 존재하는지를 비교하는 단계를 포함할 수 있다.
상기 기판의 패키지 영역들은 규칙적인 행열로 이루어지고, 상기 샘플링 영역은 어느 하나의 행 또는 열을 구성하는 패키지 영역들인 것일 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 일 특징에 따른 다이 본딩 장치는 본딩부, 이송부 및 검사부를 포함한다. 상기 본딩부는 상기 다이들을 본딩하는 도중 상기 패키지 영역들로부터 선정된 샘플링 영역에 상기 다이가 본딩된 경우 상기 기판을 검사 장소로 이송한다. 상기 검사부는 상기 검사 장소에 설치되고, 상기 샘플링 영역에 본딩된 다이가 정상적인 위치에 본딩되었는지를 검사한다. 이에, 상기 이송부는 상기 검사부와 연결되어 상기 검사 결과가 허용 오차 범위를 이탈하면, 상기 기판을 외부의 불량 보관 장소로 이송한다.
상기 검사부는 상기 기판과 상기 기판에 본딩된 다이에 각각 형성된 제1 및 제2 패턴의 거리 또는 상기 제1 및 제2 패턴을 이은 연장선이 x축과 이루는 각도를 측정하는 측정부 및 상기 측정부와 연결되고, 상기 측정부에서 측정된 상기 측정된 거리 또는 각도를 각각 기준 거리 또는 기준 각도의 허용 오차 범위 내에 존재하는지를 비교하는 비교부를 포함한다.
여기서, 상기 측정부는 상기 제1 및 제2 패턴의 위치를 촬영하는 촬영부 및 상기 촬영부와 연결되고, 상기 제1 및 제2 패턴을 통해 상기 거리 및 상기 각도를 산출하는 산출부를 포함할 수 있다.
이러한 다이 본딩 방법 및 장치에 따르면, 기판의 패키지 영역들에 우선적으 로 샘플링 영역을 선정하고, 그 선정된 상기 샘플링 영역에 다이가 본딩된 경우 이를 검사 장소로 이송하여 상기 다이가 본딩된 위치를 검사함으로써, 상기 다이를 본딩하는 공정의 신뢰성을 확보할 수 있다.
또한, 상기 다이의 본딩 위치 검사를 통하여 상기 다이가 상기 기판에 불량하게 본딩된 것을 대략 실시간으로 검출함으로써, 불량인 상기 다이와 상기 기판을 대상으로 후속 공정이 진행되는 것을 방지할 수 있다. 이로써, 상기 다이를 상기 기판에 본딩하는 공정을 포함하는 반도체 패키지의 제조 공정을 보다 효율적으로 진행할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 다이 본딩 방법 및 장치에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 다이 본딩 장치를 개략적으로 나타낸 구성도이고, 도 2는 도 1에 도시된 다이 본딩 장치의 기판 상에 형성된 패키지 영역들 중 일 실시예에 따라 샘플링 영역을 선정한 상태를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 다이 본딩 장 치(1000)는 본딩부(100), 이송부(200) 및 검사부(500)를 포함한다.
상기 본딩부(100)는 반도체 패키지를 제조하기 위하여 기판(S)에 반도체 칩인 다이(C)를 본딩한다. 구체적으로, 상기 본딩부(100)는 외부에서 접착 시트에 부착된 웨이퍼(wafer)로부터 소잉된 상기 다이(C)를 제공 받아서 상기 기판(S)의 상부에서 본딩시킨다.
여기서, 상기 기판(S)은 상기 다이(C)보다 상대적으로 매우 넓은 면적으로 형성되고, 이에 따라 상기 기판(S)에는 상기 다이(C)가 실질적으로 본딩되는 다수의 패키지 영역(PA)들이 형성된다. 여기서, 상기 기판(S)의 패키지 영역(PA)들은 행(column)과 열(row)을 따라 규칙적으로 배열된 구조를 갖는다. 한편, 상기 기판(S)과 상기 다이(C)는 이전의 공정들을 통하여 서로 상호적인 회로 패턴들이 형성된 구조를 갖는다.
이와 같은 상기 기판(S)의 패키지 영역(PA)들에 상기 다이(C)를 정확한 위치에 본딩하기 위하여, 상기 본딩부(100)는 상기 다이(C)가 본딩되는 위치를 얼라인시키기 위한 별도의 얼라인 장치(미도시)를 포함할 수 있다.
상기 이송부(200)는 그 상부에 상기 기판(S)이 안착되어 상기 기판(S)을 이송한다. 구체적으로, 상기 이송부(200)는 상기 본딩부(100)가 상기 다이(C)를 상기 기판(S)의 패키지 영역(PA)들에 순차적으로 본딩하도록 하기 위하여 상기 기판(S)을 이송한다.
예를 들어, 상기 이송부(200)는 상기 다이(C)가 상기 패키지 영역(PA)들의 열에 대응해서 우선적으로 본딩되도록 한 다음, 상기 패키지 영역(PA)들의 행에 대 응해서 본딩되도록 상기 기판(S)을 이송할 수 있다. 이와 달리, 상기 이송부(200)는 상기와 반대로 상기 행을 우선적으로 진행되도록 한 다음, 상기 열을 진행되도록 상기 기판(S)을 이송할 수 있다.
반면, 상기 이송부(200)는 상기 기판(S)을 별도의 스테이지(미도시)에 안착시킨 상태에서 상기 본딩부(100)와 결합하여 상기 본딩부(100)를 이송시킴으로써, 상기 본딩부(100)에 의하여 상기 다이(C)가 상기 기판(S)의 패키지 영역(PA)들에 순차적으로 본딩되도록 할 수도 있다.
한편, 상기 본딩부(100)에 의한 본딩된 상기 다이(C)의 본딩 위치를 샘플링 검사하기 위하여 상기 기판(S)의 패키지 영역(PA)들로부터 샘플링 영역(SA)이 선정된다. 상기 샘플링 영역(SA)은 도 2에서와 같이 상기 샘플링 검사의 신뢰성을 높이기 위하여 상기 패키지 영역(PA)들로부터 랜덤하게 선정될 수 있다. 즉, 상기 샘플링 영역(SA)의 개수 및 위치는 얼마든지 변경될 수 있다.
이와 같이 선정된 상기 샘플링 영역(SA)에 상기 본딩부(100)로부터 상기 다이(C)가 본딩된 경우, 상기 이송부(200)는 상기 샘플링 검사를 수행하기 위한 검사 장소로 상기 기판(S)을 이송시킨다. 여기서, 상기 검사 장소는 상기 본딩부(100)가 상기 다이(C)를 본딩하는 공정에 간섭되지 않는 조건 하에 상기 본딩부(100)가 인접하게 위치한다.
이와 달리, 도 1에 도시된 다이 본딩 장치(1000)의 기판(S) 상에 형성된 패키지 영역(PA)들 중 다른 실시예에 따라 선정된 샘플링 영역(SA)을 나타낸 도 3에서와 같이, 상기 샘플링 영역(SA)은 어느 하나의 상기 열 또는 상기 행을 따라 다 수가 선정될 수 있다.
이럴 경우, 상기 샘플링 영역(SA)들의 위치가 모여 있기 때문에, 상기 샘플링 검사에 대한 신뢰성이 도 2를 참조한 일 실시예에서보다 떨어질 수 있다는 단점이 있으나, 상기 샘플링 검사를 일괄적으로 진행함으로써 상기 샘플링 검사가 추가된 상기 다이(C)의 본딩 공정 시간을 단축할 수 있다는 장점도 있다.
물론, 상기 이송부(200)는 상기 장점을 구현하기 위하여 다수의 상기 샘플링 영역(SA)들에 상기 다이(C)가 모두 본딩될 경우에 상기 기판(S)을 상기 검사 장소로 이송하는 것이 타당할 수 있다.
상기 검사부(500)는 상기 검사 장소에 설치된다. 상기 검사부(500)는 상기 샘플링 영역(SA)에 본딩된 상기 다이(C)가 정상적인 위치 본딩되었는지를 검사한다. 이러한 상기 검사부(500)는 상기 기판(S)의 샘플링 영역(SA)에 본딩된 상기 다이(C)의 위치를 측정하는 측정부(300) 및 상기 측정부(300)에서 측정한 위치를 기준과 비교하는 비교부(400)를 포함한다.
상기 측정부(300)은 비쥬얼(visual) 검사 방식에 따라 상기 기판(S)의 샘플링 영역(SA)에 본딩된 상기 다이(C)의 위치를 측정한다. 구체적으로, 상기 측정부(300)는 상기 기판(S)과 상기 기판(S)에 본딩된 상기 다이(C)의 이미지(IM)를 동시에 촬영하는 촬영부(310) 및 상기 촬영부(310)와 연결되어 상기 이미지(IM)를 통해 실질적인 위치 데이터를 산출하는 산출부(320)를 포함한다.
이하, 도 4 및 도 5를 추가적으로 참조하여 상기 측정부(300)에 측정된 데이터를 보다 상세하게 설명하고자 한다.
도 4는 도 2에 도시된 기판의 샘플링 영역에 다이가 본딩된 상태를 촬영한 이미지를 개략적으로 나타낸 도면이고, 도 5는 도 4의 기판의 제1 패턴과 다이의 제2 패턴의 위치를 구체적으로 나타낸 도면이다.
도 4 및 도 5를 추가적으로 참조하면, 상기 촬영부(310)는 상기 기판(S)의 샘플링 영역(SA)에 형성된 제1 패턴(P1)과 상기 샘플링 영역(SA)에 본딩된 상기 다이(C)의 제2 패턴(P2)을 촬영한다.
여기서, 상기 제1 및 제2 패턴(P1, P2) 각각은 상기 기판(S)의 샘플링 영역(SA)과 상기 다이(C)에 형성된 회로 패턴들 중 x 및 y축을 따라 그 위치를 정의할 수 있는 어느 한 지점을 의미한다. 이때, 상기 제1 및 제2 패턴(P1, P2)은 상기 촬영부(310)로 하여금 보다 확대된 이미지(IM)를 확보하기 위하여 어느 정도 가까운 지점을 설정할 수 있다. 이는, 상기 산출부(320)에서 산출하는 데이터를 보다 정확하게 하기 위해서이다.
상기 산출부(320)는 상기 촬영부(310)에서 촬영한 이미지(IM)를 토대로 상기 제1 및 제2 패턴(P1, P2)의 사이 거리(D)를 산출한다. 이하, 상기 산출부(320)가 상기 제1 및 제2 패턴(P1, P2)의 사이 거리(D)를 산출하는 방식을 간단하게 설명하면, 먼저, 상기 제1 및 제2 패턴(P1, P2)의 x 및 y축에 따른 위치를 각각 [x1, y1] 및 [x2, y2]로써, 측정한다.
이에, 상기 산출부(320)는 도 5에서와 같이, 상기 제1 및 제2 패턴(P1, P2)을 양 꼭지점으로 하고 상기 거리(D)를 빗변으로 하는 직각 삼각형으로부터 피타고라스 정리를 이용한 아래의 수학식 1을 통하여 상기 거리(D)를 산출한다.
Figure 112008014297555-pat00001
Figure 112008014297555-pat00002
또한, 상기 산출부(320)는 상기 제1 및 제2 패턴(P1, P2)을 이은 연장선, 즉 상기 거리(D)가 x축과 이루는 각도(A)를 상기에서 측정한 거리(D)와 상기 직각 삼각형의 수직한 변의 거리(y1-y2)를 토대로 아래와 같은 수학식 2를 통하여 산출한다.
Figure 112008014297555-pat00003
이와 같이, 상기 산출부(320)는 상기 제1 및 제2 패턴(P1, P2)의 x 및 y축에 따른 위치를 토대로 상기의 수학식 1 및 2를 통하여 상기 거리(D) 및 상기 각도(A)를 간단하게 산출할 수 있다.
상기 비교부(400)는 상기 측정부(300)의 산출부(320)와 연결되어 산출한 상기 거리(D) 및 상기 각도(A)를 입력 받는다. 상기 비교부(500)는 입력 받은 상기 거리(D) 및 상기 각도(D)를 각각 기준 거리(SD) 및 기준 각도(SA)와 비교한다.
여기서, 상기 기준 거리(SD) 및 상기 기준 각도(SA)는 가장 적합하게 본딩된 상기 기판(S)과 상기 다이(C)의 제1 및 제2 패턴(P1, P2)으로부터 산출한 것이다.
상기 비교부(400)는 상기 거리(D) 및 상기 각도(A)를 상기 기준 거리(SD) 및 상기 기준 각도(SA)와 비교하여 결과값을 출력한다. 구체적으로, 상기 비교부(400) 는 상기 거리(D) 및 상기 각도(A)가 상기 기준 거리(SD) 및 상기 기준 각도(SA) 각각의 제1 및 제2 허용 오차 범위에 내에 존재할 경우에는 적합하다는 제1 결과값을 출력하고, 상기 제1 및 제2 허용 오차 범위를 이탈할 경우에는 부적합이라는 제2 결과값을 출력한다.
여기서, 상기 제1 및 제2 허용 오차 범위는 상기 다이(C)를 상기 기판(S)에 본딩하여 제조된 상기 반도체 패키지로 하여금 상기 다이(C)의 본딩된 위치로 인해 불량 처리되지 않는 수준으로써, 예컨대, 상기 제1 허용 오차 범위는 약 ± 50㎛이고, 상기 제2 허용 오차 범위는 약 ± 1도일 수 있다. 구체적으로, 상기 제1 허용 오차 범위는 약 ± 20㎛이고, 상기 제2 허용 오차 범위는 약 ± 0.5도일 수 있다.
이에 따라, 상기 비교부(400)는 상기 이송부(200)와 연결되어 상기 결과값에 따라 상기 이송부(200)를 제어한다. 구체적으로, 상기 비교부(400)가 상기 제1 결과값을 출력할 경우, 상기 이송부(200)로 하여금 상기 기판(S)을 상기 본딩부(100)로 이송하도록 하고, 상기 제2 결과값을 출력할 경우, 상기 이송부(200)로 하여금 상기 기판(S)을 외부로 불량 보관 장소로 이송하도록 한다.
따라서, 상기 기판(S)의 패키지 영역(PA)들에 우선적으로 상기 샘플링 영역(SA)을 선정하고, 그 선정된 상기 샘플링 영역(SA)에 상기 다이(C)가 본딩된 경우 이를 상기 검사부(500)가 설치된 검사 장소로 이송하여 상기 다이(C)의 본딩 위치를 검사함으로써, 상기 다이(C)의 본딩 공정에 대한 신뢰성을 확보할 수 있다.
이하, 도 6을 추가적으로 참조하여 실질적으로 상기 다이 본딩 장치(1000)를 이용하여 상기 기판(S)에 다이(C)를 본딩하는 방법을 보다 상세하게 설명하고자 한 다.
도 6은 도 1에 도시된 다이 본딩 장치를 이용하여 다이를 본딩하는 방법을 개략적으로 나타낸 순서도이다.
도 6을 추가적으로 참조하면, 상기 다이 본딩 장치(1000)를 이용하여 상기 다이(C)를 본딩하는 방법은 먼저, 상기 기판(S)의 행열을 따라 규칙적으로 형성된 상기 패키지 영역(PA)들에 순차적으로 상기 다이(C)를 본딩한다(S10).
이어, 상기 패키지 영역(PA)들로부터 선정된 상기 샘플링 영역(SA)에 상기 다이(C)가 본딩된 경우 이송부(200)를 이용하여 상기 기판(S)을 상기 검사부(500)가 설치된 검사 장소로 이송한다(S20).
이어, 이송한 상기 기판(S)의 제1 패턴(P1)과 상기 기판(S)에 본딩된 상기 다이(C)의 제2 패턴(P2)의 위치를 x 및 y축에 따라 상기 검사부(500)의 측정부(300)로부터 측정한다. 구체적으로, 상기 제1 및 제2 패턴(P1, P2)의 위치는 상기 측정부(300)의 촬영부(310)에서 촬영한 이미지(IM)를 토대로 측정된다.
이어, 상기 제1 및 제2 패턴(P1, P2)의 위치로부터 상기 거리(D) 및 상기 각도(A)를 측정한다(S30). 이러한 상기 거리(D) 및 상기 각도(A)는 측정된 상기 제1 및 제2 패턴(P1, P2)의 위치를 토대로 상기 수학식 1 및 2를 이용하여 상기 측정부(300)의 산출부(320)로부터 산출된다.
이어, 상기 검사부(500)의 비교부(400)에서 상기 거리(D) 및 상기 각도(D)를 상기 기준 거리(SD) 및 상기 기준 각도(SA)와 비교한다(S40). 구체적으로, 상기 비교부(400)는 상기 거리(D) 및 상기 각도(A)가 각각 상기 기준 거리(SD) 및 상기 기 준 각도(SA)의 제1 및 제2 허용 오차 범위 내에 존재할 경우, 적합이라는 제1 결과값을 출력하고, 상기 제1 및 제2 허용 오차 범위를 이탈할 경우, 부적합이라는 제2 결과값을 출력한다.
이때, 상기 비교부(400)로부터 상기 제1 결과값이 출력되면, 상기 이송부(200)는 상기 기판(S)을 다시 상기 S10 단계의 상기 본딩부(100)로 이송하여 계속적으로 상기 다이(C)가 상기 기판(S)의 패키지 영역(PA)들에 본딩되도록 한다. 이러한 일련의 과정을 거치면서 상기 다이(C)가 상기 기판(S)의 패키지 영역(PA)들 모두 본딩되면, 상기 이송부(200)는 상기 기판(S)을 후속 공정으로 이송할 수 있고, 상기 다이(C)의 본딩을 위한 새로운 기판(S)을 이전 공정으로부터 상기 본딩부(100)로 이송할 수 있다.
반면, 상기 비교부(400)로부터 상기 제2 결과값이 출력되면, 상기 이송부(200)는 상기 기판(S)을 상기 불량 보관 장소로 이송한다(S50). 이럴 경우, 그 본딩 위치가 불량한 상기 다이(C)를 분리한 다음, 다시 상기 이송부(200)를 통해 상기 S10 단계의 상기 본딩부(100)로 이송하여 재작업이 이루어질 수 있다. 하지만, 불량한 상기 다이(C)의 분리가 불가능할 경우, 상기 기판(S)은 폐기 처리될 수 있다.
따라서, 상기 다이(C)를 상기 기판(S)에 본딩하는 공정 중에 상기 다이(C)의 본딩 위치를 검사하여 상기 다이(C)가 상기 기판(S)에 불량하게 본딩된 것을 대략 실시간으로 검출함으로써, 불량인 상기 다이(C)와 상기 기판(S)을 대상으로 후속 공정이 진행되는 것을 방지할 수 있다. 이로써, 상기 다이(C)를 상기 기판(S)에 본 딩하는 공정을 포함하는 반도체 패키지의 제조 공정을 보다 효율적으로 진행할 수 있다.
한편, 본 실시예에서는 상기 다이(C)의 본딩 위치를 검사하기 위하여 상기 거리(D) 및 상기 각도(A)를 동시에 측정하여 비교하였지만, 실질적으로 상기 기판(S)의 제1 패턴(P1)과 상기 다이(C)의 제2 패턴(P2)의 사이즈가 매우 작고, 가까울 수 있기 때문에 경우에 따라 상기 거리(D)만으로 상기 다이(C)의 본딩된 위치를 검사할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 본 발명은 다이를 본딩하는 공정 도중 발생할 수 있는 불량을 대략 실시간으로 검사하여 상기 공정의 신뢰성 및 효율성을 향상시키는데 이용될 수 있다.
도 1은 본 발명의 일 실시예에 따른 다이 본딩 장치를 개략적으로 나타낸 구성도이다.
도 2는 도 1에 도시된 다이 본딩 장치의 기판 상에 형성된 패키지 영역들 중 일 실시예에 따라 샘플링 영역을 선정한 상태를 나타낸 도면이다.
도 3은 도 1에 도시된 다이 본딩 장치의 기판 상에 형성된 패키지 영역들 중 다른 실시예에 따라 샘플링 영역을 선정한 상태를 나타낸 도면이다.
도 4는 도 2에 도시된 기판의 샘플링 영역에 다이가 본딩된 상태를 촬영한 이미지를 개략적으로 나타낸 도면이다.
도 5는 도 4의 기판의 제1 패턴과 다이의 제2 패턴의 위치를 구체적으로 나타낸 도면이다.
도 6은 도 1에 도시된 다이 본딩 장치를 이용하여 다이를 본딩하는 방법을 개략적으로 나타낸 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
S : 기판 C : 다이
PA : 패키지 영역 SA : 샘플링 영역
100 : 본딩부 200 : 이송부
300 : 측정부 400 : 비교부
500 : 검사부 1000 : 다이 본딩 장치

Claims (7)

  1. 다이들을 기판의 규칙적인 행열로 이루어진 패키지 영역들에 순차적으로 본딩하는 단계;
    상기 다이들을 본딩하는 도중 상기 패키지 영역들로부터 상기 다이가 순차적으로 본딩되는 어느 하나의 행 또는 열로 선정된 샘플링 영역에 상기 다이가 모두 본딩된 경우 상기 기판을 검사 장소로 이송하는 단계;
    상기 샘플링 영역에 본딩된 다이가 정상적인 위치에 본딩되었는지를 검사하는 단계; 및
    상기 검사 결과가 허용 오차 범위를 이탈하면, 상기 기판을 외부의 불량 보관 장소로 이송하는 단계를 포함하는 다이 본딩 방법.
  2. 제1항에 있어서, 상기 다이의 본딩 위치를 검사하는 단계는
    상기 기판과 상기 기판에 본딩된 다이에 각각 형성된 제1 및 제2 패턴의 거리를 측정하는 단계; 및
    측정된 상기 거리가 기준 거리의 허용 오차 범위 내에 존재하는지를 비교하는 단계를 포함하는 것을 특징으로 하는 다이 본딩 방법.
  3. 제1항에 있어서, 상기 다이의 본딩 위치를 검사하는 단계는
    상기 기판과 상기 기판에 본딩된 다이에 각각 형성된 제1 및 제2 패턴을 이은 연장선이 x축과 이루는 각도를 측정하는 단계; 및
    측정한 상기 각도가 기준 각도의 허용 오차 범위에 존재하는지를 비교하는 단계를 포함하는 것을 특징으로 하는 다이 본딩 방법.
  4. 삭제
  5. 다이들을 기판의 규칙적인 행열로 이루어진 패키지 영역들에 순차적으로 본딩하는 본딩부;
    상기 다이들을 본딩하는 도중 상기 패키지 영역들로부터 상기 다이가 순차적으로 본딩되는 어느 하나의 행 또는 열로 선정된 샘플링 영역에 상기 다이가 모두 본딩된 경우 상기 기판을 검사 장소로 이송하는 이송부; 및
    상기 검사 장소에 설치되고, 상기 샘플링 영역에 본딩된 다이가 정상적인 위치에 본딩되었는지를 검사하는 검사부를 포함하고,
    상기 이송부는 상기 검사부와 연결되어 상기 검사 결과가 허용 오차 범위를 이탈하면, 상기 기판을 외부의 불량 보관 장소로 이송하는 것을 특징으로 하는 다이 본딩 장치.
  6. 제5항에 있어서, 상기 검사부는
    상기 기판과 상기 기판에 본딩된 다이에 각각 형성된 제1 및 제2 패턴의 거리 또는 상기 제1 및 제2 패턴을 이은 연장선이 x축과 이루는 각도를 측정하는 측정부; 및
    상기 측정부와 연결되고, 상기 측정부에서 측정된 상기 거리 또는 각도를 각각 기준 거리 또는 기준 각도의 허용 오차 범위 내에 존재하는지를 비교하는 비교부를 포함하는 것을 특징으로 하는 다이 본딩 장치.
  7. 제6항에 있어서, 상기 측정부는
    상기 제1 및 제2 패턴의 위치를 촬영하는 촬영부; 및
    상기 촬영부와 연결되고, 상기 제1 및 제2 패턴을 통해 상기 거리 및 상기 각도를 산출하는 산출부를 포함하는 것을 특징으로 하는 다이 본딩 장치.
KR1020080017666A 2008-02-27 2008-02-27 다이 본딩 방법 및 장치 KR100962638B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080017666A KR100962638B1 (ko) 2008-02-27 2008-02-27 다이 본딩 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080017666A KR100962638B1 (ko) 2008-02-27 2008-02-27 다이 본딩 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20090092426A KR20090092426A (ko) 2009-09-01
KR100962638B1 true KR100962638B1 (ko) 2010-06-11

Family

ID=41300987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080017666A KR100962638B1 (ko) 2008-02-27 2008-02-27 다이 본딩 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100962638B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180136011A (ko) * 2017-06-13 2018-12-24 주식회사 에이치비테크놀러지 표면과 하면에 형성된 패턴간의 상대위치를 결정하는 검사장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101180350B1 (ko) * 2011-12-21 2012-09-06 (주)이즈미디어 와이어 본딩 검사 시스템 및 방법
KR101362577B1 (ko) * 2012-07-24 2014-02-17 세메스 주식회사 트레이 성형 오차 보상 방법
KR102312858B1 (ko) * 2014-11-07 2021-10-14 세메스 주식회사 다이 본더의 본딩 위치 보정 방법
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180136011A (ko) * 2017-06-13 2018-12-24 주식회사 에이치비테크놀러지 표면과 하면에 형성된 패턴간의 상대위치를 결정하는 검사장치
KR101943880B1 (ko) * 2017-06-13 2019-04-18 주식회사 에이치비테크놀러지 표면과 하면에 형성된 패턴간의 상대위치를 결정하는 검사장치

Also Published As

Publication number Publication date
KR20090092426A (ko) 2009-09-01

Similar Documents

Publication Publication Date Title
TWI447842B (zh) 判定對準誤差的裝置、器件和方法
KR101438157B1 (ko) 기판 검사방법
US8836780B2 (en) Process control and manufacturing method for fan out wafers
KR100962638B1 (ko) 다이 본딩 방법 및 장치
US20160209207A1 (en) Board inspection method and board inspection system using the same
CN105548851B (zh) 半导体器件及其制造方法及测试半导体器件的装置
WO2007148422A1 (ja) 電子部品試験装置のキャリブレーション方法
JP4519571B2 (ja) 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法
JPH11163047A (ja) 半導体装置の製造方法及びその装置
US20130033286A1 (en) Non-Destructive Tilt Data Measurement to Detect Defective Bumps
JP4577717B2 (ja) バンプ検査装置および方法
TWI435151B (zh) 陣列基板
CN102023236A (zh) 测试结构及测试方法
US11449984B2 (en) Method and system for diagnosing a semiconductor wafer
JP2008261692A (ja) 基板検査システム及び基板検査方法
KR101397242B1 (ko) 웨이퍼를 테스트하는 방법 및 장치
KR20130071082A (ko) 웨이퍼 검사 설정 방법
US20070189451A1 (en) Apparatus for inspecting a semiconductor device
KR101028335B1 (ko) 와이어 검사 장치
KR101748582B1 (ko) 프로브핀의 직진도 검사 장치 및 방법
KR101495323B1 (ko) 벤트홀을 이용한 플립칩 얼라인먼트 검사 장치 및 방법
KR101254492B1 (ko) 검사 장치 및 이를 이용한 부품 실장 방법
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
KR101507145B1 (ko) 위치인식홀을 이용한 실리콘관통전극 플립칩 얼라인먼트 검사 장치 및 방법
JP4485542B2 (ja) 画像位置合装置及びそれを用いた検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee