KR101397242B1 - 웨이퍼를 테스트하는 방법 및 장치 - Google Patents

웨이퍼를 테스트하는 방법 및 장치 Download PDF

Info

Publication number
KR101397242B1
KR101397242B1 KR1020130032517A KR20130032517A KR101397242B1 KR 101397242 B1 KR101397242 B1 KR 101397242B1 KR 1020130032517 A KR1020130032517 A KR 1020130032517A KR 20130032517 A KR20130032517 A KR 20130032517A KR 101397242 B1 KR101397242 B1 KR 101397242B1
Authority
KR
South Korea
Prior art keywords
wafer
pin
pad
test
image
Prior art date
Application number
KR1020130032517A
Other languages
English (en)
Inventor
박광우
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020130032517A priority Critical patent/KR101397242B1/ko
Application granted granted Critical
Publication of KR101397242B1 publication Critical patent/KR101397242B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼를 테스트하는 방법은 (a) 웨이퍼의 얼라인 타켓을 인식하여 상기 웨이퍼의 패드와 프로브 카드의 핀을 얼라인시키는 단계 및 (b) 상기 핀과 상기 패드를 접촉시켜 상기 웨이퍼의 전기적인 성능을 테스트하는 단계를 포함한다. 이에, 상기 테스트하는 방법은 상기 (a) 단계 이후, (c) 상기 핀이 상기 웨이퍼 상에 접촉할 위치의 이미지를 촬상하는 단계, (d) 상기 촬상한 이미지를 통하여 상기 핀이 접촉할 위치가 상기 패드 내에 있는지 상기 패드를 벗어났는지 여부를 확인하는 단계, 및 (e) 상기 확인한 결과, 상기 핀이 접촉할 위치가 상기 패드 내에 있는 것으로 확인되면 상기 (b) 단계를 수행하고, 상기 핀이 접촉할 위치가 상기 패드를 벗어날 경우에는 상기 (b) 단계를 정지하거나 상기 (a) 단계를 다시 수행할 수 있다.

Description

웨이퍼를 테스트하는 방법 및 장치{METHOD AND APPARATUS FOR TESTING WAFERS}
본 발명은 웨이퍼를 테스트하는 방법 및 장치에 관한 것으로써, 더욱 상세하게는 반도체 칩의 전기적인 성능을 검사하기 위하여 다수의 상기 반도체 칩들로 구성된 웨이퍼를 프로브 카드를 통해 테스트하는 방법 및 이를 적용한 장치에 관한 것이다.
일반적으로, 웨이퍼로부터 반도체 칩들을 제조하는 공정 중에는 상기 반도체 칩들의 전기적인 성능의 이상 여부를 검사하는 공정이 포함되어 있다.구체적으로, 상기 검사 공정에서는 상기 웨이퍼 상에 형성된 반도체 칩들에 프로브 카드의 핀을 접촉시킨 상태에서 상기 프로브 카드를 통하여 상기 반도체 칩들에 검사 신호를 입력한 다음, 상기 반도체 칩들로부터 출력되는 신호를 모니터링하여 상기 웨이퍼에 형성된 반도체 칩들의 전기적인 성능의 이상 여부를 검사한다.
이때, 상기 검사 공정에서 상기 반도체 칩들의 검사를 정확하게 하기 위해서는 상기 프로브 카드의 칩이 상기 웨이퍼의 반도체 칩들 각각으로부터 노출된 패드에 정확하게 접촉되도록 상기 프로브 카드와 상기 웨이퍼를 얼라인하는 공정이 무엇보다 중요하다. 이에 대해서는, 한국등록특허공보 10-0897982호(2009.05.18)에 프로브 카드의 다수 니들들을 통하여 웨이퍼의 전기적 특성 검사를 수행하며, 이에 정확한 전기적 특성을 측정하기 위해서는 이들 간의 정확한 얼라인이 반드시 필요하다는 기술 내용이 개시되어 있습니다.
이에, 기존에는 우선 상기 프로브 카드의 핀의 위치를 인식하고, 이어 상기 웨이퍼의 패드의 위치를 계산하고, 이어 상기 인식된 핀의 위치와 상기 계산된 패드의 위치를 근거로 상기 패드가 상기 핀의 위치에 오도록 상기 웨이퍼의 얼라인 타켓을 인식하여 얼라인시키고, 이어 상기 웨이퍼를 상기 프로브 카드로 이동시켜 상기 패드에 상기 핀을 접촉시킴으로써, 상기 웨이퍼에 형성된 반도체 칩들의 전기적인 성능의 이상 여부를 검사하고 있다.
그러나, 상기의 기존 경우에는 만약 상기 핀의 위치와 상기 계산된 패드의위치에 오류, 예컨대 상기 핀의 셋업 시 지정 오인식, 상기 핀의 위치 오인식 또는 상기 웨이퍼 상에 형성된 얼라인 타겟의 오인식 등의 오류가 발생되어 이들이 서로 접촉하지 못함으로써, 상기 반도체 칩들의 품질에 문제가 발생될 가능성이 있다.
본 발명의 목적은 프로브 카드의 핀과 웨이퍼의 패드의 접촉 불량을 방지하면서 웨이퍼를 테스트할 수 있는 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 방법이 적용된 웨이퍼 테스트 장치를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 일 특징에 따른 웨이퍼를 테스트하는 방법은 (a) 웨이퍼의 얼라인 타켓을 인식하여 상기 웨이퍼의 패드와 프로브 카드의 핀을 얼라인시키는 단계 및 (b) 상기 핀과 상기 패드를 접촉시켜 상기 웨이퍼의 전기적인 성능을 테스트하는 단계를 포함한다. 이에, 상기 테스트하는 방법은 상기 (a) 단계 이후, (c) 상기 핀이 상기 웨이퍼 상에 접촉할 위치의 이미지를 촬상하는 단계, (d) 상기 촬상한 이미지를 통하여 상기 핀이 접촉할 위치가 상기 패드 내에 있는지 상기 패드를 벗어났는지 여부를 확인하는 단계, 및 (e) 상기 확인한 결과, 상기 핀이 접촉할 위치가 상기 패드 내에 있는 것으로 확인되면 상기 (b) 단계를 수행하고, 상기 핀이 접촉할 위치가 상기 패드를 벗어날 경우에는 상기 (b) 단계를 정지하거나 상기 (a) 단계를 다시 수행할 수 있다.
일 실시예에 따른 상기 (c), (d) 및 (e) 단계들은 상기 (a) 및 (b) 단계들을 일정 횟수 진행할 때마다 1회 진행할 수 있다.
다른 실시예에 따른 상기 (c), (d) 및 (e) 단계들은 최초 테스트를 진행할 웨이퍼를 대상으로 1회 진행할 수 있다.
또 다른 실시예에 따른 상기 (c), (d) 및 (e) 단계들은 로트(lot) 단위에서 테스트가 시작되는 웨이퍼를 대상으로 1회 진행할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 일 특징에 따른 웨이퍼 테스트 장치는 스테이지, 카드 장착부, 테스트부, 얼라인부, 이동부, 촬상부 및 이미지 확인부를 포함한다. 상기 스테이지에는 웨이퍼의 패드가 노출되도록 상기 웨이퍼가 놓여진다. 상기 카드 장착부에는 핀이 상기 패드와 마주하도록 상기 스테이지 상에 배치되는 프로브 카드가 설치된다. 상기 테스트부는 상기 프로브 카드와 연결되어 상기 웨이퍼의 전기적인 성능을 테스트한다. 상기 얼라인부는 상기 스테이지 및 상기 카드 장착부 중 어느 하나와 연결되어 상기 핀과 상기 패드를 얼라인시킨다. 상기 이동부는 상기 얼라인부에 의해 얼라인된 상기 핀과 상기 패드를 접촉시켜 상기 웨이퍼의 전기적인 성능이 상기 테스트부에서 테스트되도록 하기 위하여 상기 스테이지 및 상기 카드 장착부 중 어느 하나를 이동시킨다. 상기 촬상부는 상기 프로브 카드의 핀 부위에 장착되어 상기 핀이 상기 웨이퍼 상에 접촉하는 위치의 이미지를 촬상한다. 상기 이미지 확인부는 상기 촬상부와 연결되며, 상기 핀이 접촉할 위치가 상기 패드 내에 있는지 상기 패드를 벗어났는지 여부를 확인한다.
이러한 웨이퍼를 테스트하는 방법 및 장치에 따르면, 웨이퍼의 패드와 프로브 카드의 핀을 상기 웨이퍼에 형성된 얼라인 타겟을 통해 얼라인시킨 상태에서 바로 상기 패드와 상기 핀을 접촉시키지 않고, 상기 핀이 접촉할 위치의 이미지를 촬상한 다음 상기 이미지를 통해 상기 핀이 접촉할 위치가 상기 패드 내에 있는지 상기 패드를 벗어났는지 여부를 확인함으로써, 상기 핀과 상기 패드가 서로 접촉하지 못하는 경우를 방지할 수 있다.
이에 따라, 상기 테스트를 수행한 웨이퍼로부터 형성된 다수 반도체 칩들의 전기적인 성능 검사가 적합하게 수행됨으로써, 이에 따른 상기 반도체 칩들의 품질 불량이 발생되는 것을 방지하여 생산 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼를 테스트하는 방법을 개념적으로 나타낸 순서도이다.
도 2는 도 1에 도시된 방법이 적용되는 일 실시예에 따른 웨이퍼 테스트 장치를 개념적으로 나타낸 도면이다.
도 3은 도 2에 도시된 웨이퍼를 위에서 바라본 도면이다.
도 4는 도 3의 A부분을 확대한 도면이다.
도 5a 및 도 5b들은 도 2에 도시된 웨이퍼 테스트 장치의 촬상부로부터 촬상된 이미지들을 나타낸 도면들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 웨이퍼를 테스트하는 방법 및 장치에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 웨이퍼를 테스트하는 방법을 개념적으로 나타낸 순서도이고, 도 2는 도 1에 도시된 방법이 적용되는 일 실시예에 따른 웨이퍼 테스트 장치를 개념적으로 나타낸 도면이고, 도 3은 도 2에 도시된 웨이퍼를 위에서 바라본 도면이며, 도 4는 도 3의 A부분을 확대한 도면이다.
이하, 본 발명의 실시예 설명에서는 웨이퍼를 테스트하는 방법이 적용되는 도 2 내지 도 4에 도시된 일 실시예에 따른 웨이퍼 테스트 장치를 같이 참조하여 상기 방법을 보다 구체적으로 설명하고자 한다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따라 웨이퍼(10)를 테스트하기 위하여, 우선 웨이퍼(10)의 패드(12)와 프로브 카드(20)의 핀(22)을 웨이퍼 테스트 장치(100)의 얼라인부(200)를 통해 얼라인시킨다(S100).
여기서, 상기 웨이퍼(10)는 다수의 반도체 칩(13)들로 구성되며, 상기 패드(12)는 상기 웨이퍼(10) 중 상기 반도체 칩(13)들 각각으로부터 노출되어 외부 전기 장치와 전기적으로 연결되는 단자 부분이다. 이러한 웨이퍼(10)는 상기 패드(12)가 상부로 노출되도록 상기 테스트 장치(100)의 스테이지(300)에 놓여진다.
또한, 상기 프로브 카드(20)는 상기 핀(22)을 상기 패드(12)에 접촉시켜 검사 신호를 상기 웨이퍼(10)의 반도체 칩(13)들에 입력한 다음, 상기 반도체 칩(13)들로부터 출력되는 신호를 수신한다. 이에, 상기 프로브 카드(20)는 상기 검사 신호를 생성하면서 상기 출력된 신호를 분석하여 상기 반도체 칩(13)들의 전기적인 성능에 이상이 있는지 여부를 테스트 하는 테스트부(400)와 연결된다. 또한, 상기 프로브 카드(20)는 상기 테스트 장치(100)의 카드 장착부(500)에 상기 웨이퍼(10)의 종류 또는 상기 웨이퍼(10)에 형성된 반도체 칩(13)들의 종류에 따라 다른 것이 장착될 수 있다.
이러한 이유로, 상기 S100 단계의 상기 웨이퍼(10)의 패드(12)와 상기 프로브 카드(20)의 핀(22)을 얼라인시키는 공정은 매우 중요하다. 이에, 상기 S100 단계에서는 크게 상기 웨이퍼(10) 상에 형성된 얼라인 타겟(14)을 이용하여 크게 매크로(Macro) 단위로 얼라인시킨 다음, 이보다 정밀하게 상기 얼라인 타겟(14)을 포커싱하면서 마이크로(Micro) 단위로 얼라인시킨다. 이때, 상기 S100 단계의 얼라인 공정을 상기 웨이퍼(10)를 교체할 때마다 매번 수행할 경우 이에 따른 테스트 공정의 효율성이 현저하게 떨어질 수 있으므로, 상기 수행한 얼라인 공정을 데이터화한 다음, 그 다음부터는 상기 데이터를 이용하여 보다 신속하게 테스트 공정을 수행할 수 있다.
도 5a 및 도 5b들은 도 2에 도시된 웨이퍼 테스트 장치의 촬상부로부터 촬상된 이미지들을 나타낸 도면들이다.
도 5a 및 도 5b들을 추가적으로 참조하면, 이어서 상기 핀(22)이 상기 웨이퍼(10) 상에 접촉할 위치(40)의 이미지(30)를 상기 테스트 장치(100)의 광학 장비인 촬상부(600)를 이용하여 촬상한다(S200). 여기서, 상기 촬상부(600)는 상기 핀(22) 부위에 장착되어 상기 이미지(30)를 촬상한다. 이러면, 상기 촬상부(600)는 상기 핀(22)과 바로 마주하는 상기 웨이퍼(10) 상의 이미지(30)를 촬상할 수 있으며, 상기 이미지(30)에 상기 핀(22)이 접촉할 위치(40)가 표시될 수 있다.
이어서, 상기 촬상부(600)로부터 촬상된 이미지(30)를 통해 상기 핀(22)이 접촉할 위치(40)가 상기 패드(12) 내에 있는지, 아니면 상기 패드(12)를 벗어나 있는지 여부를 상기 테스트 장치(100)의 이미지 확인부(700)를 통해 확인한다(S300).
이어서, 상기 S300 단계에서 상기 이미지 확인부(700)를 통해 확인한 결과, 상기 핀(22)이 접촉할 위치(40)가 상기 패드(12) 내에 있는 경우에는 상기 웨이퍼(10)의 패드(12)와 상기 프로브 카드(20)의 핀(22)들 상기 테스트 장치(100)의 이동부(800)를 통해 접촉시켜 상기 테스트부(400)에 의해서 실질적으로 테스트 공정이 수행되도록 한다(S400).
여기서, 상기 이동부(800)는 상기 스테이지(300)에 연결되어 상기 스테이지(300)를 상기 프로브 카드(20) 방향으로 상승시켜 상기 패드(12)가 상기 핀(22)에 접촉되도록 할 수 있다. 이와 달리, 상기 이동부(800)는 상기 카드 장착부(500)에 장착되어 상기 카드 장착부(500)를 상기 웨이퍼(10) 방향으로 하강시켜 상기 핀(22)이 상기 패드(12)에 접촉되도록 할 수 있다.
반대로, 상기 S300 단계에서 상기 이미지 확인부(700)를 통해 확인한 결과, 상기 핀(22)이 접촉할 위치(40)가 상기 패드(12)를 벗어날 경우에는 상기 S400 단계를 정지시키거나, 상기 얼라인 공정인 S100 단계를 다시 수행할 수 있다.
이와 같이, 상기 웨이퍼(10)의 패드(12)와 상기 프로브 카드(20)의 핀(22)을 상기 웨이퍼(10)에 형성된 얼라인 타겟(14)을 통해 얼라인시킨 상태에서 바로 상기 패드(12)와 상기 핀(22)을 접촉시키지 않고, 상기 핀(22)이 접촉할 위치(40)의 이미지(30)를 촬상한 다음 상기 이미지(30)를 통해 상기 핀(22)이 접촉할 위치(40)가 상기 패드(12) 내에 있는지 상기 패드(12)를 벗어났는지 여부를 확인함으로써, 상기 핀(22)과 상기 패드(12)가 서로 접촉하지 못하는 경우를 방지할 수 있다.
이에 따라, 상기 테스트를 수행한 웨이퍼(10)로부터 형성된 다수 반도체 칩(13)들의 전기적인 성능 검사가 적합하게 수행됨으로써, 이에 따른 상기 반도체 칩(13)들의 품질 불량이 발생되는 것을 방지하여 생산 수율을 향상시킬 수 있다.
이때, 상기 이미지 확인부(700)는 상기 핀(22)과 상기 패드(12)가 접촉하지 않을 가능성을 더욱 방지하기 위하여, 상기 핀(22)이 접촉할 위치(40)가 상기 패드(12) 내에서 그 에지 부위에 위치할 경우에도 이를 상기 패드(12)로부터 벗어났다고 간주하여 상기 S400 단계를 정지시키거나, 상기 얼라인 공정인 S100 단계를 다시 수행할 수 있다. 예를 들어, 상기 이미지 확인부(700)는 상기 패드(12)의 중심을 기준으로 그 전체 면적에 대비하여 약 90% 미만의 범위 내에서는 상기 핀(22)이 접촉할 위치(40)가 상기 패드(12) 내에 있는 것으로 확인하고, 약 90% 이상의 범위 밖의 에지 부위에서는 상기 핀(22)이 접촉할 위치(40)가 상기 패드(12)를 벗어난 것으로 확인할 수 있다.
또한, 상기 테스트 장치(100)는 상기 이미지 확인부(700)로부터 상기 핀(22)이 접촉할 위치(40)가 상기 패드(12)를 벗어났다고 확인될 경우, 이를 사용자에 알리기 위한 경보부(900)를 더 포함할 수 있다. 상기 경보부(900)는 일 예로, 사용자기 쉽게 인식할 수 있는 경고음 또는 경고등 등을 포함할 수 있으며, 육안으로 그 이유를 쉽게 알 수 있도록 경고 메시지도 포함할 수 있다.
한편, 상기 S200 및 S300 단계들을 상기 웨이퍼(10)를 매번 테스트할 때마다 수행할 경우에는 상기 테스트 공정의 전체적인 시간적 로스(loss)가 많아 전체적인 생산성이 떨어질 수 있다.
이에, 상기 테스트 공정의 생산성이 떨어지는 것을 방지하기 위하여, 일 실시예에 따른 상기 S200 및 S300 단계들은 일정 개수의 웨이퍼(10)마다, 즉 상기 웨이퍼(10)를 테스트하는 일정 횟수마다 1회씩 진행할 수도 있고, 다른 실시예에 따른 상기 S200 및 S300 단계들은 연속적인 테스트 공정에서 최초 테스트를 수행하는 웨이퍼(10)를 대상으로 단 1회만 진행할 수도 있으며, 또 다른 실시예에 따른 상기 웨이퍼(10)를 로트(lot) 단위로 묶어서 테스트 공정을 수행할 경우 상기 로트 단위에서 테스트가 시작되는 웨이퍼(10)를 대상으로 1회 진행될 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 웨이퍼 12 : 패드
20 : 프로브 카드 22 : 핀
30 : 이미지 100 : 웨이퍼 테스트 장치
200 : 얼라인부 300 : 스테이지
400 : 테스트부 500 : 카드 장착부
600 : 촬상부 700 : 이미지 확인부
800 : 이동부 900 : 경보부

Claims (7)

  1. (a) 웨이퍼의 얼라인 타켓을 인식하여 상기 웨이퍼의 패드와 프로브 카드의 핀을 얼라인시키는 단계; 및
    (b) 상기 핀과 상기 패드를 접촉시켜 상기 웨이퍼의 전기적인 성능을 테스트하는 단계를 포함하며,
    상기 (a) 단계 이후,
    (c) 상기 핀이 상기 웨이퍼 상에 접촉할 위치의 이미지를 촬상하는 단계;
    (d) 상기 촬상한 이미지를 통하여 상기 핀이 접촉할 위치가 상기 패드 내에 있는지 상기 패드를 벗어났는지 여부를 확인하는 단계; 및
    (e) 상기 확인한 결과, 상기 핀이 접촉할 위치가 상기 패드 내에 있는 것으로 확인되면 상기 (b) 단계를 수행하고, 상기 핀이 접촉할 위치가 상기 패드를 벗어날 경우에는 상기 (b) 단계를 정지하거나 상기 (a) 단계를 다시 수행하는 것을 특징으로 하는 웨이퍼를 테스트하는 방법.
  2. 제1항에 있어서, 상기 (c), (d) 및 (e) 단계들은 상기 (a) 및 (b) 단계들을 일정 횟수 진행할 때마다 1회 진행하는 것을 특징으로 하는 웨이퍼를 테스트하는 방법.
  3. 제1항에 있어서, 상기 (c), (d) 및 (e) 단계들은 최초 테스트를 진행할 웨이퍼를 대상으로 1회 진행하는 것을 특징으로 하는 웨이퍼를 테스트하는 방법.
  4. 제1항에 있어서, 상기 (c), (d) 및 (e) 단계들은 로트(lot) 단위에서 테스트가 시작되는 웨이퍼를 대상으로 1회 진행하는 것을 특징으로 하는 웨이퍼를 테스트하는 방법.
  5. 제1항에 있어서, 상기 (e) 단계에서 상기 확인한 결과, 상기 핀이 접촉할 위치가 상기 패드를 벗어날 경우,
    (f) 사용자에게 이를 경보하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼를 테스트하는 방법.
  6. 웨이퍼의 패드가 노출되도록 상기 웨이퍼가 놓여지는 스테이지;
    핀이 상기 패드와 마주하도록 상기 스테이지 상에 배치되는 프로브 카드가 설치된 카드 장착부;
    상기 프로브 카드와 연결되어 상기 웨이퍼의 전기적인 성능을 테스트하는 테스트부;
    상기 스테이지 및 상기 카드 장착부 중 어느 하나와 연결되어 상기 핀과 상기 패드를 얼라인시키는 얼라인부;
    상기 얼라인부에 의해 얼라인된 상기 핀과 상기 패드를 접촉시켜 상기 웨이퍼의 전기적인 성능이 상기 테스트부에서 테스트되도록 하기 위하여 상기 스테이지 및 상기 카드 장착부 중 어느 하나를 이동시키는 이동부;
    상기 프로브 카드의 핀 부위에 장착되어 상기 핀이 상기 웨이퍼 상에 접촉하는 위치의 이미지를 촬상하는 촬상부; 및
    상기 촬상부와 연결되며, 상기 핀이 접촉할 위치가 상기 패드 내에 있는지 상기 패드를 벗어났는지 여부를 확인하는 이미지 확인부를 포함하는 웨이퍼 테스트 장치.
  7. 제6항에 있어서, 상기 이미지 확인부에서 확인한 결과, 상기 핀이 접촉할 위치가 상기 패드를 벗어날 경우 사용자에게 이를 알리기 위한 경보부를 더 포함하는 것을 특징으로 하는 웨이퍼 테스트 장치.
KR1020130032517A 2013-03-27 2013-03-27 웨이퍼를 테스트하는 방법 및 장치 KR101397242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130032517A KR101397242B1 (ko) 2013-03-27 2013-03-27 웨이퍼를 테스트하는 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130032517A KR101397242B1 (ko) 2013-03-27 2013-03-27 웨이퍼를 테스트하는 방법 및 장치

Publications (1)

Publication Number Publication Date
KR101397242B1 true KR101397242B1 (ko) 2014-05-20

Family

ID=50894711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130032517A KR101397242B1 (ko) 2013-03-27 2013-03-27 웨이퍼를 테스트하는 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101397242B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160002476A (ko) * 2014-06-30 2016-01-08 세메스 주식회사 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법
CN115642098A (zh) * 2022-09-14 2023-01-24 深圳源明杰科技股份有限公司 芯片安装定位方法、装置、设备及可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013255A (ko) * 2002-08-05 2004-02-14 삼성전자주식회사 반도체 칩의 전기적 특성 검사 방법
JP2005123293A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp プローブ検査方法
KR20100023258A (ko) * 2008-08-21 2010-03-04 티에스씨멤시스(주) 평판디스플레이 패널 검사 장비 및 방법
WO2010073359A1 (ja) * 2008-12-26 2010-07-01 富士通セミコンダクター株式会社 プローバ、試験装置、及び半導体チップの検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040013255A (ko) * 2002-08-05 2004-02-14 삼성전자주식회사 반도체 칩의 전기적 특성 검사 방법
JP2005123293A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp プローブ検査方法
KR20100023258A (ko) * 2008-08-21 2010-03-04 티에스씨멤시스(주) 평판디스플레이 패널 검사 장비 및 방법
WO2010073359A1 (ja) * 2008-12-26 2010-07-01 富士通セミコンダクター株式会社 プローバ、試験装置、及び半導体チップの検査方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160002476A (ko) * 2014-06-30 2016-01-08 세메스 주식회사 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법
KR102202074B1 (ko) 2014-06-30 2021-01-13 세메스 주식회사 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법
CN115642098A (zh) * 2022-09-14 2023-01-24 深圳源明杰科技股份有限公司 芯片安装定位方法、装置、设备及可读存储介质
CN115642098B (zh) * 2022-09-14 2023-12-26 深圳源明杰科技股份有限公司 芯片安装定位方法、装置、设备及可读存储介质

Similar Documents

Publication Publication Date Title
CN103969267B (zh) 一种探针卡探针的颗粒物清洁控制方法
CN111128782A (zh) 晶圆的测试方法
US7394270B2 (en) Semiconductor device, method and apparatus for testing same, and method for manufacturing semiconductor device
JP2011222622A (ja) 検査方法およびその装置
TWI763183B (zh) 晶圓測試系統及其方法
JP2010522441A (ja) 半導体ウエハの異物検査及びリペアシステムとその方法
KR101798440B1 (ko) 반도체 장치의 검사 장치 및 반도체 장치의 검사 방법
CN106030283B (zh) 用于检验半导体封装的装置与方法
JP2017129395A (ja) 半導体装置の検査装置および半導体装置の検査方法
KR101397242B1 (ko) 웨이퍼를 테스트하는 방법 및 장치
CN104183512A (zh) 一种晶圆监控方法
CN111998960B (zh) 集成线路板的红外扫描设备鉴定方法
JP2007103860A (ja) プローブ接触痕検出方法、及び、プローバ
KR102202074B1 (ko) 프로브 카드를 이용한 웨이퍼 테스트 시스템 및 방법
US10768206B2 (en) Loop-back probe test and verification method
CN106558513B (zh) 检测设备及其检测方法
KR20090092426A (ko) 다이 본딩 방법 및 장치
JP2007095938A (ja) テスタ、プローバ、ウエハテストシステム及び電気的接触位置検出方法
KR101544320B1 (ko) 프로브 카드의 팁을 관리하는 방법
JP2006049599A (ja) ウェハプローバ及び半導体装置の製造方法、半導体試験装置
KR102405296B1 (ko) 기판 검사 장치
JP2015203689A (ja) プローブおよびプローブカード
KR20130071082A (ko) 웨이퍼 검사 설정 방법
JP2006128452A (ja) プローブカード及びプローバー装置、半導体装置の製造方法
CN113677953A (zh) 线形状测量装置、线三维图像产生方法及线形状测量方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 5