KR20040013255A - 반도체 칩의 전기적 특성 검사 방법 - Google Patents

반도체 칩의 전기적 특성 검사 방법 Download PDF

Info

Publication number
KR20040013255A
KR20040013255A KR1020020046105A KR20020046105A KR20040013255A KR 20040013255 A KR20040013255 A KR 20040013255A KR 1020020046105 A KR1020020046105 A KR 1020020046105A KR 20020046105 A KR20020046105 A KR 20020046105A KR 20040013255 A KR20040013255 A KR 20040013255A
Authority
KR
South Korea
Prior art keywords
pad
contact mark
center
wafer
test
Prior art date
Application number
KR1020020046105A
Other languages
English (en)
Inventor
이재필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020046105A priority Critical patent/KR20040013255A/ko
Publication of KR20040013255A publication Critical patent/KR20040013255A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 칩의 전기적 특성 검사 방법(EDS)이 개시되어 있다. 반도체 칩에 형성된 패드에 접속되는 테스트 프로브들이 패드의 경계선이나 패드를 벗어난 소정부분에 접속되는 것을 미연에 방지하기 위해서 웨이퍼를 아이인한 후에 패드에서 컨택마크가 형성될 위치를 미리 예측하고 예측 컨택마크가 패드의 중심에 위치하도록 척을 조정하여 패드의 위치를 1차적으로 수정한다. 그리고, 소정의 테스트 공정이 완료되면 패드 상에 형성된 컨택마크를 토대로 척을 조정하여 후속 테스트 공정에서 형성될 컨택마크가 패드의 중심에 위치하도록 패드의 위치를 2차적으로 수정한다.

Description

반도체 칩의 전기적 특성 검사 방법{Method for electrical die Sorting of semiconductor chip}
본 발명은 반도체 칩의 전기적 특성 검사 방법에 관한 것으로, 더욱 상세하게는 반도체 칩의 패드들에 형성될 컨택마크의 위치를 미리 예측하여 컨택마크가 가능한 패드의 중앙에 위치하도록 적어도 한번이상 패드의 위치를 수정한 후에 소정의 테스트 공정을 진행하는 반도체 칩의 전기적 특성 검사 방법에 관한 것이다.
일반적으로, 반도체 칩들은 증착 공정, 사진 공정, 식각공정 및 이온주입 공정 등을 거쳐 웨이퍼 상에 복수개 형성된다.
이와 같이 웨이퍼 상에 복수개의 반도체 칩들이 형성되면, 각 반도체 칩의 전기적 특성검사를 실시하여 정상적으로 동작하는 반도체 칩들과 불량이 발생된 반도체 칩들을 선별하는 이디에스(Electrical Die Sorting: 이하, EDS라고 칭함)공정이 진행한다. EDS의 목적은 불량이 발생된 반도체 칩에 대해서 리페어하고, 리페어 불가능한 반도체 칩들은 조기에 제거함으로써 패키지(Package) 공정 및 패키지 검사에 소요되는 시간 및 원가를 절감함과 아울러, EDS 공정의 진행에 의해서 불량이 발생된 반도체 칩을 조기에 발견한 후, 반도체 칩에 불량이 발생된 원인을 분석함으로 반도체소자 제조공정의 불량요인을 제거하기 위해서이다.
이러한, EDS는 웨이퍼 상에 형성된 복수개의 반도체 칩에 과도한 스트레스를 가한 후에 스트레스를 견디지 못한 반도체 칩들을 조기에 제거하는 번인 공정, 반도체 칩에 특정전류를 인가함으로써 반도체 칩의 정상 및 불량 여부를 테스트한 후, 불량이 발생된 반도체 칩의 위치를 어드레스화하는 프리 레이저(Pre laser) 공정, 프리 레이저 공정에서 발생된 데이터를 기준으로 하여 불량이 발생된 반도체 칩에 레이저빔을 주사하여 반도체 칩을 수리하는 레이저 리페어(Laser repair) 공정 및 리페어된 반도체 칩의 정상동작 여부를 테스트하는 포스트 레이저(Post laser) 공정 등을 포함한다.
앞에서 설명한 소정의 테스트 공정, 즉 번인 공정과 프리 레이저 공정 및 포스트 레이저 공정은 주로 프로빙 설비에 의해서 진행되며, 일반적인 프로빙 설비(100)는 도 1에 도시된 바와 같이 척(130), 프로브 카드(probe card;120), 카메라(도시 안됨) 및 이들을 전반적으로 제어하는 제어부(도시 안됨)로 구성된다.
척(130)의 상부면에는 소정의 테스트 공정이 진행될 웨이퍼(200)가 안착되며, 웨이퍼(200)의 위치를 조정하기 위해서 척(130)은 모터에 의해서 상하, 전후, 좌우로 이동함과 아울러 회전한다.
프로브 카드(120)는 금속배선이 형성된 인쇄회로기판(123)과, 일단이 금속배선에 전기적으로 연결되며 타단이 웨이퍼(200)에 형성된 칩의 패드(215;도 3참조)들 각각에 접속되어 반도체 칩의 전기적 특성을 검사하는 테스트 프로브들(125)로 구성된다.
미설명 부호 110은 프로브 카드(120)를 장착시키기 위한 헤드 플레이트이고, 115는 프로브 카드(120)를 고정시키는 고정부이다.
이와 같은 구성을 갖는 프로빙 설비를 이용하여 소정의 테스트 공정을 진행하는 과정에 대해서 도 2에 도시된 순서도를 참조하여 설명하면 다음과 같다. 여기서, 번인, 프리 레이저 및 포스트 레이저 공정은 크게 보아 거의 동일한 순서에의해 진행된다.
먼저, 각각의 프로빙 장치(100)의 척 위에 소정의 테스트 공정이 진행될 웨이퍼(200)가 놓여지면, 각각의 반도체 칩들에 형성된 패드(215)들과 대응되는 위치에 테스트 프로브들(125)이 정확하게 위치하도록 웨이퍼(200)의 위치를 조정하는 웨이퍼 얼라인을 진행한다(S10).
이후, 척(130)을 상승시켜 도 1에 도시된 바와 같이 테스트 프로브들(125)을 각각의 패드(215) 상에 접속시키고, 테스트 프로브들(125)을 통해 각각의 패드(215)에 특정 전류를 인가함으로써 반도체 칩의 전기적 특성을 검사하는 테스트 공정을 진행한다(S20).
테스트 공정(S20)이 완료되면, 제어부는 테스트 프로브(125)의 접속으로 인해 도 3에 도시된 바와 같이 각각의 패드(215) 위에 형성된 컨택 마크(contact mark 235)를 통해 테스트 프로브들(125)이 패드(215) 내에 정확히 접속되었는지를 판독한다(S30).
즉, 제어부는 컨택마크(235)가 패드(215)의 경계선에 형성되었는지, 또는 패드 상에 컨택 마크(20)가 존재하는 지의 유무를 판독하게 된다.
상술한 기준에 의해 제어부가 컨택마크(235)를 판독한 후에 판독결과에 따라 테스트 오류가 발생되었는지를 판단하게 된다(S40).
제어부의 판단 결과 패드(215)의 경계선을 벗어나지 않고 각각의 패드(215) 내에 컨택 마크(235)가 정확히 형성되어 있는 경우에 후속공정을 진행한다(S50).
한편, 제어부의 판단 결과 패드(215) 상에 컨택 마크(235)가 형성되지 않았거나 도 3에 도시된 바와 같이 컨택마크(235)가 패드(215)의 경계선에 형성된 경우 제어부는 테스트 에러신호를 발생시켜 더 이상의 테스트 공정이 진행되지 않도록 프로빙 설비(100)의 가동을 중단시킨다(S60).
이와 같이 각각의 패드에 테스트 프로브를 접속시켜 반도체 칩의 전기적 특성을 테스트한 다음에 패드 위에 형성된 컨택마크를 확인하여 테스트의 에러 여부를 판단하는 종래의 방식은 대형사고를 방지하고, 품질사고 발생 후 문제점을 보완하는 사후조치에 만족해야 한다.
따라서, 본 발명의 목적은 테스트 프로브들이 반도체 칩에 형성된 각 패드들에 접속되기 전에 컨택마크가 형성될 지점을 미리 예측하여 패드의 중앙에 테스트 프로브들이 위치하도록 패드의 위치를 적어도 한번이상 수정함으로써, 테스트 공정을 진행하기 전에 테스트 오류를 수정하여 테스트 오류로 인한 품질사고를 최소화시키는데 있다.
도 1은 소정의 테스트 공정이 진행되는 프로빙 설비의 구조를 개략적으로 도시한 단면도이다.
도 2는 종래의 테스트 공정이 진행되는 과정을 설명하기 위한 순서도이다.
도 3은 종래의 테스트 공정에서 패드 상에 형성된 컨택 마크를 설명하기 위한 설명도이다.
도 4는 본 발명에 의한 소정의 테스트 공정이 진행되는 과정을 설명하기 위한 순서도이다.
도 5는 얼라인 포인트를 표시한 웨이퍼 정면도이다.
도 6은 도 5의 A부분을 확대하여 도시한 요부 확대도이다.
도 7a와 도 7b는 본 발명에 의한 기 설정 패드의 중앙에 예측 컨택마크가 위치하도록 패드의 위치를 1차적으로 수정하는 과정을 설명하기 위한 설명도이다.
도 8a 내지 8c는 본 발명에 의한 패드의 중앙에 후속 테스트 공정에서 형성될 컨택마크들이 위치하도록 패드의 위치를 2차적으로 수정하는 과정을 설명하기 위한 설명도이다.
이와 같은 목적을 구현하기 위한 본 발명은 웨이퍼에 형성된 각각의 패드들과 대응되는 부분에 테스트 프로브들이 위치하도록 웨이퍼를 얼라인시키고, 웨이퍼 셋업 파일에 기 설정된 패드와 화면표시장치에 표시된 위치 수정용 표시창을 이용하여 기 설정된 패드에서 컨택마크가 형성될 지점을 미리 예측하고, 예측 컨택마크가 기 설정된 패드의 중앙에 위치하는지를 판단한 후에 예측 컨택마크가 기 설정된 패드의 중앙에 위치하지 않을 경우 기 설정된 패드의 중앙과 예측 컨택마크 사이의이격거리를 산출한 후 척을 산출된 거리만큼 이동시켜 기 설정된 패드의 중앙에 예측 컨택마크가 위치하도록 패드의 위치를 수정하고, 기 설정된 패드의 중앙에 예측 컨택마크가 위치하면 반도체 칩들의 패드와 상기 테스트 프로브들을 접속시켜 반도체 칩들을 테스트한 후에, 테스트 프로브들로 인해 상기 패드 내에 형성되는 컨택마크가 상기 패드 내에 정확히 형성되었는지를 확인하고, 확인 결과에 따라 적정한 조치를 취한다.
바람직하게 프로빙 설비의 신뢰성을 더욱 향상시키기 위해서 패드 내에 컨택마크가 정확히 형성되었는지를 확인한 후에 패드 내에 형성된 컨택마크가 패드의 중앙에 형성되었는지의 여부를 판단하고, 컨택마크가 패드의 중앙에서 벗어난 지점에 형성되었을 경우 패드의 중앙과 컨택마크 사이의 이격거리를 산출한 후에 척을 산출된 거리만큼 이동시켜 후속 테스트 공정에서 형성될 컨택마크가 패드의 중앙에 위치하도록 패드의 위치를 재 수정하는 단계를 더 수행한다.
한편, 기 설정된 패드는 얼라인 포인트로 지정된 반도체 칩에 형성된 복수개의 패드들 중 선택된 어느 하나의 패드이며, 기 설정된 패드의 정중앙에 예측 컨택마크를 위치시키기 위해서는 위치 수정용 표시창으로부터 가장 멀리 떨어진 패드를 기 설정된 패드로 선택하는 것이 바람직하다.
이하, 본 발명의 바람직한 일실시예에 의한 EDS 공정 중 특정전류를 인가하여 반도체 칩을 테스트하는 번인, 프리 레이저 공정 및 포스트 레이저 공정이 진행되는 과정을 첨부된 도 1과 도 4 내지 도 8c를 참조하여 설명하면 다음과 같다.
번인, 프리 레이저 공정 및 포스트 레이저 공정(이하, 소정의 테스트 공정이라 한다.)은 도 1에 도시된 것과 같은 프로빙 설비(100)에 의해서 진행된다.
소정의 테스트 공정이 진행되는 각각의 프로빙 설비(100)는 척(130)과 프로브 카드(120)와 카메라(도시 안됨) 및 이들을 전반적으로 제어하는 제어부(도시 안됨)를 포함한다.
척(130)의 상부면에는 소정의 테스트 공정이 진행될 웨이퍼(200)가 안착되며, 웨이퍼(200)의 위치를 조정하기 위해서 척(130)은 모터에 의해서 상하, 전후, 좌우로 이동함과 아울러 회전한다.
프로브 카드(120)는 금속배선이 형성된 인쇄회로기판(123)과, 일단이 금속배선에 전기적으로 연결되며 타단이 웨이퍼(200)에 형성된 반도체 칩(210; 도 5 참조)의 패드들(215; 도 6 참조) 각각에 접속되어 칩의 전기적 특성을 검사하는 테스트 프로브들(125)로 구성된다.
여기서, 테스트 프로브니들(125)의 개수는 웨이퍼(200) 상에 형성된 패드들(215)의 개수보다 적기 때문에 웨이퍼에 형성된 복수개의 반도체 칩들(210)을 한번에 전부 테스트하지 못한다. 따라서, 웨이퍼(200)를 복수개의 영역으로 분할하여 여러번에 걸쳐 웨이퍼(200)에 형성된 반도체 칩들(210)을 전부 테스트하게 된다. 웨이퍼에 형성된 복수개의 영역에는 한번에 테스트 가능한 개수의 반도체 칩들(210)이 형성되어 있다.
한편, 카메라는 척(130)의 상부면에 설치되며, 카메라는 입력된 영상을 표시하는 화면표시장치(CCD)와 제어부에 전기적으로 연결된다. 여기서, 화면표시장치의 화면에는 패드(215)의 위치를 수정하기 위해 도 6에 도시된 바와 같이 패드(215)와동일하거나 약간 큰 위치 수정용 표시창(250)이 표시되고, 위치 수정용 표시창(250)의 중앙에는 십자형상의 얼라인 키(255)가 표시된다.
상술한 구성을 갖는 프로빙 설비를 이용하여 반도체 칩들의 전기적 특성 검사하는 과정에 대해 도 4 내지 도 8c를 참조하여 설명하면 다음과 같다.
척(130)의 상부면에 소정의 테스트 공정이 진행될 웨이퍼(200)가 놓여지면, 각각의 반도체 칩들(210)에 형성된 패드들(215)과 대응되는 위치에 테스트 프로브들(125)이 정확하게 위치할 수 있도록 척(130)을 미세하게 조정하는 웨이퍼 얼라인을 진행한다(S300).
웨이퍼 얼라인은 웨이퍼(200)의 크기 및 두께를 측정하고, 테스트 프로브들(125)과 반도체 칩(210)의 패드들(215)을 정확한 얼라인을 위해 카메라를 이용하여 도 5에 도시된 바와 같이 기 설정된 얼라인 포인트 근처를 축소시켜 화면표시장치 및 제어부에 전달하는 마이크로 얼라인(micro align)을 진행한다. 이어, 마이크로 얼라인을 토대로 얼라인 포인트를 도 6에 도시된 바와 같이 크게 확대하여 테스트 프로브들(125)이 반도체 칩(210)의 패드(215) 내에 정확히 위치하도록 척(130)을 움직여 웨이퍼(200)를 미세하게 조정하는 매크로 얼라인(macro align)을 진행한다.
매크로 얼라인이 완료되면, 제어부는 웨이퍼 셋업 파일에 기 설정된 패드(225; 도 6참조)와 위치 수정용 표시창(250)을 이용하여 컨택마크가 형성될 지점을 미리 예측하고, 예측 컨택마크(230; 도 7a참조)가 기 설정된 패드(225)의 중앙에 위치하는지의 여부를 판단하게 된다(S310).
바람직하게, 기 설정된 패드는 위치 수정용 표시창에서부터 멀리 이격될수록 예측 컨택마크가 기 설정된 패드의 정 중앙에 위치할 가능성이 높기 때문에 웨이퍼 위치 수정용 표시창으로부터 가장 멀리 떨어진 패드를 웨이퍼 셋업 파일에 기 설정 패드로 입력한다.
여기서, 단계 310에 대해 좀더 상세히 설명하면, 도 6에 도시된 바와 같이 얼라인 포인트로 지정된 반도체 칩(220)의 셀에 위치한 위치 수정용 표시창(250)을 웨이퍼 셋업 파일에 기 설정된 거리(ℓ,ℓ′)만큼 이동시켰을 때 웨이퍼 셋업 파일에 기 설정된 패드(225)와 정확히 겹쳐지는지를 제어부는 확인한다.
확인결과 위치 수정용 표시창(250)이 기 설정된 패드에 정확히 겹쳐지면 예측 컨택마크(230)는 기 설정된 패드(225)의 중심에 위치하게 된다.
하지만, 위치 수정용 표시창(250)과 기 설정된 패드(225)가 겹쳐지지 않고 도 7a에 도시된 바와 같이 위치 수정용 표시창(250)이 기 설정된 패드(225)에서 x축 방향으로 a′만큼, ｙ축 방향으로 a만큼 틀어진 경우 예측 컨택마크(230)는 도 7a에 도시된 바와 같이 패드(225)의 경계선에 형성된다.
이 경우 제어부는 기 설정된 패드(225)의 중심과 예측 컨택마크(230) 사이의 이격거리를 산출한 후에 척(130)을 산출될 거리만큼, 즉 도 7a에 도시된 것과 같이 ｘ축 방향으로 a′만큼 이동시키고, y축 방향으로 a만큼 이동시켜 기 설정된 패드(225)의 위치를 수정한다(S320). 그러면, 도 7b에 도시된 바와 같이 기 설정된 패드(225)와 위치 수정용 표시창(250)이 정확히 겹쳐지기 때문에 기 설정된 패드(225)의 중앙에 예측 컨택마크(230)가 위치한다.
한편, 제어부의 판단결과(S310) 기 설정된 패드(225)의 중앙에 예측 컨택마크(230)가 위치하면, 척(130)을 프로브 카드(120) 쪽으로 상승시켜 웨이퍼에 분할된 복수개의 영역 중 어느 한 영역에 형성된 반도체 칩(210)의 각 패드(215)에 테스트 프로브들(125)을 접속시킨다. 그리고, 테스트 프로브들(125)을 통해 각각의 패드(215)에 특정 전류를 인가함으로써 웨이퍼(200)의 어느 한 영역에 형성된 반도체 칩들(210)의 전기적 특성을 검사하는 테스트 공정을 진행한다(S330).
전기적 특성검사(S330)가 완료되면, 테스트 프로브들(125)에 의해 각 패드(215) 위에는 도 8a에 도시된 바와 같이 컨택 마크(235)가 형성된다.
카메라는 제어부의 제어신호에 따라 테스트 프로브들(125)과 접속된 패드들(215) 중 몇 개의 패드(215) 영상을 입력한 다음 화면표시장치와 제어부에 전달하다. 그러면, 제어부는 카메라에서 전달된 패드(215)의 영상을 입력한 후에 패드(215) 내에 컨택마크(235)가 형성되었는지를 확인하고, 컨택마크(235)에 대한 정보를 판독하게 된다(S340).
그리고, 판독된 컨택마크(235)의 정보를 토대로 제어부는 컨택마크(235)가 패드(215)의 중앙에 형성되었는지의 여부를 판단한다(S350).
제어부의 판단 결과 도 8a에 도시된 바와 같이 컨택마크(235)가 패드(215)의 중심에서 벗어난 지점에 형성되었으면, 제어부는 후속 테스트 공정(웨이퍼의 나머지 영역에 형성된 반도체 칩들을 테스트하는 공정)에서 형성될 컨택마크(235a)가 도 8c에 도시된 바와 같이 패드의 중심에 위치할 수 있도록 패드(215)에 형성된 컨택마크(235)를 토대로 패드(215)의 위치를 2차적으로 수정한다(S360).
즉, 제어부는 도 8b에 도시된 바와 같이 패드(215)를 복수개의 영역으로 분할하여 패드에 좌표(240)를 형성한 후 이미 형성된 컨택마크(235)가 패드(215)의 중앙에 위치하는 좌표값을 계산한다. 그리고, 제어부는 계산된 좌표값에 따라 척(130)을 움직여 도 8b에 도시된 바와 같이 패드(215)를 x축 방향으로 b′만큼 이동시키고, y축으로 b만큼 이동시킨다.
이와 같이 패드(215)의 위치를 2차적으로 수정하는 이유는 프로빙 설비(100)의 기계적인 문제로 인해 후속 테스트 공정에서 테스트 프로브들(125)이 패드(215)의 경계선이나 패드(215)를 벗어난 다른 부분에 접속되어 테스트 오류가 발생되는 것을 미연에 방지하기 위해서이다.
한편, 단계 350에서 제어부의 판단결과 컨택마크(235)가 패드(215)의 중앙에 형성되었으면, 제어부는 후속 테스트 공정, 즉 웨이퍼에서 전기적 특성검사가 진행되지 않은 반도체 칩들(210)의 패드들(215)과 테스트 프로브들(125)을 접속시켜 반도체 칩(210)의 전기적 특성검사를 진행하는 테스트 공정을 진행한다(S370).
이상에서 상세하게 설명한 바와 같이 소정의 테스트 공정을 진행하기 전에 컨택마크가 패드의 중앙에 위치하도록 패드의 위치를 1차적으로 수정하고, 소정의 테스트 공정을 완료한 후에 후속 이미 형성된 컨택마크를 토대로 패드의 위치를 2차적으로 수정하면, 설비의 성능을 향상시킬 수 있고, 테스트 오류에 의한 품질사고를 미연에 방지함으로써 제품의 수율을 향상시킬 수 있는 효과가 있다.
또한, 테스트 오류가 거의 발생되지 않기 때문에 설비의 가동시간이 증가되어 제품의 생산성이 향상될 수 있는 효과가 있다.

Claims (5)

  1. 소정의 테스트 공정이 진행될 웨이퍼를 척의 상부면에 올려놓고, 상기 척을 조정하여 상기 특정전류를 인하하는 테스트 프로브들과 상기 웨이퍼에 형성된 패드들을 정렬하는 웨이퍼 얼라인 단계;
    상기 웨이퍼 셋업 파일에 기 설정된 패드와 화상을 표시하는 화면표시장치에 표시된 위치 수정용 표시창을 이용하여 상기 기 설정된 패드에서 컨택마크가 형성될 지점을 미리 예측하고, 예측 컨택마크가 상기 기 설정된 패드의 중앙에 위치하는지를 판단하는 단계;
    상기 예측 컨택마크가 상기 기 설정된 패드의 중앙에서 벗어나 지점에 위치할 경우 상기 예측 컨택마크가 상기 기 설정된 패드의 중앙에서 벗어나 거리만큼 상기 척을 조정하여 상기 예측 컨택마크가 상기 기 설정된 패드의 중앙에 위치하도록 상기 기 설정된 패드의 위치를 수정하는 단계;
    상기 기 설정된 패드의 중앙에 상기 예측 컨택마크가 위치하면, 상기 웨이퍼에 형성된 상기 반도체 칩들 중 선택된 일부 반도체 칩들의 패드와 상기 테스트 프로브들을 접속시켜 소정의 테스트 공정을 진행하는 단계;
    상기 테스트 프로브들로 인해 상기 패드 내에 형성되는 컨택마크가 상기 패드 내에 정확히 형성되었는지를 확인하고, 확인 결과에 따라 적정한 조치를 취하는 단계를 포함하는 것을 특징으로 하는 반도체 칩의 전기적 특성 검사 방법.
  2. 제 1 항에 있어서, 상기 패드 내에 상기 컨택마크가 정확히 형성되었는지를 확인한 후에 상기 패드 내에 형성된 상기 컨택마크가 상기 패드의 중앙에 형성되었는지의 여부를 판단하는 단계;
    상기 컨택마크가 상기 패드의 중앙에서 벗어난 지점에 형성되었을 경우 상기 패드의 중앙과 상기 컨택마크의 이격거리를 산출한 후 상기 척을 산출된 거리만큼 이동시켜 후속 테스트 공정에서 형성될 컨택마크가 상기 패드의 중앙에 위치할 수 있도록 상기 패드의 위치를 재 수정하는 단계가 더 수행되는 것을 특징으로 하는 반도체 칩의 전기적 특성 검사 방법.
  3. 제 1 항에 있어서, 상기 웨이퍼 얼라인 단계는
    상기 웨이퍼의 두께 및 크기를 측정하는 단계;
    상기 테스트 프로브들 상기 패드들을 정확한 정렬시키기 위해 상기 웨이퍼 셋업 파일에 기 설정된 얼라인 포인트 근처를 축소시켜 얼라인을 진행하는 마이크로 얼라인 단계;
    상기 마이크로 얼라인을 토대로 상기 얼라인 포인트를 크게 확대하여 상기 테스트 프로브들이 상기 패드 각각에 정확히 위치하도록 상기 척을 움직여 웨이퍼를 조정하는 미크로 얼라인 단계를 포함하는 것을 특징으로 하는 반도체 칩의 전기적 특성 검사 방법.
  4. 제 3 항에 있어서, 상기 기 설정된 패드는 상기 얼라인 포인트로 지정된 반도체 칩에 형성된 복수개의 패드들 중 선택된 어느 하나의 패드인 것을 특징으로 하는 반도체 칩의 전기적 특성 검사 방법.
  5. 제 4 항에 있어서, 상기 설정된 패드는 상기 위치 수정용 표시창으로부터 가장 멀리 떨어진 패드인 것을 특징으로 하는 반도체 칩의 전기적 특성 검사 방법.
KR1020020046105A 2002-08-05 2002-08-05 반도체 칩의 전기적 특성 검사 방법 KR20040013255A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020046105A KR20040013255A (ko) 2002-08-05 2002-08-05 반도체 칩의 전기적 특성 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020046105A KR20040013255A (ko) 2002-08-05 2002-08-05 반도체 칩의 전기적 특성 검사 방법

Publications (1)

Publication Number Publication Date
KR20040013255A true KR20040013255A (ko) 2004-02-14

Family

ID=37320606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020046105A KR20040013255A (ko) 2002-08-05 2002-08-05 반도체 칩의 전기적 특성 검사 방법

Country Status (1)

Country Link
KR (1) KR20040013255A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612573B2 (en) 2005-05-17 2009-11-03 Samsung Electronics Co., Ltd. Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads
KR101397242B1 (ko) * 2013-03-27 2014-05-20 세메스 주식회사 웨이퍼를 테스트하는 방법 및 장치
CN114345732A (zh) * 2021-12-30 2022-04-15 深圳市八零联合装备有限公司 一种晶粒合档方法、装置、电子设备和存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612573B2 (en) 2005-05-17 2009-11-03 Samsung Electronics Co., Ltd. Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads
KR101397242B1 (ko) * 2013-03-27 2014-05-20 세메스 주식회사 웨이퍼를 테스트하는 방법 및 장치
CN114345732A (zh) * 2021-12-30 2022-04-15 深圳市八零联合装备有限公司 一种晶粒合档方法、装置、电子设备和存储介质

Similar Documents

Publication Publication Date Title
KR100284558B1 (ko) 프로우빙 방법 및 프로우브 장치
US4761607A (en) Apparatus and method for inspecting semiconductor devices
KR100721739B1 (ko) 반도체 장치, 이를 테스트하는 방법과 장치, 및 반도체장치를 제조하는 방법
JP4898139B2 (ja) プローブパッド、半導体素子の搭載された基板及び半導体素子検査方法
US7787687B2 (en) Pattern shape evaluation apparatus, pattern shape evaluation method, method of manufacturing semiconductor device, and program
US7649370B2 (en) Evaluation method of probe mark of probe needle of probe card using imaginary electrode pad and designated determination frame
JPH07297242A (ja) プローブ方法及びその装置
US6600329B2 (en) Method for inspecting electrical properties of a wafer and apparatus therefor
KR20040013255A (ko) 반도체 칩의 전기적 특성 검사 방법
US8436633B2 (en) Method to determine needle mark and program therefor
KR100820752B1 (ko) 평판표시소자의 프로브 검사장치 및 이를 이용한 프로브검사방법
US11282754B1 (en) Die shift correction method of maskless exposure machine
JPH07312382A (ja) プローブ装置
JP4783271B2 (ja) ウエハ電極の登録方法及びウエハのアライメント方法並びにこれらの方法を記録した記録媒体
JP2006318965A (ja) 半導体デバイスの検査方法および半導体デバイス検査装置
JP2638556B2 (ja) プローブカードチェッカー
KR19990074057A (ko) Pdp결함 수선 장치
TWI839225B (zh) 晶圓偏移警示方法
WO2022176664A1 (ja) 検査装置のセットアップ方法及び検査装置
KR100615574B1 (ko) 반도체 소자 제조용 잉킹시스템 및 그 방법
KR960011254B1 (ko) 리페어(Repair) 확인방법
KR20030097365A (ko) 반도체 칩의 전기적 특성 검사 방법
JPH0921841A (ja) 半田付け検査方法
KR20230089430A (ko) 콜리메이션 유니트를 구비한 검사 장치
CN111257727A (zh) 侦测wat测试中电弧放电的装置和方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination