KR20030097365A - 반도체 칩의 전기적 특성 검사 방법 - Google Patents

반도체 칩의 전기적 특성 검사 방법 Download PDF

Info

Publication number
KR20030097365A
KR20030097365A KR1020020034694A KR20020034694A KR20030097365A KR 20030097365 A KR20030097365 A KR 20030097365A KR 1020020034694 A KR1020020034694 A KR 1020020034694A KR 20020034694 A KR20020034694 A KR 20020034694A KR 20030097365 A KR20030097365 A KR 20030097365A
Authority
KR
South Korea
Prior art keywords
test
contact mark
pad
laser process
chip
Prior art date
Application number
KR1020020034694A
Other languages
English (en)
Inventor
안상조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020034694A priority Critical patent/KR20030097365A/ko
Publication of KR20030097365A publication Critical patent/KR20030097365A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 칩의 전기적 특성 검사 방법(EDS)이 개시되어 있다. 포스트 레이저 공정에서 칩의 전기적 특성 검사를 진행하기 전에 프리 레이저 공정에서 패드 상에 형성된 제 1 컨택 마크를 판독하고 그에 대한 정보를 기억한 후에, 테스트 프로브와 패드를 접속시켜 칩의 전기적 특성 검사를 실시한다. 그리고, 포스트 레이저 공정에서 테스트 프로브의 접속으로 패드에 하나 더 형성된 제 2 컨택마크를 판독하면 테스트 오류를 최소화시킬 수 있으므로, EDS 설비의 신뢰성 및 반도체 칩의 수율을 향상시킬 수 있다.

Description

반도체 칩의 전기적 특성 검사 방법{Method for electrical die Sorting of semiconductor chip}
본 발명은 반도체 칩의 전기적 특성 검사 방법에 관한 것으로, 더욱 상세하게는 반도체 칩에 형성된 복수개의 패드들과 테스트 프로브를 접속시켜 전기적 특성검사를 진행하는 여러번의 테스트 공정에서 웨이퍼가 척에 놓여지면 선행공정에서 패드에 형성된 컨택마크를 판독하고 이에 대한 정보를 기억한 다음, 테스트 프로브를 칩의 패드에 접속시켜 전기적 특성검사를 실시하며, 현행 공정에서 패드 상에 컨택마크가 제대로 형성되었는지를 다시 한번 판독함으로써, 테스트 공정을 진행하는 프로빙 설비의 신뢰성을 향상시키는 반도체 칩의 전기적 특성 검사 방법에 관한 것이다.
일반적으로, 반도체 칩들은 증착 공정, 사진 공정, 식각 공정 및 이온주입 공정 등을 거쳐 웨이퍼 상에 복수개 형성된다.
이와 같이 웨이퍼 상에 복수개의 반도체 칩들이 형성되면, 각 반도체 칩의 전기적 특성검사를 실시하여 정상적으로 동작하는 반도체 칩들과 불량이 발생된 반도체 칩들을 선별하는 이디에스(Electrical Die Sorting: 이하, EDS라고 칭함)공정이 진행한다. EDS의 목적은 불량이 발생된 반도체 칩에 대해서는 리페어하고, 리페어 불가능한 반도체 칩들은 조기에 제거함으로써 패키지(Package) 공정 및 패키지 검사에 소요되는 시간 및 원가를 절감함과 아울러, EDS 공정의 진행에 의해서 불량이 발생된 반도체 칩을 조기에 발견한 후, 반도체 칩에 불량이 발생된 원인을 분석함으로 반도체소자 제조공정의 불량요인을 제거하기 위해서이다.
이러한, EDS는 웨이퍼 상에 형성된 복수개의 반도체 칩에 특정전류를 인가함으로써 반도체 칩의 정상 및 불량 여부를 테스트한 후, 불량이 발생된 반도체 칩의 위치를 어드레스화하는 프리 레이저(Pre laser) 공정, 프리 레이저 공정에서 발생된 데이터를 기준으로 하여 불량이 발생된 반도체 칩에 레이저빔을 주사하여 반도체 칩을 수리하는 레이저 리페어(Laser repair) 공정, 리페어된 반도체 칩의 정상동작 여부를 테스트하는 포스트 레이저(Post laser) 공정, 포스트 레이저 공정이 완료된 웨이퍼의 뒷면을 연마하는 백 그라인딩(Back grinding) 공정, 웨이퍼 내의 불량이 발생된 반도체 칩을 잉크로 찍어 불량이 발생된 반도체 칩을 육안으로 식별할 수 있도록 표시하는 잉킹(inking) 공정 및 불량이 발생된 반도체 칩에 찍힌 잉크를 베이크 오븐(bake oven)으로 건조시키는 베이크 공정으로 이루어진다.
프리 레이저 공정과 포스트 레이저 공정은 주로 프로빙 장치에 의해서 이루어지며, 일반적인 프로빙 장치(100)는 도 1에 도시된 바와 같이 척(130), 프로브 카드(probe card;120), 카메라(도시 안됨) 및 이들을 전반적으로 제어하는 제어부(도시 안됨)로 구성된다.
척(130)의 상부면에는 프리 레이저 또는 포스트 레이저 공정이 진행될 웨이퍼(1)가 안착되며, 척(130)은 모터에 의해서 상하, 좌우로 이동함과 아울러 회전한다.
프로브 카드(120)는 금속배선이 형성된 인쇄회로기판(123)과, 웨이퍼(1)에 복수개 형성된 칩의 패드(10;도 3a 및 도 3b참조)에 접속되어 칩의 전기적 특성을 검사하는 테스트 프로브들(125)로 구성된다.
미설명 부호 110은 프로브 카드(120)를 장착시키기 위한 헤드 플레이트이고, 115는 프로브 카드(120)를 고정시키는 고정되는 고정부이다.
이와 같은 구성을 갖는 프로빙 장치를 이용하여 프리 레이저 공정과 포스트 레이저 공정을 진행하는 과정에 대해서 도 2에 도시된 순서도를 참조하여 설명하면 다음과 같다.
먼저 프리 레이저 공정을 진행하는 프로빙 장치(100)의 척 위에 웨이퍼(1)가 놓여지면, 제어부는 프로브 카드(120)에 맞게 웨이퍼(1)를 얼라인한다.
이후, 척(130)을 상승시켜 도 1에 도시된 바와 같이 테스트 프로브들(125)을 각각의 패드(10) 상에 접속시킨다(S50).
이어, 테스트 프로브들(125)을 통해 각각의 패드(10)에 특정 전류를 인가함으로써 칩의 전기적 특성을 검사한다(S52).
칩의 전기적 특성 검사(S52)가 완료되면, 제어부는 테스트 프로브(125)의 접속으로 인해 도 3a에 도시된 바와 같이 패드(10) 상에 컨택 마크(contact mark 20; 이하 제 1 컨택 마크라 한다.)형성된다. 제어부는 제 1 컨택 마크(20)를 통해 테스트 프로브들이 패드(10)에 균일한 깊이로 정확히 접속되었는지를 판독하고(S54), 판독 결과에 따라 테스트 오류가 발생되었는지를 판단하게 된다(S56).
즉, 테스트 프로브가 패드(10)에 접속되지 않고 패드(10)를 벗어난 소정의 지점에 접속되어 패드 상에 제 1 컨택 마크(20)가 형성되지 않았거나, 또는 테스트 프로브(125)가 패드에 너무 깊이 접속되어 제 1 컨택 마크(20)의 크기가 제어부에 설정된 크기보다 크게 측정되거나 또는 테스트 프로브(125)가 패드에 너무 얇게 접속되어 제 1 컨택 마크(20)가 제어부에 설정된 크기보다 작게 측정될 경우에 테스트 오류가 발생되어 신뢰성이 저하되기 때문이다.
제어부의 판단 결과 각각의 패드(10)에 제 1 컨택 마크(20)가 전부 형성되어 있고, 형성된 제 1 컨택 마크(10)의 크기가 제어부에 기 설정된 범위 내에 존재할경우 프리 레이저 공정이 진행된 웨이퍼(1)를 후속 공정, 즉 레이저 리페어 공정이 진행되는 설비로 이송시켜 레이저 리페어 공정이 진행될 수 있도록 한다(S68).
한편, 제어부의 판단 결과 복수개의 패드들(10) 중 몇 개의 패드(10)에 제 1 컨택 마크(10)가 형성되지 않았거나, 패드(10)에 형성된 제 1 컨택 마크(20)의 크기가 제어부에 기 설정된 범위를 벗어날 경우에 테스트 에러신호를 발생시킨(S70)다.
포스트 레이저 공정도 프리 레이저 공정과 동일한 순서로 진행되므로 상세한 설명은 생략하기로 한다.
한편, 포스트 레이저 공정에서 리페어된 칩의 전기적 특성 검사를 실시하기 위해서 패드(10)에 테스트 프로브(125)를 접속시키면 패드(10)에는 테스트 프로브(125)에 의해 도 3b에 도시된 바와 같이 컨택 마크(25; 이하, 제 2 컨택 마크라 한다.)가 하나 더 형성된다.
그러나, 포스트 레이저 공정이 진행되는 프로빙 설비(100)의 척(130)에 레이저 리페어 공정이 완료된 웨이퍼(1)가 로딩되면, 제어부는 프리 레이저 공정에서 패드(10)에 제 1 컨택 마크(20)가 형성되었음에도 불구하고 패드(10)에 제 1 컨택 마크(20)가 형성되지 않은 깨끗한 상태라고 인식을 하고 포스트 레이저 공정을 진행한다.
이 경우, 전기적 특성 검사에서 몇 개의 테스트 프로브들(125)이 패드(10)에 접속되지 않고 패드(10)를 벗어난 소정의 지점에 접속되어 포스트 레이저 공정에서는 몇 개의 패드(10) 상에 제 2 컨택 마크(25)가 형성되지 않은 경우에 제어부는프리 레이저 공정에서 형성된 제 1 컨택 마크(20)를 포스트 레이저 공정에서 형성된 제 2 컨택 마크(25)로 인식하여 테스트 에러를 발생시키지 않는다.
또한, 도 3b에 도시된 바와 같이 프리 레이저 공정에서 형성된 제 1 컨택마크(20)와 포스트 레이저 공정에서 형성된 제 2 컨택마크(25)가 소정거리 이격되어 있을 경우, 제어부는 제 1 컨택마크(20)와 제 2 컨택마크(25)를 포함한 점선의 크기를 포스트 레이저 공정에서 형성된 제 2 컨택마크(30)라고 인식한다. 이 경우 제어부가 제 2 컨택 마크(30)라고 인식한 점선의 크기가 제어부에 기 설정된 컨택 마크의 크기보다 클 경우 테스트 에러가 발생되었다고 판단한다.
이로 인해 프로빙 장치의 신뢰성이 및 반도체 칩의 수율이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 종래 문제점을 감안한 것으로써, 제어부가 선행 테스트 공정에서 패드 상에 형성된 제 1 컨택 마크를 판독하고 그에 대한 정보를 기억한 후에, 칩의 전기적 특성 검사를 실시하고, 현행 공정에서 형성된 컨택 마크를 판독하도록 함으로써 컨택 마크의 판단 오류를 최소화시키는데 있다.
도 1은 프리 레이저 공정 및 포스트 레이저 공정이 진행되는 프로빙 장치의 구조를 개략적으로 도시한 단면도이다.
도 2는 종래의 프리 레이저 공정 및 포스트 레이저 공정이 진행되는 과정을 설명하기 위한 순서도이다.
도 3a 내지 3b는 종래의 포스트 레이저 공정에서 패드 상에 형성된 컨택 마크를 인식하는 과정을 설명하기 위한 설명도이다.
도 4는 본 발명에 의한 포스트 레이저 공정이 진행되는 과정을 설명하기 위한 순서도이다.
도 5a 내지 도 5b는 본 발명에 의한 포스트 레이저 공정에서 패드 상에 형성된 컨택 마크를 인식하는 과정을 설명하기 위한 설명도이다.
이와 같은 본 발명의 목적을 구현하기 위해서 본 발명은 현행 공정이 진행될 프로빙 장치에 선행 공정이 완료된 웨이퍼가 투입되면 제어부는 칩의 전기적 특성 검사를 실시하기 전에 선행 공정에서 패드 상에 형성된 제 1 컨택마크를 1차적으로 판독하고 그에 대한 정보를 기억한 후에, 테스트 프로브와 패드를 접속시켜 칩의전기적 특성검사를 진행하며, 칩의 전기적 특성 검사가 진행된 후에 패드 상에 형성된 컨택 마크를 2 차적으로 판독한다.
이하, 본 발명의 바람직한 일실시예에 의한 EDS 공정이 진행되는 과정을 첨부된 도 1과 도 4 및 도 5a 내지 도 5b를 참조하여 설명하면 다음과 같다.
먼저, 웨이퍼 상에 형성된 복수개의 반도체 칩에 특정전류를 인가함으로써 반도체 칩의 정상 및 불량 여부를 테스트한 후, 불량이 발생된 반도체 칩의 위치를 어드레스화하는 프리 레이저 공정을 진행한다.
본 발명에 의한 프리 레이저 공정은 도 2의 순서도에 도시된 종래에 프리 레이저 공정의 진행 순서와 동일한 순서로 진행되므로 상세한 설명은 생략하기로 한다.
프리 레이저 공정이 완료되면, 프리-레이저 공정에서 발생된 데이터를 기준으로 하여 불량이 발생된 반도체 칩에 레이저빔을 주사하여 반도체 칩을 수리하는 레이저 리페어 공정이 진행된다.
이후, 리페어된 반도체 칩의 정상동작 여부를 테스트하는 포스트 레이저 공정이 진행된다.
포스트 레이저 공정도 도 1에 도시된 프로빙 장치(100)에 의해서 진행된다.
프리-레이저 공정이 진행되는 프로빙 장치(100)는 척(130)과 프로브 카드(120)와 카메라(도시 안됨) 및 이들을 전반적으로 제어하는 제어부(도시 안됨)를 포함한다.
척(130)의 상부면에는 현행 공정이 진행될 웨이퍼(1)가 안착되며, 척(130)은모터에 의해서 상하, 좌우로 이동함과 아울러 회전한다.
프로브 카드(120)는 금속배선이 형성된 인쇄회로기판(123)과, 웨이퍼(1)에 복수개 형성된 칩의 패드(210; 도 5a 및 도 5b 참조)에 접속되어 칩의 전기적 특성을 검사하는 테스트 프로브들(125)로 구성된다.
카메라는 척(130)의 상부면에 설치되고, 패드(210)의 영상을 입력한 후에 입력된 영상을 제어부로 전달한다.
상술한 구성을 갖는 프로빙 장치(100)와 도 4의 순서도를 참조하여 포스트 레이저 공정이 진행되는 과정에 대해 설명하면 다음과 같다.
척(130)의 상부면에 포스트 레이저 공정이 진행될 웨이퍼(1)가 놓여지면 칩의 패드(210)에 테스트 프로브(125)가 정확히 접속될 수 있도록 프로브 카드(120)에 대하여 웨이퍼(1)를 얼라인한다.
이후, 제어부가 카메라에 제어신호를 전달하면, 카메라는 제어부의 제어신호에 따라 패드(210)의 영상을 입력하여 제어부에 전달한다.
제어부는 카메라에서 전달된 패드(210)의 영상을 입력한 후에, 도 5a에 도시된 바와 같이 프리 레이저 공정에서 패드(210) 상에 형성된 제 1 컨택 마크(220)를 1차적으로 판독한다(S300). 그리고, 도 5b에 도시된 바와 같이 포스트 레이저 공정에서 패드(210) 상에 형성될 제 2 컨택 마크(225)와 프리 레이저 공정에서 형성된 제 1 컨택 마크(220)를 구분하기 위해서 제 1 컨택 마크(220)의 정보, 즉 패드(210)에서 제 1 컨택 마크(220)가 형성된 위치, 제 1 컨택 마크(220)의 크기 등을 저장한다.
이어, 리페어된 반도체 칩의 전기적 특성 검사를 실시하기 위해 척(130)을 프로브 카드(120) 쪽으로 상승시켜 도 1에 도시된 바와 같이 테스트 프로브들(125)을 각각의 패드(210) 상에 접속시킨다(S310). 여기서, 테스트 프로브들(125)이 각각의 패드(210) 상에 접속되면, 각 패드(210) 위에는 도 5b에 도시된 바와 같이 컨택 마크(225; 이하, 제 2 컨택 마크라 한다.)가 하나 더 형성된다.
계속해서, 테스트 프로브들(152)을 통해 각각의 패드(210)에 특정 전류를 인가함으로써 칩의 전기적 특성을 검사한다(S320).
전기적 특성 검사(S320)가 완료되면, 카메라는 제어부의 제어신호에 따라 도 5b에 도시된 것과 같은 패드(210)의 영상을 입력한 다음 제어부에 전달하다. 그러면, 제어부는 카메라에서 전달된 패드(210)의 영상을 입력한 후에 S300에서 1차적으로 판독하여 저장한 제 1 컨택 마크의 정보를 토대로 패드(210) 상에 형성된 제 2 컨택마크를 판독한다(S330).
그리고, 제어부는 판독 결과에 따라 테스트 오류가 발생되었는지를 판단하게 된다(S340).
상술한 바와 같이, 제어부는 프리 레이저 공정에서 패드(210)에 형성된 제 1 컨택 마크(220)에 대한 정보를 저장하고 있기 때문에 포스트 레이저 공정에서 형성된 제 2 컨택 마크(225)를 판독하는 단계(S330)에서는 제 2 컨택 마크(225)만을 판독한다.
즉, 포스트 레이저 공정에서 테스트 프로브(125)가 패드(210)에 접속되지 않고 패드(210)를 벗어난 소정의 지점에 접속되어 도 5a에 도시된 바와 같이패드(210) 상에 프리 레이저 공정에서 형성된 제 1 컨택 마크(220)만 존재할 경우 종래와는 다르게 제어부는 포스트 레이저 공정에서 테스트 프로브(125)가 패드(210)에 접속되지 않았음을 인지할 수 있다. 따라서, 제어부는 프로브 레이저 공정에서 테스트 오류가 발생되었음을 판단하고 테스트 오류 신호를 발생시킨다(S360).
한편, 포스트 레이저 공정에서 패드에 테스트 프로브가 접속되어 도 5b에 도시된 바와 같이 패드(210) 상에 제 2 컨택 마크(225)가 형성된 경우, 제어부는 제 1 컨택 마크(220)가 포함되지 않은 제 2 컨택 마크(225)의 크기만을 측정한다. 측정 결과 제 2 컨택마크의 크기가 제어부에 기 설정된 크기보다 작거나 클 경우에 테스트 오류 신호를 발생시킨다(S360).
한편, 제어부의 판단 결과 각각의 패드(210)에 제 2 컨택 마크(225)가 전부 형성되어 있고, 형성된 제 2 컨택 마크(225)의 크기가 제어부에 기 설정된 범위 내에 존재할 경우 포스트 레이저 공정이 진행된 웨이퍼를 백-그라인딩 공정이 진행되는 설비로 이송시킨다(S350).
상술한 단계를 거쳐 포스트-레이저 공정이 완료되면, 웨이퍼의 뒷면을 연마하는 백-그라인딩 공정을 진행한다.
이후, 웨이퍼 내의 불량이 발생된 반도체 칩을 잉크로 찍어 불량이 발생된 반도체 칩을 육안으로 식별할 수 있도록 표시하는 잉킹 공정 및 불량이 발생된 반도체 칩에 찍힌 잉크를 베이크 오븐으로 건조시키는 베이크 공정을 진행함으로써 EDS 공정을 완료하게 된다.
이상에서 상세하게 설명한 바와 같이 현행 공정(포스트 레이저 공정)에서 칩의 전기적 특성 검사를 진행하기 전에 선행 공정(프리 레이저 공정)에서 패드 상에 형성된 제 1 컨택 마크를 판독하고 그에 대한 정보를 기억한 후에, 테스트 프로브와 패드를 접속시켜 칩의 전기적 특성 검사를 실시하고, 현행 공정에서 형성된 제 2 컨택마크를 판독하면, 테스트 오류를 최소화시킬 수 있어 EDS 설비의 신뢰성 및 반도체 칩의 수율을 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 웨이퍼 상에 형성된 반도체 칩들의 패드 상에 테스트 프로브를 접속시킨 후 상기 반도체 칩에 특정전류를 인가하여 상기 반도체 칩의 정상 및 불량 여부를 테스트 단계와, 상기 테스트 프로브의 접속으로 인해 상기 패드에 형성된 제 1 컨택마크를 제어부가 판독한 후 테스트 오류가 발생되었는지를 판단하는 단계를 포함하는 프리 레이저 공정;
    상기 프리 레이저 공정에서 발생된 데이터를 기준으로 하여 불량이 발생된 반도체 칩에 레이저빔을 주사함으로 상기 반도체 칩을 수리하는 레이저 리페어 공정; 및
    리페어된 상기 반도체 칩의 정상동작 여부를 테스트하는 포스트-레이저 공정을 포함하며,
    상기 포스트 레이저 공정은
    상기 프리 레이저 공정이 완료된 상기 웨이퍼에서 상기 패드에 형성된 상기 제 1 컨택 마크를 1차적으로 판독하고, 판독된 상기 제 1 컨택 마크에 대한 소정의 정보를 저장하는 단계;
    상기 패드 상에 상기 테스트 프로브를 접속시키고 상기 반도체 칩에 특정전류를 인가하여 리페어된 상기 반도체 칩의 불량 여부를 테스트하는 단계;
    상기 제어부는 상기 포스트 레이저 공정에서 상기 테스트 프로브들의 접속으로 인해 상기 패드에 형성된 제 2 컨택 마크를 상기 제어부에 저장된 상기제 1 컨택 마크의 정보를 토대로 판독한 후에 테스트 오류가 발생되었는지를 판단하는 단계를 포함하는 것을 특징으로 하는 반도체 칩의 전기적 특성 검사 방법.
  2. 제 1 항에 있어서, 상기 제어부가 저장하고 있는 상기 제 1 컨택 마크의 정보는 상기 패드에서 상기 제 1 컨택 마크가 형성된 위치 및 상기 제 1 컨택 마크의 크기인 것을 특징으로 하는 반도체 칩의 전기적 특성 검사 방법.
  3. 제 1 항에 있어서, 상기 프리 레이저 공정 중 상기 제어부가 상기 패드 상에 형성된 상기 제 1 컨택 마크를 판독하는 단계와, 상기 포스트 레이저 공정 중 상기 제어부가 상기 패드 상에 형성된 상기 제 2 컨택 마크를 판독하여 테스트 오류가 발생되었는지를 판단하는 단계에서,
    상기 제어부의 판단 결과 테스트 오류가 발생되었으면, 상기 제어부는 테스트 오류 신호를 발생시키고,
    상기 제어부의 판단 결과 테스트 오류가 발생되지 않았으면, 상기 후속공정을 진행하는 것을 특징으로 하는 반도체 칩의 전기적 특성 검사 방법.
KR1020020034694A 2002-06-20 2002-06-20 반도체 칩의 전기적 특성 검사 방법 KR20030097365A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020034694A KR20030097365A (ko) 2002-06-20 2002-06-20 반도체 칩의 전기적 특성 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020034694A KR20030097365A (ko) 2002-06-20 2002-06-20 반도체 칩의 전기적 특성 검사 방법

Publications (1)

Publication Number Publication Date
KR20030097365A true KR20030097365A (ko) 2003-12-31

Family

ID=32387901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020034694A KR20030097365A (ko) 2002-06-20 2002-06-20 반도체 칩의 전기적 특성 검사 방법

Country Status (1)

Country Link
KR (1) KR20030097365A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764537B1 (ko) * 2005-10-12 2007-10-09 알프스 덴키 가부시키가이샤 집적 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764537B1 (ko) * 2005-10-12 2007-10-09 알프스 덴키 가부시키가이샤 집적 회로

Similar Documents

Publication Publication Date Title
US4761607A (en) Apparatus and method for inspecting semiconductor devices
KR20000023667A (ko) 확장된 광학 검사 기능을 가진 자동 반도체 웨이퍼 소오터/프로버
JPH07297242A (ja) プローブ方法及びその装置
KR100487658B1 (ko) 프로브 침 클리닝장치 및 방법
JP2007103860A (ja) プローブ接触痕検出方法、及び、プローバ
US6600329B2 (en) Method for inspecting electrical properties of a wafer and apparatus therefor
JPH0574909A (ja) ウエハテスト方法
KR20030097365A (ko) 반도체 칩의 전기적 특성 검사 방법
JPH0441495B2 (ko)
JP2952882B2 (ja) Ｉｃウェハ及びｉｃの良否識別方法
KR100583529B1 (ko) 반도체 기판의 결함 관리 및 수율 산출 시스템 및 그 방법
JPS6024031A (ja) 半導体ウエハプロ−バ
JPS5821838A (ja) ウエハテストシステム
KR100615574B1 (ko) 반도체 소자 제조용 잉킹시스템 및 그 방법
KR20040013255A (ko) 반도체 칩의 전기적 특성 검사 방법
KR100595139B1 (ko) 프루브 카드의 아이디 인식 장치 및 그 인식 방법
KR100502405B1 (ko) 반도체장치이디에스방법
JPH0658729A (ja) 半田付け状態検査装置
KR19990071141A (ko) 이디에스 공정설비를 사용한 반도체장치 이디에스방법
JPS6399541A (ja) 半導体ウエハプロ−バ装置
JPH0346246A (ja) 検査装置
JP2001077164A (ja) ウエハ欠陥検査装置
JP2004079733A (ja) プローバ精度の測定方法
JPH02197144A (ja) 半導体ウェーハチップの位置合わせ方法
JP2004117016A (ja) 半導体ウェーハ欠陥検査装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination