KR20000023667A - 확장된 광학 검사 기능을 가진 자동 반도체 웨이퍼 소오터/프로버 - Google Patents

확장된 광학 검사 기능을 가진 자동 반도체 웨이퍼 소오터/프로버 Download PDF

Info

Publication number
KR20000023667A
KR20000023667A KR1019997000122A KR19997000122A KR20000023667A KR 20000023667 A KR20000023667 A KR 20000023667A KR 1019997000122 A KR1019997000122 A KR 1019997000122A KR 19997000122 A KR19997000122 A KR 19997000122A KR 20000023667 A KR20000023667 A KR 20000023667A
Authority
KR
South Korea
Prior art keywords
wafer
chip
image
electrical circuit
circuit device
Prior art date
Application number
KR1019997000122A
Other languages
English (en)
Inventor
티.로랜드 프레드릭센
로버트 엘. 차프만
Original Assignee
스캐니스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스캐니스, 인코포레이티드 filed Critical 스캐니스, 인코포레이티드
Publication of KR20000023667A publication Critical patent/KR20000023667A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

본 발명은 반도체 웨이퍼(23a, 23b, 23c)와 그위의 개별 집적 회로 또는 칩을 가상적으로 조사하고 소오팅하기 위한 방법 및 장치에 관한 것이다. 바람직한 실시예는 웨이퍼(23)의 가상 실제 이미지를 얻기 위하여 스캐너(37)를 사용하고 모든 칩은 고속 이미지 프로세싱 루틴을 사용함으로써 식별되고 소오팅된다. 상기 얻어지는 웨이퍼 맵은 칩이 다이싱된 후에도 칩을 식별가능하게 만드는 유일한 이미지 제어된 칩 좌표를 제공한다. 상기 웨이퍼는 불규칙한 패턴의 서로다른 종류의 칩을 포함할 수 있다. 거친 결함, 가상 조사장치(17)는 수율과 처리량을 최대화하는 이미지 완성에 기초하여 결함 칩을 소오팅한다. 모든 조사와 식별은 웨이퍼를 조종할 필요없이 완전한 물리적 웨이퍼 상관으로 컴퓨터 메모리내로 스캐닝되는 가상 웨이퍼(23) 또는 칩 이미지상에서 수행된다. 그러므로, 조사 시간은 규칙적 이송 동작에 의해 중첩하기 때문에 상당히 자유롭다.

Description

확장된 광학 검사 기능을 가진 자동 반도체 웨이퍼 소오터/프로버 {AUTOMATIC SEMICONDUCTOR WAFER SORTER/PROBER WITH EXTENDED OPTICAL INSPECTION}
반도체 회로 및 메모리 칩과 같은 기타 칩을 제조할 때, 많은 칩이 반도체 재료로된 일반적으로 둥근 웨이퍼 위에 체커-보드 형태로 형성된다. 조립과정 중에 이들 칩은 절단되고 리드 프레임과 같은 것들 위에 배치되고, 다음에 팩킹되고 테스트된다. 패킹 불량 칩에 대한 비용을 절감하기 위하여, 웨이퍼는 다이싱되기 전에 웨이퍼 프로버에 의하여 테스트된다. 웨이퍼 프로버에서, 각각의 칩의 본딩 패드는 테스트 바늘 세트와 접촉하게 되며, 다음에 테스트 바늘 세트는 전기 테스트 장치에 연결된다. 칩의 기능이 체크되고 불량 칩은 잉크 도트로 표시된다. 때때로, 불량 칩에 즉시 잉크로 표시하는 대신, 웨이퍼 위치 맵이 시스템 메모리에 저장되어 제2 테스트 또는 조립 공정에서 재사용되고 갱신된다.
대부분의 웨이퍼 프로버는 로더 부분과 프로버 부분을 포함한다. 또한, 이들은 완전 자동식이며 25 또는 50 로트로 웨이퍼를 처리한다. 웨이퍼는 카세트로 이송되고 프로버의 로더 부분에 배치된다. 로봇식 웨이퍼 홀더는 각각의 웨이퍼를 순차적으로 저장 카세트로부터 사전 정렬기(PRE-ALIGNER)로 이송하는데, 상기 사전 정렬기에서는 플랫 또는 노치와 같은 기타 물리적 마크를 배치함으로써 웨이퍼의 중심이 맞춰지고 미리 방향이 정해진다. 다음에 웨이퍼는 거의 중심이 맞춰지고 X-Y 스테이지 이동에 거의 평행한 칩 체커 패턴을 가진 프로버 스테이지로 전달된다. 방향은 테스트 바늘 및 칩 테스트 패드와 맞춰지도록 좌표화된다.
새로운 웨이퍼가 프로브 스테이지로 전달되는 시간으로부터 새로운 웨이퍼가 완전하게 테스트되어 복귀될 때까지, 프로버와 로더 부분은 독립적으로 동작한다. 먼저 프로버 스테이지는 정렬 유니트 밑으로 웨이퍼를 이동시키는데, 정렬 유니트에서는 실제 칩이 바늘 프로브 어레이와 순차적으로 접촉하고 테스터에 의하여 순차적으로 기능이 체크된다. 이는 테스트 복잡성 및 웨이퍼 사이즈에 따라서, 몇분에서 몇시간이 걸린다. 한편 로더 동작은 칩 복잡도에 상관없이 몇분 이하이다. 따라서 로더에서 웨이퍼는 많은 시간 동안 휴지 상태로 있게 된다.
통상적인 로더는 에지 근방의 칩 패턴에 대한 지식 없이 웨이퍼 에지에 대한 칩 위치를 계산하여야 하는 프로빙 제어부에 칩에 대한 상세한 정보를 제공하지 않는다. 물리적으로 완전하고 잠재적으로 양품인 것으로 계산되더라도 웨이퍼 에지에 있는 많은 칩은 불완전하고 불량한 상태이다. 불완전한 칩을 테스트는하는 것은 시간 낭비이며 불완전한 칩은 에지위를 활주하는 민감한 프로브 바늘에 손상을 줄 수도 있다. 이를 방지하기 위하여, 프로버는 에지 부분 칩과 바늘이 접촉하지 않도록 한다. 그러나, 칩의 물리적인 상태에 대한 정확하지 않은 정보는 일부 양호한 칩이 테스트되지 않아 불량으로 표시될 수 있다. 이러한 상황을 개선하기 위하여, 제어 맵이 수동으로 발생되어 프로버가 테스트가능한 칩을 조정하도록 한다. 그러나, 상기와 같은 제어 맵은 웨이퍼 대 웨이퍼의 차이를 정확하게 고려하지 않으며 제어 맵을 발생하는데 시간을 소모한다.
프로빙하기 전에 또는 프로빙 중에 칩이 손상될 수 있다. 상기와 같은 칩이 전기적인 웨이퍼 테스트에서 불량일 때, 비효율적이 된다. 상기와 같은 손상은 칩이 패키징되고 장착될 때까지 칩 동작에 영향을 주지 않지만, 결국 이는 전기적인 웨이퍼 테스트에 의하여 감지되지 않는다. 전기적인 테스트에서 검출이 누락되는 문제점을 방지하기 위하여, 프로브 테스트 전에 그리고 후에 웨이퍼는 시각적으로 검사된다. 프로브 테스트 이전에 이러한 검사는 칩에 대한 정확한 정보 없이 수행되어 웨이퍼 칩 소오팅에 있어서 실질적으로 어떠한 의미도 없다. 프로브 테스트 이전의 검사는 전기적인 프로브 테스트와 비교하여 신뢰성 있는 자동 방법이 개발되지 않았기 때문에 대부분 수동으로 이루어진다. 따라서 프로브 테스트 이후의 검사는 별도의 처리 단계를 필요로하며, 이는 추가의 웨이퍼 처리 및 장치를 요구한다.
본 발명은 광학 검사 성능이 확장된 자동 반도체 웨이퍼 소오터/프로버에 관한 것이다.
도 1은 본 발명에 따른 자동 웨이퍼 프로버/소오터의 정면도이다.
도 2a는 본 발명에 따른 전체 결함을 검출하기 위한 프로브 테스트 전의 검사 유니트에 대한 정면도이다.
도 2b는 도 2a의 프로브 테스트 전의 검사 유니트의 측면도이다.
도 3은 웨이퍼를 식별하고 그 위의 이미지 데이터를 분석하기 위하여 이용되는 웨이퍼 이미지도이다.
도 4는 도 3과 유사한 웨이퍼 이미지의 평면도이지만 웨이퍼 이미지로부터 획득될 수 있는 정보의 상세를 나타낸 도이다.
도 5는 본 발명에 따라 단일 칩을 검사하기 위한 프로브 테스트 전의 검사 유니트의 개략 평면도이다.
도 6은 프로브 테스트후의 검사 유니트로부터의 웨이퍼 이미지를 나타낸 도이다.
도 7a는 단일 칩을 검사하기 위해 위치된 카메라를 도시하는 프로브 테스트전의 검사 유니트의 최상부도이다.
도 7b는 도 7a에 도시된 바와 같이 검사되는 단일 칩의 상세를 나타낸 도이다.
도 8a는 도 7a와 유사하지만 카메라를 위한 대안 장착을 도시하는 도이다.
도 8b는 도 8a에 도시된 바와 같이 검사되는 단일 칩의 상세를 나타낸 도이다.
본 발명은 반도체 웨이퍼 및 칩에서 시각적인 결함을 발견하기 위한 것이고 그리고 나중에 불량을 유발하는 이러한 불량 웨이퍼나 칩을 소오팅하기 위한 것이다. 검사 대상중 하나는 반도체 웨이퍼이며 임무는 웨이퍼가 다이싱되기 전에 불량 칩을 소오팅하는 것이다. 다른 검사 대상은 인쇄 회로 기판(PCB)인데, 인쇄 회로 기판에서는 최종 제품과 마찬가지로 아트워크에서의 결함을 시각적으로 검출할 필요가 있다. 이 두가지의 공통점은 장기적인 "양품" 생산률을 최대화하는 것이 목적이며 나중에 조립시 상당한 경제적인 부담을 야기할 수 있는 잠재적인 "불량품"의 합격을 방지하는데 있다.
본 발명에 따른 자동 웨이퍼 소오터는 자동 프로버의 로더 부분에서의 휴지 시간 중에 칩상의 시각적인 결함을 광학적으로 검사한다. 이미지 분석 프로그램은 결점을 발견하고 분류하는데 있어서 숙련된 검사자의 방법을 모방한다. 칩의 결함을 체크하는데 있어서 95%의 확실성이 기대된다. 이는 완전하게 자동화된 동작이며, 이는 프로버에서 안전하게 통합될 수 있다.
본 발명에 따르면, 프로브 테스트 전의 광학 검사는 각각의 웨이퍼에 대한 독특한 칩 위치 맵을 발생시키는데, 이는 테스트가능한 칩에 대한 불확실성을 완전하게 해결한다. 스캐닝된 이미지는 절대적으로 종속적인 칩 좌표 기준 시스템을 제공하며, 이는 웨이퍼가 다이싱된 후에도 이용할 수 있는 웨이퍼 맵을 만든다. 따라서 이러한 검사 시스템은 칩이 절단된 후에 다이싱 손상을 검사하기 위하여 이용될 수 있으며 웨이퍼 맵은 픽 엔드 플레이스(pick-and-place) 어셈블리 장치에 이용될 수 있다.
소오터의 로더 부분은 일반적으로 웨이퍼 소오팅 및 클린룸 작업에 적합한 독립되어 있는 광학 검사 스테이션으로서 이용될 수 있다. 따라서, 칩에 있는 결함은 제1 금속화 후에 웨이퍼 ID로 웨이퍼 맵에 기록될 수 있다. 다음에, 검사는 메모리내의 가상 웨이퍼 이미지에서 수행되며, 물리적인 웨이퍼는 방향이 정해지거나 정렬될 필요가 없어, 이러한 특징은 현재 웨이퍼 처리 장치에서 수행될 수 있다.
또한 프로브 테스트 이후의 검사 유니트는 프로브 바늘 및 테스터 위치에 있는 자동 프로버 헤드 플레이트에 장착될 수 있다. 이는 진보된 칩 설계에 대하여 충분히 정확하지 않은 자동 프로브를 이용할 수 있도록 하는 수단을 제공한다.
고해상도 스캐너와 고배율 카메라의 조합은 회로 기판 제조시 필름과 PCB를 검사할 때 신뢰성을 증가시키고 더욱 경제적으로 동작하도록 한다.
본 발명의 목적은 반도체 웨이퍼, 인쇄 회로 기판(PCB) 및 유사한 제품 엘리먼트상의 시각적 결함을 검출하고 분류할 수 있는 자동 광학 검사 시스템을 제공하는 것이다. 검사 공정은 일반적으로 MAMMEXTM시스템으로 알려진 1993년 5월 18일자 공고된 미국특허 5,212,637에 개시된 시스템에 적합하다.
본 발명의 다른 목적은 전체 결함 검사 유니트를 제공하는 것인데, 상기 검사 유니트는 각각의 웨이퍼를 전체 스캐닝하고 컴퓨터 메모리에 디지털 이미지를 저장한다. 모든 검사와 분석은 위치, 칩 위치, 결함 및 웨이퍼 식별(ID)을 분석한 이들 가상 웨이퍼 이미지상에서 수행된다. 프로브 테스트 전의 광학 검사 유니트로서, 웨이퍼는 단순히 "플랫" 각도가 아닌 다이 패턴에 따라 정렬된다. 이는 패턴에서 가변적인 플랫 각도에 의한 문제점과 지연을 해결한다. 각각의 칩의 시각적 검사는 모든 테스트가능한 칩의 정확한 결정의 기초가 되어 프로버가 최대 생산율을 가지도록 한다. 일반적인 웨이퍼 소오터로서, 전체 결함 검사 스테이션은 웨이퍼 ID를 체크하고 독특한 웨이퍼 제어 맵을 형성한다.
본 발명의 다른 목적은 이미지 지원 칩 좌표 기준 시스템을 수행하는 것인데, 상기 좌표 기준 시스템은 모호성을 배제하고 나중의 처리 단계에서 정확한 칩 식별이 가능하도록 한다. 기준 시스템은 칩이 다이싱된 이후에도 효과적이며 픽 엔드 플레이스 어셈블리 장치에 적용될 수 있다.
또한, 본 발명에 따른 장치는 광학 문자 인식(OCR) 또는 바 코드 인식(BCR)시 웨이퍼 ID를 직접 판독할 수 있는 이미지 기준 웨이퍼 매핑 시스템을 제공하여, 별도의 OCR 및 BCR 스테이션이 불필요하게 한다. 유사하게, 전체 결함이 분류되고 웨이퍼 맵에 표시된다.
본 발명의 다른 목적은 전하 결합 소자(CCD) 카메라-광학 시스템에 의하여 얻어지는 가상 이미지를 이용하여 단일 칩에서 시각적인 결함의 위치를 검출하는 칩 검사 스테이션을 제공하는 것이다. 프로브 테스트 후의 칩 검사 시스템으로서 이용될 경우, 검사 시간은 그외의 휴지 웨이퍼 시간을 이용함으로써 자유롭게된다. 선택적인 잉커는 전기적으로 그리고 시각적으로 결함을 가진 칩을 표시하도록 프로그램될 수 있다. 이러한 동작은 또한 소오팅 공정의 웨이퍼 프로브 단계에서의 생산율을 증가시킨다.
또한, 본 발명은 웨이퍼 처리 사이클 전체를 통하여 적합한 최소한의 웨이퍼 핸들링 및 포지셔닝을 요구하는 독립되어 있는 시각 검사 시스템을 제공한다.
이하 첨부된 도면을 참조로 본 발명을 설명한다.
도 1을 참조하면, 로더(13) 및 프로버(15)를 포함하는 웨이퍼 소오터/프로버(11)의 전체 배열이 도시되어 있다. 로더(13)는 "프로브 테스트전"의 전체 결함 검사 유니트(17) 및 "프로브 테스트후"의 단일 칩 검사 유니트(19)를 포함한다. 검사 유니트(17 및 19)는 통상적인 자동 프로버 보다 더 이상의 수동 간섭을 필요로 하지 않기 때문에 자동 프로버내에서 동작되어질 수 있다. 이 검사 프로세스는 전체적으로 웨이퍼의 휴지 시간에서 수행되며 실제적으로 전위가 "양호한" 칩을 최대화하고 낭비를 제거함으로써 전기 테스트 동작의 수율 및 처리량을 증대시킨다.
로더(13)는 웨이퍼(23a)를 두 저장 카셋트(25 또는 27)중의 하나를 먼저 프로브 테스트전의 검사 유니트(17)로 이송하고 그후 프로버(15)로 이송하는 역할을 하는 로봇식 웨이퍼 핸들러(21)를 갖는다. 그후, 핸들러(21)는 웨이퍼를 프로버(15)로부터 프로브 테스트후의 검사 유니트(19)로 이동시킨다.
프로버(15)는 프로버 카드 링에 의해 확실하게 유지된 일반적인 프로브 카드(29)를 포함한다. 또한, 이것은 프로브 카드(29)상의 프로브 바늘로 웨이퍼의 각각의 본딩 패드를 콘택트에 위치시킴으로써 전기적 테스팅을 위해 그것을 위치지정하며 웨이퍼(23b)를 적절히 정렬하기 위한 일반적인 기능을 수행하는 정렬 유니트(35)와 프로버 스테이지(33)를 포함한다.
프로브 테스트전의 전체 결함 검사 유니트(17)는 각각의 웨이퍼의 예비 정렬, 식별, 매핑 및 전체 결함 검사를 수행한다. 각각의 임무는 종래의 웨이퍼 정렬 또는 프로빙 동작에 대한 개선을 제공한다.
예비 정렬로, 웨이퍼는 방향 플랫 이외에 칩 패턴 플랫에 정렬될 수 있으며, 이렇게하여 프로버에서 웨이퍼 정렬 속도를 증대시키며 리젝트를 방지한다.(플랫은 칩 패턴에 항상 정확히 나란해서는 안된다)
웨이퍼 식별 위치는 스캐닝된 이미지로부터 직접 액세싱될 수 있다. 별개의 어떠한 OCR 또는 BCR 판독기도 필요치 않다. 검사 소프트웨어는 웨이퍼가 다른 동작으로 이동된 후 또는 이동중에 가상 웨이퍼 이미지로부터 이미지를 획득 및 식별한다.
각각의 웨이퍼로부터 고유 웨이퍼 맵이 생성되고, 이것은 실제 웨이퍼 윤곽으로 정밀하게 칩 센터를 식별한다. 잠재적으로 양호한 칩은 실제 재인식가능한 에지 이미지에 기초한 좌표기준 및 실제 패턴 이미지의 완성으로부터 판정된다.
프로브 테스트전의 유니트는 좌표계에 기초한 정확한 이미지를 이용한다. 이미지는 칩의 완료를 식별하기 위해 서브 이미지에 임의의 수치 값(예로서, 1,2,4,6 및 16)이 주어지는 표준 칩을 도시한다. 만일 서브 이미지가 손실되거나 흠이 있다면, 칩의 "점수"는 상기 수치 값만큼 감소된다. 이미지는 몇몇 예비 칩의 값을 예시한다. 명백하게, 기준 시스템은 웨이퍼가 다이싱된 후에도 고유한 식별을 제공한다.
멀티-칩 흠, 큰 외부 물질 및 금속화 에러와 같은 전체 결함 손상은 상기와 같은 결함을 찾는 오퍼레이터에 의해 시각적 검사를 모방하는 탐색 절차에 의해 파악된다. 임의의 결함은 그것이 패턴 결함으로서 포지티브하게 식별되지 않는다면 잠재적 테스트 배제를 위해 웨이퍼 맵에 표시된다. 반복가능한 손상은 QC(품질 제어)에 상관 및 플래깅된다.
도 2a 및 2b는 도 1의 프로브 테스트전의 전체 결함 및 검사 엘리먼트의 한 실시예를 도시한다. 웨이퍼(23b)는 이미지 데이터를 판독하기 위해 올바른 수직(Z) 변위와 일정 속도에서 스캐너 레일(37) 아래로 웨이퍼를 이동시킬 수 있는 능력을 갖는, 핸들러 아암(41)에 의해 진공으로 유지된다. 상기 아암은 여유있는 마진으로 진공 척(39)을 세정한다.
도 2a 및 2b를 상세히 참조하면, 프로브 테스트전의 검사 유니트(17)는 정확한 도수 만큼 회전시키도록 명령을 받을 수 있는 진공척(39) 및 스캐너 어레이(37)를 포함한다. 로봇식 웨이퍼 핸들링 아암(41)은 화살표 43으로 도시된 바와 같은 웨이퍼의 수평방향 Y-이동 및 화살표 45로 도시된 바와 같은 웨이퍼의 요구되는 수직방향 Z-변위를 제공한다. 진공으로 웨이퍼(23b)를 유지하는 로봇식 웨이퍼 핸들링 아암(41)은 웨이퍼를 프로브 테스트저의 스테이션(17)으로 이동시키며, 그후 일정속도에서 스캐너가 반영된 메모리의 웨이퍼 이미지를 기록하면서 스캐너 어레이를 통과하도록 이동시킨다.
대안으로, 스캐너 레일(37)은 프로버에 존재하는 엘리먼트 및 이용가능한 공간을 고려하고 몇몇 장치에서 더욱 실질적일 수 있는 이동을 초래할 수 있다.
도 3을 참조하면, 임의의 방향 보정 이전에 프로브 테스트전의 스캐너(17)로부터의 이미지의 예가 도시되어 있다. 최종 스캐닝이 웨이퍼와 척 중심의 상대 위치 및 플랫과 웨이퍼 중심의 위치를 계산하기 위해 먼저 사용된다. 이 경우에 이미지 데이터는 최대 해상도로 사용되지 않으며 그레이 스케일 값의 전체 상세보다는 픽셀 스레시홀드가 사용된다. 이미지 제어 소프트웨어는 플랫의 각도를 계산하며 이미지 데이터를 정규화된 위치로 회전시키며, 그후 정밀한 칩 위치가 결정된다. 프로버에서, 웨이퍼는 니들을 패드에 매칭시키기 위해 일정방향으로 이송되어야만 한다. 그러므로, 시스템 제어기는 웨이퍼(23b)가 프로브 카드(29)에 적절히 방향이 정해지고 중심이 맞춰진 프로버 스테이지(33)에 이송될 수 있도록 척(39) 및 핸들러 아암(41)을 동작시키는 데 필요한 각도 및 중심을 수신한다. 이 동작은 웨이퍼가 전기적으로 즉시 테스팅 되기 보단 저장 카셋트(25 내지 27)중의 하나로 복귀된다면 반드시 필요한 것은 아니다.
개별 마이크로프로세서는 핸들러(21), 스캐너(37), 진공 척(39) 및 전용 이미지 유니트로 인터페이싱하는 프로브 테스트전의 검사 유니트(17)를 제어한다. 어레이 주소지정이 한나의 차원에서 핸들러 아암에 고유하게 연관되고 다른 차원에서 스캔 라인의 개별적인 픽셀 데이터 포인트와 연관되도록 이차원으로 순차적으로 데이터를 저장하고, 단 하나의 스캐닝 동작만을 실행한다. 이러한 결과를 위해, 하드웨어는 스캐닝 어레이(37)의 중심 픽셀이 도 3에 도시된 바와 같은 할당된 메모리 블록(어레이)의 하프 포인트에 저장되도록 배열된다. 진공척(39)의 중심은 스캐너 어레이 픽셀-라인에 놓인다.
이미지 분석은 웨이퍼(49)의 중심과 방향 플랫(47)의 위치를 결정하는 것이다. 이것은 시작 라인 위치(51)로부터 최종라인 위치(53)에서 발견된 제1 반영으로 데이터의 각각의 스캔 라인을 검사함으로써 달성된다. 스캔 라인(51 및 53) 사이의 이미지는 두 개의 플랫, 마이너 플랫(55) 및 메이저 방향 플랫(47)을 나타낸다. 라인(51)으로부터 플랫(53)에서 하프 포인트 계산은 원의 대칭에 따라 갑시이 각가 1/2이 변하는 웨이퍼의 X-중심 라인을 위한 일정 값을 제공한다. 플랫(55)에서의 시작에서, 우측 1/2은 원 보다 빨리 변화하고, 플랫(47)에서의 시작에서, 좌측 1/2은 원으로부터 편이된다. 이 데이터로부터 더욱 큰 플랫(47)은 요구된 방향의 플랫으로서 인식되며 엔드 포인트 좌표는 정확한 플랫 각도를 산출한다. 마찬가지로, 데이터 위치의 대칭은 웨이퍼(23)의 X-중심 라인(57) 및 Y-중심 라인(59)에 의해 웨이퍼 중심 위치(49)로 변환된다.
도 3에 도시된 웨이퍼에 대해 플랫(47) 내부의 검은 색으로, 크게 비반사된 스트라이프는 웨이퍼 ID 필드로서 용이하게 검출되고 이에 따라 라인(61)은 더욱 바람직하고 더욱 정확한 "패턴 플랫"으로서 결정됨을 주목하여야 한다. 이것은 에지의 일반적인 검출 대신에 웨이퍼를 스캐닝하는 것에 의한 추가 이점이다.
웨이퍼 이미지 중심(49)과 플랫 각도를 나타내는 발견된 데이터 위치를 가지고, 데이터는 가상 웨이퍼(49)가 도 4에 도시된 이미지를 가질 때 까지 중심(49) 둘레에서 회전된다. 이것은 때때로 칩 탐색을 더욱 용이하게 한다. 실제 웨이퍼가, 프로버를 응용하는 경우에서와 같이, 방향이 재설정되어야만 할 때, 이미지 제어는 두 개의 각도 및 하나의 Y-이동 오프셋을 공급하여야 한다. 웨이퍼는 단지 Y-축을 따라서만 이동될 수 있기 때문에, 척(39)의 X-중심 라인(67)과 일치하는 라인(65)이 척 중심(63)과 웨이퍼 중심(49)을 통과할 때 까지 척 중심(63) 둘레를 시계방향으로(본 예에서는 Y-축에 대해 더욱 짧은 각도로) 먼저 회전시키는 것이 필요하다. 이것은 진공 홀드를 핸들러 아암으로부터 척으로 수직방향으로 이송시키고 웨이퍼를 하강시킴으로써 실행된다. 그후 척은 척(39)의 Y-축(67) 및 X-축(69)에 의해 형성된 그것의 중심(63) 둘레에서 정확히 시계방향 각도로 회전시키기 위해 제어된다. 다음에, 핸들러 아암(41)은 웨이퍼를 다시 들어올려 웨이퍼 중심(49)이 척 중심(63)과 일치할 때까지 Y-축(67)을 따라 그것을 위치시킨다. 마지막으로, 핸들러 아암(41)은 프로빙 동작에 의해 규정된 최종위치 또는 패턴 플랫(61) 또는 방향 플랫(47)을 회전시키기 위해 제어될 수 있는 척(39)으로 웨이퍼를 이송시킨다. 도 4의 위치에 도달하기 위해 이것은 패턴 플랫(61)에 수직이고 웨이퍼 중심(49)을 통과하는 라인(71)과 라인(65) 사이의 각도에 시계 반대방향 회전 180°를 더한 양에 이르게 된다.
도 4에 도시된 바와 같이, 메모리의 회전된 가상 웨이퍼로부터의 이미지 데이터는 정확한 칩 위치, 웨이퍼 I.D., 및 전체 결함을 결정하기 위해 충분한 정보를 제공한다.
동시에 프로브 테스트전의 검사 유니트(17) 동작으로, 프로브 테스트후의 검사 유니트(19)는 웨이퍼를 검사하기 위해 독립적으로 진행될 것이다. 도 1에 도시된 실시예의 중요한 점은 프로버 섹션(15)에 의한 전기적 테스팅과 로더(13)에서의 검사가 비동기적 동작이라는 것이다. 프로버는 페이싱 동작이고 핸들러의 우선순위는 웨이퍼를 언로딩 및 로딩하며, 웨이퍼 처리능력을 최대화한다. 제2 웨이퍼 저장 카세트(27)는 로트 사이에 연속 동작을 위한 수단을 제공한다.
웨이퍼가 전기적으로 테스팅된 후, 직접 프로브 테스트후의 스테이션(19)으로 이송된다(도 1). 웨이퍼는 진공에 의해 거기서 유지되고 반면에 로봇식 웨이퍼 핸들러(21)는 다음 웨이퍼를 프로빙 동작으로 전달하며 프로브 테스트전의 검사 스테이션(17)에서 다음 웨이퍼를 예비 방향 설정하고 검사한다. 필수적인 프로브 테스트전의 검사 스테이션 구성은 도 5에 개략적으로 나타나 있다.
프로브 테스트전의 검사 스테이션의 한 실시예가 도 5a에 도시되어 있다. 상세히 나타난 바와 같이, 웨이퍼 핸들러(72)는 웨이퍼(23)를 큰 진공 척(73)에 전달하기 위한 준비상태에 있다. 웨이퍼는 전기적으로 테스팅되거나 임의 방향으로 설정설정됨에 의해 미리 정렬된다. 웨이퍼 핸들러(72)는 웨이퍼(23)를 진공 척(73)에 전달하고 전용 제어 시스템은 프로브 테스트후의 결함 검사로 진행한다. 큰 확대를 위해 세밀한 초점 필요조건을 지지할 때 안정성을 목적으로 진공척(73)이 웨이퍼 보다 직경이 약간 큰 경우에도, 외부 림은 블랙이고 반사하지 않으며; 따라서 웨이퍼 스캐닝은 도 6에 도시된 바와 같은 웨이퍼의 이미지를 제공한다.
이 검사 시퀀스는 전체 결함 스테이션처럼 완전한 스캐닝을 행하므로써 시작한다. 프로브 테스트전의 스테이션에서와 같이, 메모리 주소지정은 X - Y 위치지정 매커니즘에 고유하게 관련시키지만, 이 경우에 스캐너 레일(75)은 Y-방향(77)으로 이동하며 척은 정지되어 있다. X-차원은 스캐너 어레이의 픽셀 엘리먼트에 의해 직접 주어진다. 도 6에 도시된 버추얼 웨이퍼 이미지는 검사되어야 할 칩의 X-Y 중심 좌표를 식별하는 프로빙에 의한 결과인 테스트 맵과 상관된다. 이 정보로부터 자신의 중심이 칩의 중심 픽셀과 일치하도록 CCD 카메라(79)를 위시키기기 위해 순차로 사용되는 테이블이 발생된다. 화살표(77)에 의해 도시된 바와 같은 레일 이동은 고정된 카메라 오프셋트(80)과 실제 웨이퍼의 각도 위치를 포함하도록 재계산된다. 한번만의 셋업 절차 동안 줌 렌즈를 포함하는 카메라 광학 장치는 하나의 칩을 포획하도록 조정되고 오프셋은 카메라 픽춰 중심과 칩 중심을 정렬하도록 조정된다. 정확도 필요조건은 모든 칩을 검사하고 하나의 타겟으로 된 칩의 이미지를 고유하게 포획하므로써 결정된다. 마이크로 모션도 카메라에 설치될 수 있음을 인식하여야 한다. 도 7a는 웨이퍼(23) 상부의 스캐너 레일(75)에 의해 위치지정된다. 도 7b를 참조하면, 카메라에 의해 볼 수 있는 바와 같은 현재 이미지(75)의 상세는 의심나는 프로브 마크(97)를 도시한다.
단일 칩 검사 스테이션은 완전히 자립적이며 자신의 고유 웨이퍼 맵을 발생시킬 수 있으며 이 웨이퍼 맵을 이미 발생된 웨이퍼 맵을 발생하거나 이전에 발생된 웨이퍼 맵과 웨이퍼를 서로 상관시킬 수 있다. 그러므로, 이전에 링크된 웨이퍼는 결함이 있는 칩을 나타내는 스캐너 이미지로부터의 도트 및 카메라 이미지를 사용한 양호한 칩으로부터의 칩 상세 둘다를 검사하여 직접 처리될 수 있다.
프로브 테스트후 또는 단일 칩 검사 시스템의 다른 실시예는 도 8a에 도시되어 있다. 이런 경우에, 상기 카메라(79)는 특별한 삽입 링(99)에 의해 프로브 센터에 배치되고 상기 웨이퍼(23)는 프로브 스테이지에 의해 배치된다. 여기에서, 상기 프로버 제어는 도 8b에 도시된 바와 같은 칩 이미지를 형성하기 위하여 카메라 아래에 특정 칩을 배치하기 위한 완전한 신뢰도를 취한다. 상기 검사 방법은 메모리내의 가상 칩에서 수행된다. 그러므로, 칩에서 칩까지의 인덱싱 시간이 검사가 매우 효율적으로 이루어지도록 하는데 사용된다.
프로브 테스트후의 실시예는 직사각형 PCB 또는 막을 위한 적당한 취급 및 홀딩 장치를 대체함으로써 인쇄 회로 기판(PCB) 검사에 사용될 수 있다. 직접 배치 관계로 메모리내의 스캐닝된 이미지 데이터에서 수행된 거친 검사는 의심스런 결함 좌표를 추출한다. 이것은 종종 스캐너 해상도에서 무해하거나 해로운 결함으로 분석될 수 있다. 모호한 경우에 상기 카메라는 결정을 위해 필요한 상세를 얻기 위해 자동적으로 이동된다.
프로브 테스트후 검사는 통상 매 웨이퍼의 검사때마다 계획되지만 처음에는 제한된 수의 칩에 대해서만 계획된다. 처음에 테스트된 칩이 결함을 가지는 경우에 100% 검사를 수행하는 것이 바람직하다. 전기적으로 양호한 칩만이 검사되므로, 주요한 특징은 조립동안 파손, 더욱 심각하게 칩 패키지가 필드내에 설치된 후의 파손을 초래할 수 있는 결함의 위치를 알아내는 것이다.
상기 룰은 실험에 기초한 수동 관찰과 판단에 따라 설정된다. 또한 거친 결함 검사로부터의 결과는 상세 검사를 위한 샘플 섹션에 논리적으로 영향을 끼칠 수 있다. 도 7b는 임계적으로 배치되고 손상된 "전체화"될 수 있는 프로브 마크(97)를 도시한다. 단일 다이 검사의 주요한 성능 장점은 MAMMEX 표준을 사용한 자동 모드에서의 깨끗하고 명료한 분류이다.
프로브 테스트후의 검사 단계에서 상기 웨이퍼(23)는 스캔-인 이미징 동안 최적의 초점에 도달하도록 2류의 부식성 척으로부터 멀리 떨어진 척(73)에 배치된다. 한편 스캐너 레일(75)은 Y방향(77)으로 수평적으로 이동할 수 있고 부착된 CCD 카메라(79)는 X방향(81)으로 배치될 수 있다. 배치 정확성과 관련하여 웨이퍼 맵으로부터 소정 유일한 칩을 배치하기에 충분하면 된다. 전체 웨이퍼의 이미지에서의 스캐닝 및 어떤 유일하게 식별된 칩상에 카메라를 배치시키는 능력이 결합 효과이다. 상기 단일 칩 검사 단계는 검사 방법을 위해 "양호" 및 "불량" 칩을 픽킹하기 위한 직접 맵으로서 웨이퍼 이미지를 사용하여 미리 링크된 웨이퍼를 동일하게 잘 처리할 수 있다.
프로브 테스후의 검사후 상기 웨이퍼는 선택적으로 링크되거나 갱신된 맵을 가질 수 있고, 다음에 그것의 원래 웨이퍼 저장 카세트로 복귀된다.
본 발명의 다른 실시예는 개별, 독립되어 있는 광학 검사 시스템으로서 로더 검사 유니트(13)의 운영을 포함한다. 이런 경우에 상기 핸들러(21)는 단지 검사 유니트와 스토리지 사이로 웨이퍼를 이동시킬 것이다. 이런 시스템은 클래스 1 클린룸 운영을 위한 등급으로 만들어질 수 있다. 또한 프로브 테스트후의 검사 유니트(19)를 프로브 카드 링 어셈블리(29, 31)의 위치에 장착하는 것이 가능할 것이다. 이런 경우에 프로버는 규칙적 프로빙으로 그것의 동작을 번갈아 할 수 있는 전용 광학 검사 스테이션이 된다.
도 4에 도시된 바와 같이 상기 이미지 데이터는 표시될 때 웨이퍼 ID(83), 칩 좌표 기준(101, 103 및 105), 특정 칩(107과 109), 프로세스 결함(89와 91)을 판독하는 충분한 상세를 나타낸다. 칩 크기를 포함하는 모든 정보가 전체적인 서치에 의해 찾아질 수 있더라도, 상기 프로세스는 각각의 웨이퍼 타입으로부터 입수가능한 표준 데이터를 도입함으로써 간략화될 수 있다. 보통 이것은 웨이퍼 크기, 칩 크기, 플랫 방향, 웨이퍼 ID 위치 및 타입을 포함한다. 검사 프로세스를 간략화하기 위해 전형적 표준 칩(93)의 이미지를 포함하는 것이 공통적이다. 이런 "트레이닝" 소트는 전형적으로 이런 타입의 제1 웨이퍼가 나타날때만 수행된다. 다음에 상기 데이터는 웨이퍼 타입 명칭에 의해 식별되는 정정가능한 셋업 데이터의 일부로서 저장된다.
어떤 모델로서 도 4에 도시된 칩(93)과 같은 표준 칩을 사용하여, 상기 메모리에서의 웨이퍼 이미지는 각각의 칩을 식별하고 이들을 분류하여 분석된다. 확립된 기준에 의존하여 좌표 기준 칩(101)이 확립되고 인접한 칩들이 기록된다. 도 4에서, 칩(103)은 변두리에 있고 칩(105)은 부분적이다. 이런 예에서, 상기 칩은 완성된 이미지에 기초하여 2진수로 주어진다. 다음에 정확한 칩 이미지가 장래의 참조를 위해 개별 메모리 위치에 저장된다.
107과 109와 같은 모든 특정 칩들은 이미지와 결함으로서 표시된 패턴 결함(89와 91)으로 기록될 뿐만 아니라 테스트가능하고 테스트가능하지않을때 칩을 정의한다. 각각의 결함은 육안 검사 방법에 기초한 기준에 의해 수치값으로 분석되고 변형된다. 웨이퍼 ID(83)에 의해 정식으로 식별된 얻어지는 좌표 칩 로그는 실제 이미지에 기초한 가장 효율적인 웨이퍼 맵이다. 그것은 잠재적으로 양호한 테스트 가능한 칩을 최대화시키고 전체 테스팅 시간을 최소화시킨다. 상기 형성된 웨이퍼 맵이 실제 이미지에 기초하기 때문에 칩이 다이싱된 이후에도 사용가능하고, 그러므로 픽킹과 배치 어셈브리 운영에 이용가능하다.
상기 분석 기술은 단일 칩 이미지가 검토될 때와 유사하다. 각각의 결함은 직사각형 패턴으로부터 추출되고 공정 규격과 숙련된 육안 검사 방법에 기초하는 수치 분석을 수행하게 된다. 상기 MAMMEX 절차는 요구된 추출과 분류 신뢰도를 주기 위해 사용된다.

Claims (7)

  1. 전기 회로 디바이스의 제조 결함을 조사하기 위한 방법에 있어서,
    (a) 전기 회로 디바이스의 제조 결함을 조사하는데 사용되는 직관적 기준을 특정 수치 기준으로 변환하는 단계;
    (b) 상기 기준을 사용하여 컴퓨터 프로그래밍하는 단계;
    (c) 상기 프로그래밍된 컴퓨터에서 물리적 장치를 조종하는 외에 상기 디바이스의 이미지에서의 스캐닝 및 가상 이미지상에서의 오퍼레이팅에 의해 소정의 전기 회로 장치를 정의하는 정보를 획득하는 단계; 및
    (d) 상기 컴퓨터를 사용하여 조사될 상기 전기 회로 장치의 영역을 식별하기 위해 상기 프로그램에 의해 정의된 상기 특정 수치 기준을 상기 정보에 부가하는 단계를 포함하며, 상기 정보는 제조 결함을 정의하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 전기 회로 장치에서의 처리를 위해, 상기 전기 회로 장치의 분리된 영역의 추가 사용을 위해 요구되는 표준을 초과하는 결함 특성을 포함하는 제조 결함을 가지는 상기 전기 회로 장치의 상기 영역에 부가되는 특정 수치 기준이 형성되는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 이미지 제어된 좌표 기준 시스템의 사용은 개별 전기 회로 장치가 상기 처리 단계를 통하여 신뢰가능하게 재식별되도록 하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서, 상기 전기 회로 디바이스는 반도체 웨이퍼이고, 스캐닝된 웨이퍼 이미지로부터 자동적으로 웨이퍼 맵을 발생하는 단계와 함께 상기 웨이퍼의 물리적 조종을 요구하지않고 상세한 칩 검사를 위한 고해상도 이미지를 얻기 위하여 상기 웨이퍼에 인접하게 CCD 카메라를 배치하도록 상기 맵을 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서, 상기 전기 회로 장치는 반도체 웨이퍼이고, 상기 웨이퍼를 다이 패턴에 따라 정렬하는 단계를 포함하는 것을 특징으로 하는 방법.
  6. 반도체 웨이퍼의 제조 결함을 조사하기 위한 방법에 있어서,
    (a) 광전자 장치를 사용하여 상기 반도체 웨이퍼를 정의하는 이미지로부터 정보를 획득하고, 상기 이미지의 디지털 표현을 발생하는 단계; 및
    (b) 제조 결함을 가지는 상기 정보에 의해 상기 반도체 웨이퍼의 영역을 식별하기 위해 상기 정보에 미리 선택된 기준을 적용함으로써 상기 정보를 분석하는 단계를 포함하며, 상기 분석 단계는,
    상기 반도체 웨이퍼의 제조 결함을 정의하는 상기 디지털 표현내의 디지털 정보를 검출하고,
    상기 결함을 정의하는 상기 디지털 표현내의 디지털 정보를 검출하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 반도체 웨이퍼상의 칩에 대한 전반적인 결함을 조사하기 위한 광학적 조사 장치에 있어서,
    상기 웨이퍼를 다이 패턴에 따라 정렬하기 위한 수단;
    각각의 웨이퍼에 대해 유일한 맵을 발생하기 위한 수단;
    상기 칩을 직접적 이미지 분석에 의해 테스트 가능하고 테스트 가능하지 않은 카테고리로 소오팅하기 위한 수단; 및
    추가 테스팅을 위해 테스트 가능한 것으로 소오팅된 칩만을 선택하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
KR1019997000122A 1996-07-09 1999-01-09 확장된 광학 검사 기능을 가진 자동 반도체 웨이퍼 소오터/프로버 KR20000023667A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2270196P 1996-07-09 1996-07-09
US60/022,701 1996-07-09

Publications (1)

Publication Number Publication Date
KR20000023667A true KR20000023667A (ko) 2000-04-25

Family

ID=21810985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997000122A KR20000023667A (ko) 1996-07-09 1999-01-09 확장된 광학 검사 기능을 가진 자동 반도체 웨이퍼 소오터/프로버

Country Status (10)

Country Link
US (1) US6021380A (ko)
JP (1) JP2001505299A (ko)
KR (1) KR20000023667A (ko)
AU (1) AU3597197A (ko)
CA (1) CA2259659C (ko)
DE (1) DE19781867T1 (ko)
GB (1) GB2329961B (ko)
IL (1) IL127973A0 (ko)
TW (1) TW452915B (ko)
WO (1) WO1998001745A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438472B1 (ko) * 2011-02-10 2014-09-12 하이지트론, 인코포레이티드 기계적 테스트 기기의 기기 프로브 및 트랜스듀서 응답을 자동으로 검사하는 방법
KR20200030400A (ko) * 2018-09-12 2020-03-20 블루테크코리아 주식회사 웨이퍼 치핑 검사 및 로봇 반복 정밀도 검사 가능한 컴포넌트가 탑재된 웨이퍼 핸들링 장비

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
US6546308B2 (en) 1993-12-28 2003-04-08 Hitachi, Ltd, Method and system for manufacturing semiconductor devices, and method and system for inspecting semiconductor devices
US6644184B1 (en) * 1995-02-09 2003-11-11 Man Roland Druckmaschinen Ag Offset printing machine
US6122562A (en) * 1997-05-05 2000-09-19 Applied Materials, Inc. Method and apparatus for selectively marking a semiconductor wafer
US6213853B1 (en) * 1997-09-10 2001-04-10 Speedfam-Ipec Corporation Integral machine for polishing, cleaning, rinsing and drying workpieces
US6180424B1 (en) * 1997-12-05 2001-01-30 Texas Instruments Incorporated Method for improving wafer sleuth capability by adding wafer rotation tracking
EP0972300B1 (en) * 1998-02-10 2006-03-01 Koninklijke Philips Electronics N.V. Method of manufacturing integrated circuits
US6820792B2 (en) 1998-09-30 2004-11-23 Samsung Electronics Co., Ltd. Die bonding equipment
KR100278603B1 (ko) * 1998-09-30 2001-01-15 윤종용 미세간극 볼 그리드 어레이 패키지용 다이본딩 설비 및 다이본딩 방법
US6405101B1 (en) 1998-11-17 2002-06-11 Novellus Systems, Inc. Wafer centering system and method
US6171874B1 (en) * 1999-02-09 2001-01-09 Advanced Micro Devices, Inc. Non-defect image and data transfer and storage methodology
DE19915108A1 (de) 1999-04-01 2000-10-05 Bayer Ag Geträgerte Katalysatoren mit einer Donor-Akzeptor-Wechselwirkung
US7012684B1 (en) * 1999-09-07 2006-03-14 Applied Materials, Inc. Method and apparatus to provide for automated process verification and hierarchical substrate examination
US6320402B1 (en) * 2000-02-03 2001-11-20 Advanced Micro Devices Inc Parallel inspection of semiconductor wafers by a plurality of different inspection stations to maximize throughput
US6625556B1 (en) * 2000-03-08 2003-09-23 Advanced Micro Devices, Inc. Wafer rotation randomization for process defect detection in semiconductor fabrication
US6521853B1 (en) 2000-05-08 2003-02-18 Micro Component Technology, Inc. Method and apparatus for sorting semiconductor devices
DE10036254C2 (de) * 2000-07-26 2002-06-13 Basler Ag Verfahren und Vorrichtung zum Prüfen von optischen Datenträgern
US6415977B1 (en) * 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
TW562772B (en) * 2001-04-19 2003-11-21 Murata Machinery Ltd Automatic guided vehicle, automatic guided vehicle system and wafer carrying method
JP4348412B2 (ja) * 2001-04-26 2009-10-21 東京エレクトロン株式会社 計測システムクラスター
WO2002091248A1 (en) * 2001-05-04 2002-11-14 Therma-Wave, Inc. Systems and methods for metrology recipe and model generation
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
US6839362B2 (en) * 2001-05-22 2005-01-04 Saint-Gobain Ceramics & Plastics, Inc. Cobalt-doped saturable absorber Q-switches and laser systems
JP3784671B2 (ja) * 2001-07-23 2006-06-14 シャープ株式会社 半導体装置の製造方法
US6555400B2 (en) * 2001-08-22 2003-04-29 Micron Technology, Inc. Method for substrate mapping
US6861859B1 (en) * 2001-10-22 2005-03-01 Electroglas, Inc. Testing circuits on substrates
US6781394B1 (en) * 2001-10-22 2004-08-24 Electroglas, Inc. Testing circuits on substrate
US6771060B1 (en) 2001-10-22 2004-08-03 Electroglas, Inc. Testing circuits on substrates
US6903446B2 (en) * 2001-10-23 2005-06-07 Cree, Inc. Pattern for improved visual inspection of semiconductor devices
JP3930333B2 (ja) * 2002-01-31 2007-06-13 Ｄｏｗａホールディングス株式会社 物品表面の検査システム
US20070258085A1 (en) * 2006-05-02 2007-11-08 Robbins Michael D Substrate illumination and inspection system
US6834246B2 (en) * 2002-08-19 2004-12-21 Texas Instruments Incorporated Multiprobe blob test in lieu of 100% probe test
JP2004128391A (ja) * 2002-10-07 2004-04-22 Renesas Technology Corp 半導体ウェーハの検査方法
US7045223B2 (en) * 2003-09-23 2006-05-16 Saint-Gobain Ceramics & Plastics, Inc. Spinel articles and methods for forming same
US20050061230A1 (en) * 2003-09-23 2005-03-24 Saint-Gobain Ceramics & Plastics, Inc. Spinel articles and methods for forming same
US7326477B2 (en) * 2003-09-23 2008-02-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel boules, wafers, and methods for fabricating same
US7345254B2 (en) * 2003-12-09 2008-03-18 Asm Assembly Automation Ltd. Die sorting apparatus and method
JP4656887B2 (ja) * 2004-07-27 2011-03-23 富士通セミコンダクター株式会社 半導体装置の検査方法
US7963448B2 (en) 2004-12-22 2011-06-21 Cognex Technology And Investment Corporation Hand held machine vision method and apparatus
US9552506B1 (en) 2004-12-23 2017-01-24 Cognex Technology And Investment Llc Method and apparatus for industrial identification mark verification
US7919815B1 (en) 2005-02-24 2011-04-05 Saint-Gobain Ceramics & Plastics, Inc. Spinel wafers and methods of preparation
US20090116727A1 (en) * 2006-05-02 2009-05-07 Accretech Usa, Inc. Apparatus and Method for Wafer Edge Defects Detection
US20090122304A1 (en) * 2006-05-02 2009-05-14 Accretech Usa, Inc. Apparatus and Method for Wafer Edge Exclusion Measurement
US7508504B2 (en) * 2006-05-02 2009-03-24 Accretech Usa, Inc. Automatic wafer edge inspection and review system
US8108176B2 (en) * 2006-06-29 2012-01-31 Cognex Corporation Method and apparatus for verifying two dimensional mark quality
WO2008020009A2 (de) * 2006-08-16 2008-02-21 Oerlikon Assembly Equipment Ltd, Steinhausen Verfahren für die montage von halbleiterchips und montageautomat
US7951697B1 (en) 2007-06-20 2011-05-31 Amkor Technology, Inc. Embedded die metal etch stop fabrication method and structure
US7923645B1 (en) * 2007-06-20 2011-04-12 Amkor Technology, Inc. Metal etch stop fabrication method and structure
US7958626B1 (en) 2007-10-25 2011-06-14 Amkor Technology, Inc. Embedded passive component network substrate fabrication method
US9734376B2 (en) 2007-11-13 2017-08-15 Cognex Corporation System and method for reading patterns using multiple image frames
TWI383151B (zh) * 2009-04-02 2013-01-21 運用於影像感測晶片測試之懸臂式探針卡
US9930297B2 (en) 2010-04-30 2018-03-27 Becton, Dickinson And Company System and method for acquiring images of medication preparations
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
JP2012243805A (ja) * 2011-05-16 2012-12-10 Toshiba Corp パターン形成方法
JP5745981B2 (ja) 2011-09-26 2015-07-08 三菱電機株式会社 半導体チップテスト方法、半導体チップテスト装置
US9304160B1 (en) 2012-05-08 2016-04-05 Kla-Tencor Corporation Defect inspection apparatus, system, and method
TWI418818B (zh) * 2012-10-29 2013-12-11 King Yuan Electronics Co Ltd 具改良式壓柱之測試座及其測試系統
US8547548B1 (en) * 2012-12-20 2013-10-01 Kinsus Interconnect Technology Corp. Final defect inspection system
US8837808B2 (en) * 2012-12-20 2014-09-16 Kinsus Interconnect Technology Corp. Method of final defect inspection
TW201425913A (zh) * 2012-12-28 2014-07-01 N Tec Corp 晶圓未斷偵測分區判斷方法
CN103943522B (zh) * 2013-01-17 2016-12-28 正恩科技有限公司 晶圆未断检测分区判断方法
US20140361800A1 (en) * 2013-06-05 2014-12-11 Qualcomm Incorporated Method and apparatus for high volume system level testing of logic devices with pop memory
CN104637833B (zh) * 2013-11-12 2017-07-21 旺矽科技股份有限公司 晶粒选择方法及坏晶地图产生方法
US10504805B2 (en) * 2017-08-24 2019-12-10 Applied Materials Israel Ltd. Method of examining defects in a semiconductor specimen and system thereof
CN109003918B (zh) * 2018-07-05 2020-06-30 汕头大学 一种芯片主动遍历匹配方法
US10545096B1 (en) 2018-10-11 2020-01-28 Nanotronics Imaging, Inc. Marco inspection systems, apparatus and methods
US11320385B2 (en) 2018-10-16 2022-05-03 Seagate Technology Llc Intelligent defect identification system
US10915992B1 (en) 2019-08-07 2021-02-09 Nanotronics Imaging, Inc. System, method and apparatus for macroscopic inspection of reflective specimens
US11593919B2 (en) 2019-08-07 2023-02-28 Nanotronics Imaging, Inc. System, method and apparatus for macroscopic inspection of reflective specimens
US11435391B2 (en) * 2020-01-22 2022-09-06 Nanya Technology Corporation Dual-sided wafer imaging apparatus and methods thereof
CN111725104B (zh) * 2020-06-22 2023-02-17 宁波芯健半导体有限公司 一种晶圆的编带方法、装置和设备
CN112730455A (zh) * 2020-12-24 2021-04-30 张家港迪源电子科技有限公司 一种智能化半导体芯片和器件测试系统平台
CN112833943A (zh) * 2020-12-29 2021-05-25 无锡圆方半导体测试有限公司 一种自动光学检测与晶圆测试一体机
CN112991259B (zh) * 2021-01-29 2023-04-18 合肥晶合集成电路股份有限公司 一种半导体制程缺陷的检测方法及系统
CN113625155B (zh) * 2021-08-11 2024-06-11 湖南省计量检测研究院 一种基于大数据的多功能通讯芯片检测系统
US11808808B2 (en) 2021-12-08 2023-11-07 International Business Machines Corporation Testing a single chip in a wafer probing system
CN115201667B (zh) * 2022-09-15 2022-12-23 武汉普赛斯电子技术有限公司 半导体激光器芯片的校准定位方法、设备及存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59157505A (ja) * 1983-02-28 1984-09-06 Hitachi Ltd パタ−ン検査装置
JPS6115341A (ja) * 1984-07-02 1986-01-23 Canon Inc ウエハプロ−バ
JPS62209305A (ja) * 1986-03-10 1987-09-14 Fujitsu Ltd 寸法良否判定方法
US4805123B1 (en) * 1986-07-14 1998-10-13 Kla Instr Corp Automatic photomask and reticle inspection method and apparatus including improved defect detector and alignment sub-systems
US4929893A (en) * 1987-10-06 1990-05-29 Canon Kabushiki Kaisha Wafer prober
US4985676A (en) * 1989-02-17 1991-01-15 Tokyo Electron Limited Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns
US5212637A (en) * 1989-11-22 1993-05-18 Stereometrix Corporation Method of investigating mammograms for masses and calcifications, and apparatus for practicing such method
US5219765A (en) * 1990-09-12 1993-06-15 Hitachi, Ltd. Method for manufacturing a semiconductor device including wafer aging, probe inspection, and feeding back the results of the inspection to the device fabrication process
US5511934A (en) * 1991-05-17 1996-04-30 Kensington Laboratories, Inc. Noncentering specimen prealigner having improved specimen edge detection and tracking
US5240866A (en) * 1992-02-03 1993-08-31 At&T Bell Laboratories Method for characterizing failed circuits on semiconductor wafers
US5390131A (en) * 1992-04-06 1995-02-14 Hewlett-Packard Company Apparatus and method for displaying wafer test results in real time
US5808735A (en) * 1993-06-17 1998-09-15 Ultrapointe Corporation Method for characterizing defects on semiconductor wafers
US5754298A (en) * 1996-09-05 1998-05-19 Optometrix, Inc. Method and apparatus for imaging semiconductor device properties

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438472B1 (ko) * 2011-02-10 2014-09-12 하이지트론, 인코포레이티드 기계적 테스트 기기의 기기 프로브 및 트랜스듀서 응답을 자동으로 검사하는 방법
KR20200030400A (ko) * 2018-09-12 2020-03-20 블루테크코리아 주식회사 웨이퍼 치핑 검사 및 로봇 반복 정밀도 검사 가능한 컴포넌트가 탑재된 웨이퍼 핸들링 장비

Also Published As

Publication number Publication date
TW452915B (en) 2001-09-01
CA2259659C (en) 2004-01-06
GB2329961B (en) 2000-11-29
AU3597197A (en) 1998-02-02
GB9900424D0 (en) 1999-02-24
JP2001505299A (ja) 2001-04-17
CA2259659A1 (en) 1998-01-15
US6021380A (en) 2000-02-01
GB2329961A (en) 1999-04-07
DE19781867T1 (de) 1999-07-08
WO1998001745A1 (en) 1998-01-15
IL127973A0 (en) 1999-11-30

Similar Documents

Publication Publication Date Title
US6021380A (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
WO1998001745A9 (en) Automatic semiconductor wafer sorter/prober with extended optical inspection
US9464992B2 (en) Automated wafer defect inspection system and a process of performing such inspection
KR100284558B1 (ko) 프로우빙 방법 및 프로우브 장치
EP0919817B1 (en) Improved method and apparatus for wafer probe sensing
JPH07297242A (ja) プローブ方法及びその装置
US7345254B2 (en) Die sorting apparatus and method
JPH0713990B2 (ja) プローブ針とパッドの位置合わせ方法
JP2913609B2 (ja) プロービング装置、プロービング方法およびプローブカード
JPH01282829A (ja) ウエハプローバ
JPH1194763A (ja) 画像処理による欠陥検出方法および装置
JPS6399541A (ja) 半導体ウエハプロ−バ装置
JP2013068633A (ja) 自動化ウェハ欠陥検査システムおよびこのような検査を実行する方法
JPH0794559A (ja) プローバ
JPS63127544A (ja) 半導体製造装置
JPH043107B2 (ko)
JPH0312463B2 (ko)
JPH04155844A (ja) 半導体検査装置
JPS6215830A (ja) ウエハ−マ−キング装置
KR20030097365A (ko) 반도체 칩의 전기적 특성 검사 방법
JPH10335404A (ja) 検査装置及び検査方法
JPS62293109A (ja) 電子部品の形状検査装置
JPH02205048A (ja) 半導体ウェハのプロービング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application